CN106876263A - 一种化学机械研磨方法 - Google Patents
一种化学机械研磨方法 Download PDFInfo
- Publication number
- CN106876263A CN106876263A CN201710132418.1A CN201710132418A CN106876263A CN 106876263 A CN106876263 A CN 106876263A CN 201710132418 A CN201710132418 A CN 201710132418A CN 106876263 A CN106876263 A CN 106876263A
- Authority
- CN
- China
- Prior art keywords
- storage
- oxide layer
- region
- barrier layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 239000000126 substance Substances 0.000 title claims abstract description 24
- 230000004888 barrier function Effects 0.000 claims abstract description 52
- 230000015654 memory Effects 0.000 claims abstract description 45
- 230000002093 peripheral effect Effects 0.000 claims abstract description 31
- 238000005530 etching Methods 0.000 claims abstract description 21
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 206010021143 Hypoxia Diseases 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 208000018875 hypoxemia Diseases 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本方案提供的化学机械研磨方法，在三维存储器的***电路区域以及存储区域沉积氧化层后，对***电路区域进行第一道刻蚀，使得***电路区域的氧化层的最低高度与存储器区域中台阶的最高高度相同；并在三维存储器的氧化层上形成阻挡层；然后对存储区域进行第二道刻蚀，并对三维存储器的阻挡层以及氧化层同时进行化学机械研磨，直至存储区域中台阶区域所对应的氧化层的最低高度等于所述台阶的最高高度；然后再去除三维存储器中剩余的阻挡层。可见，本方案在氧化层的表面形成阻挡层，且，阻挡层的去除速度要比氧化层的去除速度慢，因此增加的阻挡层可以保护存储区域的结构，避免现有技术中由于Dishing defect的影响，提高三维存储器整体工艺均匀性，提高良率。
Description
技术领域
本发明涉及闪存存储器领域，更具体地说，涉及一种化学机械研磨方法。
背景技术
NAND闪存是一种比硬盘驱动器更好的存储设备，随着人们追求功耗低、质量轻和性能佳的非易失存储产品，在电子产品中得到了广泛的应用。目前，平面结构的NAND闪存已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D结构的NAND存储器。
在3D NAND存储器结构中，采用垂直堆叠多层数据存储单元的方式，实现堆叠式的3DNAND存储器结构，这些垂直堆叠的多层数据存储单元称之为台阶。然而在制作台阶的过程中，在台阶形成之后，台阶的最上层与最下层会形成一个很大的台阶高度差，通常，需要用SiO2对其填充，再用CMP(化学机械研磨)方法对其磨平。
具体的，如图1和图2所示，在沉积完氧化层SiO2后，在Core存储区采用一道Litho加Etch的工艺，形成一个切口，然后在对整个wafer进行CMP磨平。然而发明人发现，由于CMP工艺稳定性不好，存储区常常会受到凹陷缺陷的影响，结构受到破坏，如图3所示，这会直接影响后续CH(channel hole，沟道工艺)，GL(gate line，栅控制线工艺)、CT(contact，连接孔工艺)以及BEOL(后端金属连线工艺)的均匀性。
发明内容
有鉴于此，本发明提供了一种化学机械研磨方法，提高三维存储器整体工艺均匀性，提高良率。
为实现上述目的，本发明提供如下技术方案：
一种化学机械研磨方法，应用于三维存储器，所述三维存储器包括沿字线方向连续排布的***电路区域以及存储区域，所述***电路区域以及所述存储区域均沉积有氧化层，该方法包括：
对所述***电路区域进行第一道刻蚀，使得所述***电路区域的氧化层的最低高度与所述存储器区域中台阶的最高高度相同；
在所述三维存储器的氧化层上形成阻挡层；
对所述存储区域进行第二道刻蚀，使得所述存储区域中台阶区域所对应的氧化层的最低高度高于所述存储器区域中台阶的最高高度；
对所述三维存储器的阻挡层以及氧化层同时进行化学机械研磨，直至所述存储区域中台阶区域所对应的氧化层的最低高度等于所述存储器区域中台阶的最高高度；
去除所述三维存储器中剩余的所述阻挡层。
优选的，所述阻挡层的材质为SiN。
优选的，所述阻挡层的材质为SiON。
优选的，所述阻挡层的厚度为500-1200A。
优选的，所述对所述存储区域进行第二道刻蚀，使得所述存储区域中台阶区域所对应的氧化层的最低高度高于所述存储器区域中台阶的最高高度，包括：
对所述存储区域进行第二道刻蚀，使得所述存储区域中台阶区域所对应的氧化层的最低高度与所述存储器区域中台阶的最高高度的差值为第一预设高度值。
优选的，所述第一预设高度值为0.5um-2um。
一种三维存储器件，基于上述的化学机械研磨方法形成，包括：
基底；
所述基底上的堆叠层，所述堆叠层包括沿字线方向连续排布的***电路区域以及存储区域；
其中，所述***电路区域以及所述存储区域均沉积有氧化层，且经过所述化学机械研磨方法，使得所述三维存储器件的氧化层高度与所述存储区域的台阶的最高高度相同。
与现有技术相比，本发明所提供的技术方案具有以下优点：
本方案提供的化学机械研磨方法，首先在三维存储器的***电路区域以及所述存储区域沉积氧化层后，对所述***电路区域进行第一道刻蚀，使得所述***电路区域的氧化层的最低高度与所述存储器区域中台阶的最高高度相同；并在所述三维存储器的氧化层上形成阻挡层；然后，对所述存储区域进行第二道刻蚀，使得所述存储区域中台阶区域所对应的氧化层的最低高度高于所述存储器区域中台阶的最高高度；最后，对所述三维存储器的阻挡层以及氧化层同时进行化学机械研磨，直至所述存储区域中台阶区域所对应的氧化层的最低高度等于所述存储器区域中台阶的最高高度；然后再去除所述三维存储器中剩余的所述阻挡层。可见，本方案通过在氧化层的表面形成阻挡层，且，由于阻挡层的去除速度要比氧化层的去除速度慢，因此增加的阻挡层可以保护存储区域的结构，避免现有技术中由于Dishing defect的影响，提高三维存储器整体工艺均匀性，提高良率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为现有技术中三维存储器的结构示意图；
图2为采用现有工艺对三维存储器进行CMP的过程中某一步骤时三维存储器的结构示意图；
图3为采用现有工艺对三维存储器进行CMP后的三维存储器的结构示意图；
图4为本发明实施例提供的一种化学机械研磨方法的流程图；
图5为采用本发明提供的CMP方法对三维存储器进行CMP的过程中某一步骤时三维存储器的结构示意图；
图6为采用本发明提供的CMP方法对三维存储器进行CMP的过程中某一步骤时三维存储器的结构示意图；
图7为采用本发明提供的CMP方法对三维存储器进行CMP的过程中某一步骤时三维存储器的结构示意图；
图8为采用本发明提供的CMP方法对三维存储器进行CMP的过程中某一步骤时三维存储器的结构示意图；
图9为采用本发明提供的CMP方法对三维存储器进行CMP后的三维存储器的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本方案提供的化学机械研磨方法，首先在三维存储器的***电路区域以及所述存储区域沉积氧化层后，对所述***电路区域进行第一道刻蚀，使得所述***电路区域的氧化层的最低高度与所述存储器区域中台阶的最高高度相同；并在所述三维存储器的氧化层上形成阻挡层；然后，对所述存储区域进行第二道刻蚀，使得所述存储区域中台阶区域所对应的氧化层的最低高度高于所述存储器区域中台阶的最高高度；最后，对所述三维存储器的阻挡层以及氧化层同时进行化学机械研磨，直至所述存储区域中台阶区域所对应的氧化层的最低高度等于所述存储器区域中台阶的最高高度；然后再去除所述三维存储器中剩余的所述阻挡层。可见，本方案通过在氧化层的表面形成阻挡层，且，由于阻挡层的去除速度要比氧化层的去除速度要慢很多，因此增加的阻挡层可以保护存储区域的结构，避免现有技术中由于Dishing defect的影响，提高三维存储器整体工艺均匀性，提高良率。
请参阅图4，为本实施例提供的一种化学机械研磨方法的流程示意图，其中，该CMP方法应用于三维存储器，如图1所示，所述三维存储器包括沿字线方向连续排布的***电路区域Periphery以及存储区域Core，所述***电路区域以及所述存储区域均沉积有氧化层SiO2，该方法包括步骤：
S1、对所述***电路区域进行第一道刻蚀，使得所述***电路区域的氧化层的最低高度与所述存储器区域中台阶的最高高度相同；
S2、在所述三维存储器的氧化层上形成阻挡层；
S3、对所述存储区域进行第二道刻蚀，使得所述存储区域中台阶区域所对应的氧化层的最低高度高于所述存储器区域中台阶的最高高度；
S4、对所述三维存储器的阻挡层以及氧化层同时进行化学机械研磨，直至所述存储区域中台阶区域所对应的氧化层的最低高度等于所述存储器区域中台阶的最高高度；
S5、去除所述三维存储器中剩余的所述阻挡层。
具体的，结合图5-图9，对本CMP方法的每个步骤进行说明，如下：
首先，如图5所示，对所述***电路区域Periphery进行第一道刻蚀，如CPL1PHetch，使得所述***电路区域的氧化层101的最低高度H1与所述存储器区域中台阶的最高高度H2相同，即，etch深度取决于core的step height，CPL1etch之后periphery上的最低氧化层高度要与core中台阶的最高位置平齐。
然后，如图6所示，在所述三维存储器的氧化层上形成阻挡层，需要说明的是，在本实施例中，是在CPL1etch之后长一层1200A SiN做为CMP阻挡层，其中，阻挡层的材质可以为SiN或SiON，且所述阻挡层的厚度优选为500-1200A。因为发明人考虑到阻挡层的厚度不能太厚也不能太薄，因为太厚，SiN太多，CMP磨不动。也不能太薄，比如说400A，有的地方可能只长了300A，如果CMP磨掉了350ASiN,那么这个只长了300A的位置结构会被破坏。因此，本实施例中最优选用阻挡层的厚度在500-1200A。
之后，如图7所示，对所述存储区域core进行第二道刻蚀，如，做CPL2Photo与Etch，去除core区大部分的氧化硅，使得所述存储区域中台阶区域所对应的氧化层的最低高度H3高于所述存储器区域中台阶的最高高度H2。
需要说明的是，在本实施例中，所述对所述存储区域进行第二道刻蚀，使得所述存储区域中台阶区域所对应的氧化层的最低高度高于所述存储器区域中台阶的最高高度，具体为：对所述存储区域进行第二道刻蚀，使得所述存储区域中台阶区域所对应的氧化层的最低高度与所述存储器区域中台阶的最高高度的差值为第一预设高度值。所述第一预设高度值为0.5um-2um。即，图7中，H3-H2＝第一预设高度值。
再然后，如图8所示，对所述三维存储器的阻挡层以及氧化层同时进行化学机械研磨，直至所述存储区域中台阶区域所对应的氧化层的最低高度等于所述存储器区域中台阶的最高高度，即做ILDC CMP,停止在Core区本身的SIN阻挡层以及Periphery区的SIN阻挡层。
最后，如图9所示，去除所述三维存储器中剩余的所述阻挡层，即去除Core区以及Periphery区SIN阻挡层。
综上可知，本方案通过在氧化层的表面形成阻挡层，且，由于阻挡层的去除速度要比氧化层的去除速度要慢很多，因此增加的阻挡层可以保护存储区域的结构，避免现有技术中由于Dishing defect的影响，提高三维存储器整体工艺均匀性，提高良率。
在上述实施例的基础上，本实施例还提供了一种三维存储器件，该器件通过上述的化学机械研磨方法形成，该存储器件包括：
基底；
所述基底上的堆叠层，所述堆叠层包括沿字线方向连续排布的***电路区域以及存储区域；
其中，所述***电路区域以及所述存储区域均沉积有氧化层，且经过所述化学机械研磨方法，使得所述三维存储器件的氧化层高度与所述存储区域的台阶的最高高度相同。
综上所述，本方案提供的化学机械研磨方法，首先在三维存储器的***电路区域以及所述存储区域沉积氧化层后，对所述***电路区域进行第一道刻蚀，使得所述***电路区域的氧化层的最低高度与所述存储器区域中台阶的最高高度相同；并在所述三维存储器的氧化层上形成阻挡层；然后，对所述存储区域进行第二道刻蚀，使得所述存储区域中台阶区域所对应的氧化层的最低高度高于所述存储器区域中台阶的最高高度；最后，对所述三维存储器的阻挡层以及氧化层同时进行化学机械研磨，直至所述存储区域中台阶区域所对应的氧化层的最低高度等于所述存储器区域中台阶的最高高度；然后再去除所述三维存储器中剩余的所述阻挡层。可见，本方案在氧化层的表面形成阻挡层，且，阻挡层的去除速度要比氧化层的去除速度慢，因此增加的阻挡层可以保护存储区域的结构，避免现有技术中由于Dishing defect的影响，提高三维存储器整体工艺均匀性，提高良率。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (7)
1.一种化学机械研磨方法，其特征在于，应用于三维存储器，所述三维存储器包括沿字线方向连续排布的***电路区域以及存储区域，所述***电路区域以及所述存储区域均沉积有氧化层，该方法包括：
对所述***电路区域进行第一道刻蚀，使得所述***电路区域的氧化层的最低高度与所述存储器区域中台阶的最高高度相同；
在所述三维存储器的氧化层上形成阻挡层；
对所述存储区域进行第二道刻蚀，使得所述存储区域中台阶区域所对应的氧化层的最低高度高于所述存储器区域中台阶的最高高度；
对所述三维存储器的阻挡层以及氧化层同时进行化学机械研磨，直至所述存储区域中台阶区域所对应的氧化层的最低高度等于所述存储器区域中台阶的最高高度；
去除所述三维存储器中剩余的所述阻挡层。
2.根据权利要求1所述的化学机械研磨方法，其特征在于，所述阻挡层的材质为SiN。
3.根据权利要求1所述的化学机械研磨方法，其特征在于，所述阻挡层的材质为SiON。
4.根据权利要求2或3所述的化学机械研磨方法，其特征在于，所述阻挡层的厚度为500-1200A。
5.根据权利要求1所述的化学机械研磨方法，其特征在于，所述对所述存储区域进行第二道刻蚀，使得所述存储区域中台阶区域所对应的氧化层的最低高度高于所述存储器区域中台阶的最高高度，包括：
对所述存储区域进行第二道刻蚀，使得所述存储区域中台阶区域所对应的氧化层的最低高度与所述存储器区域中台阶的最高高度的差值为第一预设高度值。
6.根据权利要求5所述的化学机械研磨方法，其特征在于，所述第一预设高度值为0.5um-2um。
7.一种三维存储器件，其特征在于，基于权利要求1-6所述的化学机械研磨方法形成，包括：
基底；
所述基底上的堆叠层，所述堆叠层包括沿字线方向连续排布的***电路区域以及存储区域；
其中，所述***电路区域以及所述存储区域均沉积有氧化层，且经过所述化学机械研磨方法，使得所述三维存储器件的氧化层高度与所述存储区域的台阶的最高高度相同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710132418.1A CN106876263A (zh) | 2017-03-07 | 2017-03-07 | 一种化学机械研磨方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710132418.1A CN106876263A (zh) | 2017-03-07 | 2017-03-07 | 一种化学机械研磨方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106876263A true CN106876263A (zh) | 2017-06-20 |
Family
ID=59169872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710132418.1A Pending CN106876263A (zh) | 2017-03-07 | 2017-03-07 | 一种化学机械研磨方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106876263A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107564916A (zh) * | 2017-08-31 | 2018-01-09 | 长江存储科技有限责任公司 | 一种3d nand存储器件的平坦化方法 |
| CN107564913A (zh) * | 2017-08-31 | 2018-01-09 | 长江存储科技有限责任公司 | 一种阶梯覆盖层的平坦化方法 |
| CN107578996A (zh) * | 2017-08-31 | 2018-01-12 | 长江存储科技有限责任公司 | 一种三维存储器及其平坦化方法 |
| CN107731821A (zh) * | 2017-08-22 | 2018-02-23 | 长江存储科技有限责任公司 | 一种三维存储器件的制造方法及其器件结构 |
| CN107994027A (zh) * | 2017-11-21 | 2018-05-04 | 长江存储科技有限责任公司 | 一种sono刻蚀中负载效应影响的减轻方法 |
| CN110767656A (zh) * | 2019-09-17 | 2020-02-07 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6372605B1 (en) * | 2000-06-26 | 2002-04-16 | Agere Systems Guardian Corp. | Additional etching to decrease polishing time for shallow-trench isolation in semiconductor processing |
| US20120070944A1 (en) * | 2010-09-17 | 2012-03-22 | Hyu-Jung Kim | Methods of Manufacturing Three Dimensional Semiconductor Devices |
| US20120108048A1 (en) * | 2010-11-01 | 2012-05-03 | Samsung Electronics Co., Ltd. | Three-dimensional semiconductor devices and methods of fabricating the same |
| US20120149185A1 (en) * | 2010-12-10 | 2012-06-14 | Samsung Electronics Co., Ltd. | Methods Of Manufacturing Semiconductor Devices |
| CN105552033A (zh) * | 2015-12-31 | 2016-05-04 | 上海华虹宏力半导体制造有限公司 | E-Flash栅极形成方法 |
-
2017
- 2017-03-07 CN CN201710132418.1A patent/CN106876263A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6372605B1 (en) * | 2000-06-26 | 2002-04-16 | Agere Systems Guardian Corp. | Additional etching to decrease polishing time for shallow-trench isolation in semiconductor processing |
| US20120070944A1 (en) * | 2010-09-17 | 2012-03-22 | Hyu-Jung Kim | Methods of Manufacturing Three Dimensional Semiconductor Devices |
| US20120108048A1 (en) * | 2010-11-01 | 2012-05-03 | Samsung Electronics Co., Ltd. | Three-dimensional semiconductor devices and methods of fabricating the same |
| US20120149185A1 (en) * | 2010-12-10 | 2012-06-14 | Samsung Electronics Co., Ltd. | Methods Of Manufacturing Semiconductor Devices |
| CN105552033A (zh) * | 2015-12-31 | 2016-05-04 | 上海华虹宏力半导体制造有限公司 | E-Flash栅极形成方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107731821A (zh) * | 2017-08-22 | 2018-02-23 | 长江存储科技有限责任公司 | 一种三维存储器件的制造方法及其器件结构 |
| CN107731821B (zh) * | 2017-08-22 | 2019-01-29 | 长江存储科技有限责任公司 | 一种三维存储器件的制造方法及其器件结构 |
| CN107564916A (zh) * | 2017-08-31 | 2018-01-09 | 长江存储科技有限责任公司 | 一种3d nand存储器件的平坦化方法 |
| CN107564913A (zh) * | 2017-08-31 | 2018-01-09 | 长江存储科技有限责任公司 | 一种阶梯覆盖层的平坦化方法 |
| CN107578996A (zh) * | 2017-08-31 | 2018-01-12 | 长江存储科技有限责任公司 | 一种三维存储器及其平坦化方法 |
| CN107578996B (zh) * | 2017-08-31 | 2019-02-22 | 长江存储科技有限责任公司 | 一种三维存储器及其平坦化方法 |
| CN107564913B (zh) * | 2017-08-31 | 2020-03-31 | 长江存储科技有限责任公司 | 一种阶梯覆盖层的平坦化方法 |
| CN107994027A (zh) * | 2017-11-21 | 2018-05-04 | 长江存储科技有限责任公司 | 一种sono刻蚀中负载效应影响的减轻方法 |
| CN110767656A (zh) * | 2019-09-17 | 2020-02-07 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| CN110767656B (zh) * | 2019-09-17 | 2023-06-16 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106876263A (zh) | 一种化学机械研磨方法 | |
| CN102790055B (zh) | Dram结构及其制造方法与ic结构及其制造方法 | |
| CN110189985A (zh) | 一种键合结构及其制造方法 | |
| CN107564916A (zh) | 一种3d nand存储器件的平坦化方法 | |
| CN103456685A (zh) | 一种不需使用cmp的tsv与第一层再布线层的制造方法 | |
| CN110729296B (zh) | 三维存储器及其形成方法 | |
| CN108682674A (zh) | 三维存储器的制备方法及半导体结构的制备方法 | |
| CN106672892A (zh) | 减小三维堆叠中牺牲层在化学机械抛光中凹陷变形的方法 | |
| CN106409769A (zh) | 一种形成梯形结构的存储堆栈的方法 | |
| US8778755B2 (en) | Method for fabricating a metal-insulator-metal capacitor | |
| CN107591405A (zh) | 一种三维存储器沟道的制备方法及三维存储器 | |
| CN102361021B (zh) | 一种嵌入式闪存的制作方法 | |
| CN107731821B (zh) | 一种三维存储器件的制造方法及其器件结构 | |
| CN107578996B (zh) | 一种三维存储器及其平坦化方法 | |
| US20130244544A1 (en) | Process control methods for cmp (chemical mechanical polishing) and other polishing methods used to form semiconductor devices | |
| CN102361022B (zh) | 一种嵌入式闪存的制作方法 | |
| JP2013048189A (ja) | 半導体装置の製造方法 | |
| CN103295967A (zh) | 嵌入逻辑电路的分离栅极式快闪存储器的制作方法 | |
| CN108281354A (zh) | 平坦化方法 | |
| JP4573515B2 (ja) | 半導体ダイの平坦化方法 | |
| CN104269353B (zh) | 一种平坦化预处理方法 | |
| CN107398825B (zh) | 层间介质层的表面平坦方法及基于其的半导体结构 | |
| CN107910261A (zh) | 绝缘填充层的表面平坦化方法 | |
| CN208655647U (zh) | 半导体器件 | |
| CN107564913A (zh) | 一种阶梯覆盖层的平坦化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170620 |