CN106873266A - 一种阵列基板、液晶显示面板及显示装置 - Google Patents

Abstract

本发明公开了一种阵列基板、液晶显示面板及显示装置，通过利用桥接结构通过半过孔使相邻两个公共电极实现电性连接，针对沿第一方向排列的每一排桥接结构，其中一部分桥接结构对应的半过孔为第一半过孔，另一部分桥接结构对应的半过孔为第二半过孔。这样设置即使在制程中在第一方向存在工艺偏差时，每一行中还有一部分的公共电极通过桥接结构能够实现电性连接，从而使任意相邻两行公共电极对应的等效电阻一致，从而可以降低画面显示不良的问题。

Description

一种阵列基板、液晶显示面板及显示装置

技术领域

本发明涉及显示技术领域，特别涉及一种阵列基板、液晶显示面板及显示装置。

背景技术

良好的画面品质是显示屏必备的特性，但是在显示时，由于公共电极会受到栅线和数据线之间耦合电容的影响，导致公共电极信号的不稳定，因此会给显示屏带来残像、Greenish、Crosstalk等不良现象。

目前解决公共电极信号不稳定的方案可以通过降低耦合电容的方法来实现，如图1a所示，将公共电极层切割成多个块状结构的公共电极20，沿行方向排列的各公共电极20通过与沿行方向延伸的公共电极线30直接接触实现电性连接，沿列方向排列的每相邻两个公共电极20利用桥接结构40通过过孔实现电性连接。并且，目前为了减少面板的污渍，过孔一般采用的是半过孔方式的设计，如图1b所示，半过孔中，一半为深孔区域V1，一半为浅孔区域V2。为了增大像素开口率，半过孔的尺寸不能太大，并且由于面板工艺中PI液的扩散与过孔的尺寸有关，为了改善PI液的扩散，一般浅孔区域V2的尺寸比深孔区域V1的尺寸大，因此，半过孔中深孔区域V1的尺寸就变得更小。

因此，理想情况下图1a所示的结构中公共电极20电阻的等效电路图如图1c所示；但是，在工艺制程中，不同膜层之间不可能完全重叠，都会存在一定的偏差，当工艺存在较大偏差即往一个方向偏差时，如图1d所示，由于深孔区域V1的尺寸较小，很容易使深孔区域V1被掩盖，从而导致桥接结构不能起到电连接公共电极的作用，这种情况下对应的公共电极20电阻的等效电路图如图1e所示，从而使相邻两行像素对应的公共电极20的等效电阻存在较大差异，从而导致画面显示不良的问题。

发明内容

本发明实施例提供一种阵列基板、液晶显示面板及显示装置，用以避免画面显示不良的问题。

因此，本发明实施例提供了一种阵列基板，包括：衬底基板，位于所述衬底基板上呈矩阵排列的多个公共电极；沿第一方向排列的各所述公共电极通过与沿第一方向延伸的公共电极线直接接触实现电性连接；沿第二方向排列的每相邻两个所述公共电极利用桥接结构通过半过孔实现电性连接；所述半过孔包括深孔区域和浅孔区域；所述桥接结构包括位于相邻两个所述公共电极上方且沿所述第二方向延伸的桥接线以及位于所述桥接线上方的连接部，所述连接部贯穿所述浅孔区域与所述桥接线连接，所述连接部贯穿所述深孔区域与所述公共电极层连接；

所述半过孔中，所述深孔区域与所述浅孔区域的交界面沿所述第二方向延伸，以沿所述第二方向延伸且靠近边缘一侧的一条所述桥接线的延长线为参考线，规定所述深孔区域位于靠近所述参考线一侧且所述浅孔区域位于远离所述参考线一侧的半过孔为第一半过孔，规定所述浅孔区域位于靠近所述参考线一侧且所述深孔区域位于远离所述参考线一侧的半过孔为第二半过孔；

针对沿第一方向排列的每一排所述桥接结构，其中一部分所述桥接结构对应的半过孔为所述第一半过孔，另一部分所述桥接结构对应的半过孔为所述第二半过孔。

较佳地，在本发明实施例提供的上述阵列基板中，针对沿所述第一方向排列的每一排所述桥接结构，任意相邻的两个所述桥接结构，其中一个所述桥接结构对应的半过孔为所述第一半过孔，另一个所述桥接结构对应的半过孔为所述第二半过孔。

较佳地，在本发明实施例提供的上述阵列基板中，针对沿所述第一方向排列的每一排所述桥接结构，以每相邻的n个所述桥接结构为一组，任意相邻的两组中，其中一组所述桥接结构对应的半过孔为所述第一半过孔，另一组所述桥接结构对应的半过孔为所述第二半过孔，其中n为大于或等于2且小于N/2的整数，N为沿所述第一方向排列的所述公共电极的数目。

较佳地，在本发明实施例提供的上述阵列基板中，n为小于或等于10的整数。

较佳地，在本发明实施例提供的上述阵列基板中，沿所述第二方向相邻的任意两个所述桥接结构，其中一个所述桥接结构对应的半过孔为所述第一半过孔，另一个所述桥接结构对应的半过孔为所述第二半过孔。

较佳地，在本发明实施例提供的上述阵列基板中，还包括位于所述衬底基板上沿所述第一方向延伸的多条栅线，且所述栅线与所述公共电极线同层设置。

较佳地，在本发明实施例提供的上述阵列基板中，还包括位于所述衬底基板上沿所述第二方向延伸的多条数据线，且所述数据线与所述桥接线同层设置。

较佳地，在本发明实施例提供的上述阵列基板中，还包括位于所述桥接线所在层上方的像素电极，且所述像素电极与所述连接部同层设置。

相应地，本发明实施例还提供了一种液晶显示面板，包括本发明实施例提供的上述任一种阵列基板。

相应地，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述液晶显示面板。

本发明实施例提供的上述阵列基板、液晶显示面板及显示装置，本发明利用桥接结构通过半过孔使相邻两个公共电极实现电性连接，针对沿第一方向排列的每一排桥接结构，其中一部分桥接结构对应的半过孔为第一半过孔，另一部分桥接结构对应的半过孔为第二半过孔。这样设置即使在制程中在第一方向存在工艺偏差时，每一行中还有一部分的公共电极通过桥接结构能够实现电性连接，从而使任意相邻两行公共电极对应的等效电阻一致，从而可以降低画面显示不良的问题。

附图说明

图1a为现有的半过孔的排布方式的结构示意图；

图1b为现有的半过孔的剖面结构示意图；

图1c为图1a所示的没有工艺偏差时公共电极电阻的等效电路图；

图1d为存在较大工艺偏差时半过孔的剖面结构示意图；

图1e为存在较大工艺偏差时公共电极电阻的等效电路图；

图2a为本发明实施例提供的半过孔的排布方式的结构示意图之一；

图2b为图2a所示的存在较大工艺偏差时公共电极电阻的等效电路图；

图3a为本发明实施例提供的半过孔的排布方式的结构示意图之二；

图3b为图3a所示的存在较大工艺偏差时公共电极电阻的等效电路图；

图4为图2a所示的阵列基板沿A-A’方向的剖面结构图。

具体实施方式

为了使本发明的目的，技术方案和优点更加清楚，下面结合附图，对本发明实施例提供的阵列基板、其制备方法及液晶显示面板的具体实施方式进行详细地说明。

附图中各层薄膜厚度和形状不反映阵列基板的真实比例，目的只是示意说明本发明内容。

本发明实施例提供了一种阵列基板，如图2a所示，包括：衬底基板10，位于衬底基板10上呈矩阵排列的多个公共电极20；沿第一方向X排列的各公共电极20通过与沿第一方向X延伸的公共电极线30直接接触实现电性连接；沿第二方向Y排列的每相邻两个公共电极20利用桥接结构40通过半过孔(501或502)实现电性连接；

其中，如图4所示，其中图4为图2a所示的阵列基板沿A-A’方向的剖面结构图；半过孔(501或502)包括深孔区域V1和浅孔区域V2；

桥接结构40包括位于相邻两个公共电极20上方且沿第二方向Y延伸的桥接线401以及位于桥接线401上方的连接部402，连接部402贯穿浅孔区域V2与桥接线401连接，连接部402贯穿深孔区域V1与公共电极20层连接；

半过孔(501或502)中，深孔区域V1与浅孔区域V2的交界面沿第二方向Y延伸，以沿所述第二方向Y延伸且靠近边缘一侧的一条桥接线401的延长线为参考线001，规定深孔区域V1位于靠近参考线001一侧且浅孔区域V2位于远离参考线001一侧的半过孔为第一半过孔501，规定浅孔区域V2位于靠近参考线001一侧且深孔区域V1位于远离参考线001一侧的半过孔为第二半过孔502；

针对沿第一方向X排列的每一排桥接结构40，其中一部分桥接结构40对应的半过孔为第一半过孔501，另一部分桥接结构40对应的半过孔为第二半过孔502。

本发明实施例提供的上述阵列基板，通过利用桥接结构通过半过孔使相邻两个公共电极实现电性连接，针对沿第一方向排列的每一排桥接结构，其中一部分桥接结构对应的半过孔为第一半过孔，另一部分桥接结构对应的半过孔为第二半过孔。这样设置即使在制程中在第一方向存在工艺偏差时，每一行中还有一部分的公共电极通过桥接结构能够实现电性连接，从而使任意相邻两行公共电极对应的等效电阻一致，从而可以降低画面显示不良的问题。

在具体实施时，在本发明实施例提供的上述阵列基板中，第一方向为行方向，第二方向为列方向；或第一方向为列方向，第二方向为行方向；在此不作限定。

需要说明的是，本发明实施例提供的附图中均是以第一方向为行方向，第二方向为列方向为例进行示意的。

需要说明的是，具体实施时，在本发明实施例提供的附图中可以选择沿第二方向延伸的靠近边缘一侧的任意一个桥接线的延长线为参考线，且所有半过孔均位于参考线的同一侧。

具体实施时，在本发明实施例提供的上述阵列基板中，如图2a和图3a所示，均是以图中所示的参考线001为例进行说明的。

在具体实施时，在本发明实施例提供的上述阵列基板中，桥接结构中具有相同功能的膜层同层设置。这样可以使制备各桥接结构的工艺统一，从而可以降低工艺难度。

较佳地，在具体实施时，在本发明实施例提供的上述阵列基板中，针对沿第一方向排列的每一排桥接结构，其中一半桥接结构对应的半过孔为第一半过孔，另一半桥接结构对应的半过孔为第二半过孔。这样当在制程中沿行方向存在较大工艺偏差时，针对每一行中的公共电极，电连接的公共电极与未电连接的公共电极的数量是相同的，因此，可以提高每一行的公共电极对应的等效电阻的分布均匀性，从而可以进一步降低画面显示不良的问题。

进一步地，在具体实施时，在本发明实施例提供的上述阵列基板中，如图2a所示，针对沿第一方向X排列的每一排桥接结构40，任意相邻的两个桥接结构40中，其中一个桥接结构40对应的半过孔为第一半过孔501，另一个桥接结构40对应的半过孔为第二半过孔502。这样当在制程中沿行方向存在较大工艺偏差时，针对每一行中的公共电极20，电连接的公共电极20与未电连接的公共电极20是交替的，等效电路图如图2b所示，因此，可以提高每一行的公共电极20对应的等效电阻的分布均匀性，从而可以进一步降低画面显示不良的问题。

或者，在具体实施时，在本发明实施例提供的上述阵列基板中，如图3a所示，针对沿第一方向X排列的每一排桥接结构40，以每相邻的n个桥接结构40为一组(图3a以n＝2为例)，任意相邻的两组中，其中一组桥接结构40对应的半过孔为第一半过孔501，另一组桥接结构40对应的半过孔为第二半过孔502，其中n为大于或等于2且小于N/2的整数，N为沿第一方向排列的公共电极20的数目。这样当在制程中沿行方向存在较大工艺偏差时，针对每一行中的公共电极20，电连接的公共电极20与未电连接的公共电极20是以n个为一组交替的，等效电路图如图3b所示，因此，可以提高每一行的公共电极20对应的等效电阻的分布均匀性，从而也可以进一步降低画面显示不良的问题。

在具体实施时，n的值越小越好，因为当在制程中往一个方向存在工艺偏差时，每一行中电连接的公共电极与未电连接的公共电极之间的间隔就比较小，每一行中公共电极对应的等效电阻的分布均匀性就越好。因此，在具体实施时，在本发明实施例提供的上述阵列基板中，n为小于或等于10的整数。

进一步地，在具体实施时，为了进一步提高公共电极的信号的均一性，在本发明实施例提供的上述阵列基板中，如图2a和图3a所示，沿第二方向Y相邻的任意两个桥接结构40，其中一个桥接结构40对应的半过孔为第一半过孔501，另一个桥接结构40对应的半过孔为第二半过孔502。这样可以使沿列方向电连接的公共电极20与未电连接的公共电极20也是交替的，因此可以提高每一列的公共电极20对应的等效电阻的分布均匀性，从而可以提高整个面板内公共电极20对应的等效电阻的分布均匀性。

进一步地，在具体实施时，在本发明实施例提供的上述阵列基板中，如图2a和图3a所示，还包括位于衬底基板10上沿第一方向X延伸的多条栅线60，且栅线60与公共电极线30同层设置，且栅线60与公共电极线30的材质相同。这样，只需要在形成栅线60时改变原有的构图图形，即可通过一次构图工艺形成公共电极线30与栅线60的图形，不用增加单独制备公共电极线30的工艺，可以简化制备工艺流程，节省生产成本，提高生产效率。

进一步地，在具体实施时，在本发明实施例提供的上述阵列基板中，如图2a和图3a所示，还包括位于衬底基板10上沿第二方向Y延伸的多条数据线70，且数据线70与桥接线401同层设置，且数据线70与桥接线401的材质相同。这样，只需要在形成数据线70时改变原有的构图图形，即可通过一次构图工艺形成桥接线401与数据线70的图形，不用增加单独制备桥接线401的工艺，可以简化制备工艺流程，节省生产成本，提高生产效率。

进一步地，在具体实施时，在本发明实施例提供的上述阵列基板中，还包括位于桥接线所在层上方的像素电极，且像素电极与连接部同层设置，且像素电极与连接部的材质相同。这样，只需要在形成像素电极时改变原有的构图图形，即可通过一次构图工艺形成连接部与像素电极的图形，不用增加单独制备连接部的工艺，可以简化制备工艺流程，节省生产成本，提高生产效率。

需要说明的是，在本发明实施例提供的上述阵列基板中，构图工艺可只包括光刻工艺，或，可以包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。在具体实施时，可根据本发明中所形成的结构选择相应的构图工艺。

进一步地，公共电极的材料一般常采用透明导电材料，例如氧化铟锡(ITO)材料，由于ITO材料的电阻比金属材料的电阻大，因此在阵列基板中不同位置处的公共电极的电压可能会不同，从而导致公共电极的均一性降低，因此为了提高阵列基板中不同位置处的公共电极的均一性，在具体实施时，在本发明实施例提供的上述阵列基板中，桥接线的材料均为金属材料，例如金、银、铝等。

进一步地，在具体实施时，在本发明实施例提供的上述阵列基板中，栅线和数据线的材料可以为透明导电材料，例如氧化铟锡(ITO)材料、氧化铟锌(IZO)材料、碳纳米管或石墨烯等；也可以为金属材料，例如金、银、铝等，在此不作限定。

较佳地，由于金属材料的电阻小于透明导电材料的电阻，为了降低栅线和数据线的功耗，在具体实施时，在本发明实施例提供的上述阵列基板中，栅线和数据线均为金属材料。

进一步地，在具体实施时，在本发明实施例提供的上述阵列基板中，还包括薄膜晶体管，薄膜晶体管一般包括相互绝缘的栅电极与有源层，以及与有源层电连接的源电极和漏电极；其中，栅电极一般与栅线设置为同层同材质，源电极和漏电极与数据线设置为同层同材质。

进一步地，在本发明实施例提供的上述阵列基板中，在衬底基板上一般还设置有其它结构和膜层，由于这些结构和膜层的设置均与现有技术相同，在此不作赘述。

基于同一发明构思，本发明实施例还提供了一种液晶显示面板，包括本发明实施例提供的上述任一种阵列基板。该液晶显示面板解决问题的原理与前述阵列基板相似，因此该液晶显示面板的实施可以参见前述阵列基板的实施，重复之处在此不再赘述。

基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述液晶显示面板。该显示装置解决问题的原理与前述阵列基板相似，因此该显示装置的实施可以参见前述阵列基板的实施，重复之处在此不再赘述。

本发明实施例提供的阵列基板、液晶显示面板及显示装置，通过利用桥接结构通过半过孔使相邻两个公共电极实现电性连接，针对沿第一方向排列的每一排桥接结构，其中一部分桥接结构对应的半过孔为第一半过孔，另一部分桥接结构对应的半过孔为第二半过孔。这样设置即使在制程中在第一方向存在工艺偏差时，每一行中还有一部分的公共电极通过桥接结构能够实现电性连接，从而使任意相邻两行公共电极对应的等效电阻一致，从而可以降低画面显示不良的问题。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种阵列基板，包括：衬底基板，位于所述衬底基板上呈矩阵排列的多个公共电极；沿第一方向排列的各所述公共电极通过与沿第一方向延伸的公共电极线直接接触实现电性连接；沿第二方向排列的每相邻两个所述公共电极利用桥接结构通过半过孔实现电性连接；所述半过孔包括深孔区域和浅孔区域；所述桥接结构包括位于相邻两个所述公共电极上方且沿所述第二方向延伸的桥接线以及位于所述桥接线上方的连接部，所述连接部贯穿所述浅孔区域与所述桥接线连接，所述连接部贯穿所述深孔区域与所述公共电极层连接；其特征在于：

所述半过孔中，所述深孔区域与所述浅孔区域的交界面沿所述第二方向延伸，以沿所述第二方向延伸且靠近边缘一侧的一条所述桥接线的延长线为参考线，规定所述深孔区域位于靠近所述参考线一侧且所述浅孔区域位于远离所述参考线一侧的半过孔为第一半过孔，规定所述浅孔区域位于靠近所述参考线一侧且所述深孔区域位于远离所述参考线一侧的半过孔为第二半过孔；

针对沿第一方向排列的每一排所述桥接结构，其中一部分所述桥接结构对应的半过孔为所述第一半过孔，另一部分所述桥接结构对应的半过孔为所述第二半过孔。

2.如权利要求1所述的阵列基板，其特征在于，针对沿所述第一方向排列的每一排所述桥接结构，任意相邻的两个所述桥接结构，其中一个所述桥接结构对应的半过孔为所述第一半过孔，另一个所述桥接结构对应的半过孔为所述第二半过孔。

3.如权利要求1所述的阵列基板，其特征在于，针对沿所述第一方向排列的每一排所述桥接结构，以每相邻的n个所述桥接结构为一组，任意相邻的两组中，其中一组所述桥接结构对应的半过孔为所述第一半过孔，另一组所述桥接结构对应的半过孔为所述第二半过孔，其中n为大于或等于2且小于N/2的整数，N为沿所述第一方向排列的所述公共电极的数目。

4.如权利要求3所述的阵列基板，其特征在于，n为小于或等于10的整数。

5.如权利要求1-4任一项所述的阵列基板，其特征在于，沿所述第二方向相邻的任意两个所述桥接结构，其中一个所述桥接结构对应的半过孔为所述第一半过孔，另一个所述桥接结构对应的半过孔为所述第二半过孔。

6.如权利要求5所述的阵列基板，其特征在于，还包括位于所述衬底基板上沿所述第一方向延伸的多条栅线，且所述栅线与所述公共电极线同层设置。

7.如权利要求5所述的阵列基板，其特征在于，还包括位于所述衬底基板上沿所述第二方向延伸的多条数据线，且所述数据线与所述桥接线同层设置。

8.如权利要求5所述的阵列基板，其特征在于，还包括位于所述桥接线所在层上方的像素电极，且所述像素电极与所述连接部同层设置。

9.一种液晶显示面板，其特征在于，包括如权利要求1-8任一项所述的阵列基板。

10.一种显示装置，其特征在于，包括如权利要求9所述的液晶显示面板。