CN106850178B - 多路高速串行图像数据的传输*** - Google Patents

多路高速串行图像数据的传输*** Download PDF

Info

Publication number
CN106850178B
CN106850178B CN201611214390.8A CN201611214390A CN106850178B CN 106850178 B CN106850178 B CN 106850178B CN 201611214390 A CN201611214390 A CN 201611214390A CN 106850178 B CN106850178 B CN 106850178B
Authority
CN
China
Prior art keywords
image data
clock
speed serial
data
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201611214390.8A
Other languages
English (en)
Other versions
CN106850178A (zh
Inventor
余达
刘金国
周怀得
徐东
孔德柱
张宇
王文华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changchun Institute of Optics Fine Mechanics and Physics of CAS
Original Assignee
Changchun Institute of Optics Fine Mechanics and Physics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changchun Institute of Optics Fine Mechanics and Physics of CAS filed Critical Changchun Institute of Optics Fine Mechanics and Physics of CAS
Priority to CN201611214390.8A priority Critical patent/CN106850178B/zh
Publication of CN106850178A publication Critical patent/CN106850178A/zh
Application granted granted Critical
Publication of CN106850178B publication Critical patent/CN106850178B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals
    • H04N5/067—Arrangements or circuits at the transmitter end
    • H04N5/0675—Arrangements or circuits at the transmitter end for mixing the synchronising signals with the picture signal or mutually

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

多路高速串行图像数据的传输***，涉及一种基于空间应用的多路高速串行图像数据的传输***，解决现有高速串行传输芯片的资源利用率低且对供电要求高，同时在接收数据过程中，每次上电后解码输出图像数据参考时钟的相对相位不确定，以及采用单一时钟对解码的多组数据进行采样时存在亚稳定状态的问题，采用本地时钟源经时钟分路器分成多路同时送入高速串行传输芯片和控制器；对于数据发送端，采用控制器内部的数字时钟管理单元和锁相环对控制器送入高速串行传输芯片的数据进行相位调整；采用高速串行传输芯片内部的环回功能进行发送数据和时钟最佳相位的确定；本发明降低对时钟源及控制器内部时钟通道的要求，提高控制器内部资源的利用率。

Description

多路高速串行图像数据的传输***
技术领域
本发明涉及一种基于空间应用的多路高速串行图像数据的传输***。
背景技术
高速串行传输芯片如TLK2711对时钟抖动要求很高，要求时钟抖动的峰值不超过40ps。对于数据和发送端，要么使用FPGA内专用的时钟通道资源MRCC和SECC来传输时钟，要么使用FPGA内部的全局时钟资源来传输时钟且同bank内不能使用其余高速信号以降低SSO(simultaneously switching output)的干扰，资源利用率低，且对电源的供电要求很高。TLK2711在对接收的数据进行串并转换过程中，每次上电后解码输出图像数据参考时钟的相对相位不确定，若采用单一时钟对解码的多组数据进行采样，则存在亚稳定状态，因此需要对解码后的多路图像数据进行异步缓存。
发明内容
本发明为解决现有高速串行传输芯片的资源利用率低且对供电要求高，同时在接收数据过程中，每次上电后解码输出图像数据参考时钟的相对相位不确定，以及采用单一时钟对解码的多组数据进行采样时存在亚稳定状态的问题，提供一种多路高速串行图像数据的传输方法及传输***。
多路高速串行图像数据的传输***，包括发送端和接收端，所述发送端包括第一时钟源、第一时钟分路器、发送控制器和n个高速串行发送器；所述n>1；
第一时钟源产生的时钟经第一时钟分路器后产生n+1路低抖动时钟，将n+1路低抖动时钟分别送入发送控制器和n个高速串行发送器；经所述第一时钟分路器产生的时钟sclock送入发送控制器，经发送控制器内部的数字时钟管理单元和锁相环进行延迟和去抖动后，作为发送控制器的***时钟，所述发送控制器产生n路图像数据分别送入n个高速串行发送器；经第一时钟分路器产生n路低抖动时钟作为n路图像数据的伴随时钟，图像数据和伴随时钟的相对相位由所述数字时钟管理单元进行调节，通过n个高速串行发送器向接收端输出n路高速串行图像数据；
所述接收端包括第二时钟源、第二时钟分路器、接收控制器和n个高速串行接收器；
第二时钟源产生的时钟经第二时钟分路器产生n路低抖动时钟，将n路低抖动时钟分别送入n个高速串行接收器；
经第二时钟分路器产生n路低抖动时钟作为n个高速串行接收器的参考时钟；n个高速串行接收器接收发送端的串行图像数据，产生n路并行数据和n路与发送端频率相同的伴随时钟送入接收控制器，其中第一路高速串行接收器的恢复时钟rclock进入接收控制器，作为接收控制器的***时钟；
所述接收控制器输出帧有效标志信号FVAL、行有效标志信号LVAL和并行数据DATA_OUT。
本发明的有益效果：
一、本发明所述的传输***降低对时钟源及控制器内部时钟通道的要求，可使用更易采购的控制器器件，而且可提高控制器内部资源的利用率；使用时钟分路器后，还可以降低对晶振抖动的要求；
二、本发明可实现多路高速图像数据的传输，而且可方便将接收到的在不同起始相位的多路高速图像数据最终同步到相同的参考时钟，而且恢复为以帧为单位的面阵图像数据格式。
附图说明
图1为本发明所述的多路高速串行图像数据的传输***的结构框图；
图2为本发明所述的多路高速串行图像数据的传输***中发送控制器的工作流程图；
图3为本发明所述的多路高速串行图像数据的传输***中接收控制器的工作流程图；
图4为本发明所述多路高速串行图像数据的传输***中接收控制器内图像数据的异步缓存框图。
具体实施方式
具体实施方式一、结合图1至图4说明本实施方式，多路高速串行图像数据的传输***，包括发送端和接收端，所述发送端包含第一时钟源、第一时钟分路器、发送控制器和n(n>1)个高速串行发送器。在发送端，第一时钟源产生的时钟经第一时钟分路器产生n+1路低抖动时钟(sclock、sclock1、sclock2…sclockn)分别送入发送控制器和n个高速串行发送器。经第一时钟分路器产生的时钟sclock送入发送控制器，经发送控制器内部的数字时钟管理单元(DCM)和锁相环(PLL)进行延迟和去抖动后，作为发送控制器的***时钟，产生的n路图像数据(sdata1、sdata2…sdatan)分别送入n个高速串行发送器；经第一时钟分路器产生n路低抖动时钟(sclock1、sclock2…sclockn)作为n路图像数据(sdata1、sdata2…sdatan)的伴随时钟，图像数据和伴随时钟的相对相位由DCM进行调节，最终输出n路高速串行图像数据。
接收端包含第二时钟源、第二时钟分路器、接收控制器和n个高速串行接收器。在接收端，第二时钟源产生的时钟经第二时钟分路器产生n路低抖动时钟(refclk1、refclk2…refclk n)分别送入n个高速串行接收器。
经第二时钟分路器产生n路低抖动时钟(refclk1、refclk 2…refclk n)作为n个高速串行接收器的参考时钟；n个高速串行接收器接收发送端的串行图像数据，产生n路并行数据(rdata1、rdata2…rdatan)和n路与发送端频率相同的伴随时钟(rclock1、rclock2…rclockn)送入接收控制器，其中第一路高速串行接收器的恢复时钟rclock进入接收控制器，作为接收控制器的***时钟；最终输出帧有效标志信号FVAL、行有效标志信号LVAL和并行数据DATA_OUT。
本实施方式中，高速串行传输芯片的并行图像数据由发送控制器提供，并行数据的伴随时钟(sclock1、sclock2…sclockn)不由发送控制器提供，而是采用第二时钟源如晶体经第二时钟分路器后同时提供给高速串行传输芯片和控制器；并行图像数据和伴随时钟的相对最佳相位通过高速串行发送器内部的环回功能进行训练获得。具体的训练方法是采用发送控制器内部的DCM和PLL，对发送控制器送入高速串行发送器的数据进行不断的相位调整，然后接收高速串行发送器内部环回的训练数据，通过接收的训练数据和发送数据的比较，寻找采集到正确训练数据的极限相位值(在该位置采集到的训练数据与发送数据相同，在该位置基础上相位值增加或减小接收到的训练数据与发送数据不同)。
通过两个错误训练数据的极限相位值
Figure BDA0001191481500000031
和
Figure BDA0001191481500000032
确定两个极限相位值位置的中间位置
Figure BDA0001191481500000033
即为最佳相位。
结合图2和图3说明本实施方式，本实施方式中所述发送控制器的工作流程为：上电首先进入发送上电初始化状态机，然后进入发送图像数据和时钟最佳相位的检测状态机，最佳相位检测到后进入持续2ms的同步码发送状态机，最后进入发送以帧为单位的图像数据状态机。
接收控制器的工作流程是：上电首先进入接收上电初始化状态机，然后进入检测帧头状态机，当检测到帧头后进入检测行头状态机，当检测到行头后进入以行为单位接收数据状态机，当一行数据接收完毕后进入一帧数据接收完毕判断状态机，当一帧数据未接收完毕则进入检测行头状态机，当一帧数据接收完毕后进入检测帧头状态机。
本实施方式中，所述接收控制器中以行为单位在接收数据时，一行内数据接收错误的标志为以下三种中任意一种：
在图像数据接收阶段接收到K码(K码指示器如RKLSB或RKMSB为高电平指示接收到K码)；
接收到的数据累加和不等于各图像数据逐个累加的值；
接收到的行尾无K码或行尾值与发送值不相等。
结合图4说明本实施方式，本实施方式中的多路高速图像数据的发送以同一个时钟为参考，也就是多路并行数据到高速图像数据的传输延时相同；而接收端的各数据的参考时钟在每次上电的相位不同，如图4所示，采用一个同步FIFO和n-1个异步FIFO进行图像数据的异步缓存，同步FIFO写入数据为rdata1，写入数据的伴随时钟为rclocl1，写使能为r_w1，异步FIFO写入数据为rdatai，写入数据的伴随时钟为rclocli，写使能为r_wi，其中1<i<n+1。同步FIFO和异步FIFO的读出数据分别为rrdatam，其中0<m<n+1,读时钟都为rclocl1，读使能都为r_r1。最终将多路相对时钟相位不同的图像数据变为以相同参考时钟的图像数据。
对于输入的图像数据，当其消隐期最够长，即
Figure BDA0001191481500000041
则输入的n通道图像数据可采用n抽头(tap)Camera Link数据格式进行传输；当其消隐期过短，即
Figure BDA0001191481500000042
则输入的n通道图像数据可采用2n tap Camera Link数据格式进行传输。式中p有效为每行的有效图像数据数，p消隐为每行的无效图像数据数，fTLK2711高速串行发送器和高速串行接收器的工作频率。
本实施方式中，所述发送控制器和接收控制器采用Xilinx公司的器件XC6VLX240T-2FFG1156C；所述的高速串行发送器和高速串行接收器采用TI公司的TLK2711；所述第一时钟源和第二时钟源采用晶振；第一时钟分路器和第二时钟分路器采用TI公司的LMK00105。

Claims (5)

1.多路高速串行图像数据的传输***，包括发送端和接收端，所述发送端包括第一时钟源、第一时钟分路器、发送控制器和n个高速串行发送器；所述n>1；
第一时钟源产生的时钟经第一时钟分路器后产生n+1路低抖动时钟，将n+1路低抖动时钟分别送入发送控制器和n个高速串行发送器；经所述第一时钟分路器产生的时钟sclock送入发送控制器，经发送控制器内部的数字时钟管理单元和锁相环进行延迟和去抖动后，作为发送控制器的***时钟，所述发送控制器产生n路图像数据分别送入n个高速串行发送器；经第一时钟分路器产生n路低抖动时钟作为n路图像数据的伴随时钟，图像数据和伴随时钟的相对相位由所述数字时钟管理单元进行调节，通过n个高速串行发送器向接收端输出n路高速串行图像数据；
所述接收端包括第二时钟源、第二时钟分路器、接收控制器和n个高速串行接收器；
第二时钟源产生的时钟经第二时钟分路器产生n路低抖动时钟，将n路低抖动时钟分别送入n个高速串行接收器；
经第二时钟分路器产生n路低抖动时钟作为n个高速串行接收器的参考时钟；n个高速串行接收器接收发送端的串行图像数据，产生n路并行数据和n路与发送端频率相同的伴随时钟送入接收控制器，其中第一路高速串行接收器的恢复时钟rclock进入接收控制器，作为接收控制器的***时钟；
所述接收控制器输出帧有效标志信号FVAL、行有效标志信号LVAL和并行数据DATA_OUT。
2.根据权利要求1所述的多路高速串行图像数据的传输***，其特征在于，发送图像数据和伴随时钟的相对相位由所述数字时钟管理单元进行调节，通过高速串行发送器内部的环回功能进行训练获得发送图像数据和伴随时钟的最佳相位；具体过程为：
采用发送控制器内部的数字时钟管理单元和锁相环，对发送控制器送入高速串行发送器的数据进行不断的相位调整，然后接收高速串行发送器内部环回的训练数据，通过接收的训练数据和发送数据的比较，寻找采集到正确训练数据的极限相位值；通过两个错误训练数据的极限相位值
Figure FDA0002200395680000021
和
Figure FDA0002200395680000022
确定两个极限相位值位置的中间位置
Figure FDA0002200395680000023
即为最佳相位。
3.根据权利要求1所述的多路高速串行图像数据的传输***，其特征在于，所述发送控制器的工作流程为：
上电后，首先进入发送上电初始化状态机，然后进入发送图像数据和时钟最佳相位的检测状态机，最佳相位检测到后进入持续2ms的同步码发送状态机，最后进入发送以帧为单位的图像数据状态机；
接收控制器的工作流程为：
上电后，首先进入接收上电初始化状态机，然后进入帧头检测状态机，当检测到帧头后进入检测行头状态机，当检测到行头后进入以行为单位接收数据状态机，当一行数据接收完毕后进入一帧数据接收完毕判断状态机，当一帧数据未接收完毕则进入检测行头状态机，当一帧数据接收完毕后进入检测帧头状态机。
4.根据权利要求3所述的多路高速串行图像数据的传输***，其特征在于，所述接收控制器中以行为单位在接收数据时，一行内数据接收错误的标志为以下三种中任意一种满足：
在图像数据接收阶段接收到K码；
接收到的数据累加和不等于各图像数据逐个累加的值；
接收到的行尾无K码或行尾值与发送值不相等。
5.根据权利要求4所述的多路高速串行图像数据的传输***，其特征在于，所述接收控制器内图像数据的各参考时钟在每次上电后相位不相同，所述接收控制器采用一个同步FIFO和n-1个异步FIFO进行图像数据的异步缓存，将多路相对时钟相位不同的图像数据变为以相同参考时钟的图像数据；即：
当接收的图像数据消隐期为
Figure FDA0002200395680000024
时，接收的n通道图像数据采用n tapCamera Link数据格式进行传输；
当输入的图像数据消隐期为
Figure FDA0002200395680000025
时，输入的n通道图像数据采用2n tapCamera Link数据格式进行传输；
式中p有效为每行的有效图像数据数目，p消隐为每行的无效图像数据数目；fTLK2711为高速串行发送器和高速串行接收器的工作频率。
CN201611214390.8A 2016-12-26 2016-12-26 多路高速串行图像数据的传输*** Expired - Fee Related CN106850178B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611214390.8A CN106850178B (zh) 2016-12-26 2016-12-26 多路高速串行图像数据的传输***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611214390.8A CN106850178B (zh) 2016-12-26 2016-12-26 多路高速串行图像数据的传输***

Publications (2)

Publication Number Publication Date
CN106850178A CN106850178A (zh) 2017-06-13
CN106850178B true CN106850178B (zh) 2020-03-06

Family

ID=59135548

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611214390.8A Expired - Fee Related CN106850178B (zh) 2016-12-26 2016-12-26 多路高速串行图像数据的传输***

Country Status (1)

Country Link
CN (1) CN106850178B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102598679B1 (ko) * 2019-01-31 2023-11-07 주식회사 엘엑스세미콘 디스플레이장치를 구동하기 위한 데이터처리장치, 데이터구동장치 및 시스템
CN109862210B (zh) * 2019-03-26 2020-12-25 中国科学院长春光学精密机械与物理研究所 多路多谱段串行图像数据的采集接收***
CN112838860B (zh) * 2019-11-23 2024-07-12 西安诺瓦星云科技股份有限公司 数据输出方法、装置和***

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101419282A (zh) * 2008-12-05 2009-04-29 航天恒星科技有限公司 一体化高速遥感数据接收处理设备
CN104135413A (zh) * 2014-07-29 2014-11-05 北京航天自动控制研究所 一种适用于多点互联应用场合的高速串行总线采样***

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7317777B2 (en) * 2002-10-07 2008-01-08 International Business Machines Corporation Digital adaptive control loop for data deserialization

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101419282A (zh) * 2008-12-05 2009-04-29 航天恒星科技有限公司 一体化高速遥感数据接收处理设备
CN104135413A (zh) * 2014-07-29 2014-11-05 北京航天自动控制研究所 一种适用于多点互联应用场合的高速串行总线采样***

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
一种星上海量实时图像数据高速传输设计;王洋等;《空间电子技术》;20161225;全文 *
基于TLK2711的遥感卫星高速串行载荷数据接口设计;张媚等;《航天器工程》;20151231;全文 *

Also Published As

Publication number Publication date
CN106850178A (zh) 2017-06-13

Similar Documents

Publication Publication Date Title
US9722944B2 (en) Rate adaptation across asynchronous frequency and phase clock domains
CN106850178B (zh) 多路高速串行图像数据的传输***
US20060020843A1 (en) Technique to create link determinism
US20140325107A1 (en) Reception apparatus, information processing apparatus and method of receiving data
US10038450B1 (en) Circuits for and methods of transmitting data in an integrated circuit
US9001954B2 (en) Reception circuit, information processing device, and buffer control method
US10257795B2 (en) Signal conversion apparatus, signal restoration apparatus and information processing apparatus
WO2017189796A1 (en) Data transmission method and data transmission system
CN102377703A (zh) 发送电路和通信***
EP2684325B1 (en) Apparatus and method for deskewing serial data transmissions
CN111800109B (zh) 一种多通道高速数据对齐的方法及装置
US9705665B2 (en) Oversampling CDR which compensates frequency difference without elasticity buffer
US20150063516A1 (en) Communication circuit and information processing device
CN112118063B (zh) 一种时钟同步装置、光发射器、光接收器及方法
WO2020133537A1 (zh) 一种跨时钟域处理电路
US7436919B2 (en) Methods and apparatus for bit synchronizing data transferred across a multi-pin asynchronous serial interface
US8015336B2 (en) Method of compensating for propagation delay of tri-state bidirectional bus in a semiconductor device
US20160099717A1 (en) Transmission circuit, integrated circuit, and parallel-to-serial conversion method
KR100603616B1 (ko) 광전송 시스템에서 소스 동기 클럭을 이용한 클럭 동기 장치
US20150263849A1 (en) Phase adjustment circuit and method, and data transmission apparatus and system
US10598776B2 (en) Method for determining sampling phase of sampling clock signal and associated electronic device
US20080159454A1 (en) Network on chip device and on-chip data transmission device
JP2012205204A (ja) 通信装置及び通信方法
US7366207B1 (en) High speed elastic buffer with clock jitter tolerant design
US9349421B2 (en) Memory interface

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200306

Termination date: 20211226