CN106802388B - 一种数模混合集成电路的测试模块 - Google Patents
一种数模混合集成电路的测试模块 Download PDFInfo
- Publication number
- CN106802388B CN106802388B CN201611214526.5A CN201611214526A CN106802388B CN 106802388 B CN106802388 B CN 106802388B CN 201611214526 A CN201611214526 A CN 201611214526A CN 106802388 B CN106802388 B CN 106802388B
- Authority
- CN
- China
- Prior art keywords
- mode
- dac
- signal
- scan
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
Landscapes
- Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
一种数模混合集成电路的测试模块，属于半导体数模混合集成电路可测性设计领域。在不影响电路基本功能的前提下，在管脚数目有限的情况下，通过增加模式控制单元、输入管脚复用单元、输出管脚复用单元、DAC数据旁路单元，解决现有数模混合集成电路测试设计难度大，测试不够全面的问题，本发明能够以较低的设计复杂度和设计时间代价，提高数模混合集成电路的测试设计的灵活性，实现快递定位故障，保证芯片测试的有效性和完备性。
Description
技术领域
本发明涉及一种数模混合集成电路的测试模块，属于半导体数模混合集成电路可测性设计领域，主要用于管脚数目有限的半导体数模混合集成电路的测试设计。
背景技术
随着集成电路设计方法与工艺技术的不断进步，设计和制造过程中所产生的各种问题都导致芯片测试的难度和成本越来越高，可测性问题已经成为提高产品可靠性和成品率的一个不可忽视的因素。测试开销急剧增加，传统的测试方法显得难以胜任。
近年来，集成电路产业高速繁荣发展，对于***的功能密度要求越来越高，传统的通过提升制造工艺，优化设计方法来实现高集成度的方法已经无法满足***小型化、集成化、低功耗的迫切需求。因此，将包括数字、模拟、模数转换器和数模转换器等在内的多种分立单元集成在单芯片上的数模混合集成电路设计技术，成为***缩小体积、提升集成度、提高性能的关键所在。数模混合集成电路，其测试的充分性对于***的可靠应用无疑是关键中的关键。因此，数模混合集成电路的可测性设计研究在理论研究和工程实践方面都具有十分突出的价值。
数模混合集成电路既包含数字逻辑部分也包含有模拟逻辑部分，而且所含的数字信号和模拟信号以函数关系紧密关联。数字逻辑部分和模拟逻辑部分分别与DAC及ADC存在信号的交互，数模混合电路结构的特殊性给电路的测试带来了巨大的困难，这主要体现在以下3个方面：
(1)数模混合集成电路的可控性与可观测性程度不高。比如ADC的输出信号是数字逻辑的输入，并不能通过外部输出IO管脚对ADC的响应进行直接观测，所以难以对ADC逻辑及其前级模拟电路实现可观测性。DAC的输入信号来自于数字逻辑的输出，不能通过外部输入IO管脚施加激励，所以DAC逻辑及其后级模拟电路的可控性程度很低。总体来说，电路的数字/模拟器件的可访问性变得非常的低，加大了测试的难度，难以提升测试的覆盖率。
(2)不能定位故障位置。若混合信号模块作为一个整体进行测试，模拟部分和数字部分之间存在相互约束，当输出结果与预期不符，即表明电路内部存在故障时，不能定位是模拟电路的故障还是数字电路的故障。
(3)从整体上看，为了板级应用，简化封装要求，降低封装成本，数模混合电路一般只有有限的IO管脚数目，降低了电路的可控制性和可观测性，几乎不可能直接进行测试激励施加和响应分析。
发明内容
本发明的技术解决的问题是：克服现有技术的不足，提供一种数模混合集成电路的测试模块，提高了数模混合集成电路的可控性与可观测性程度，能够直接进行测试激励施加和响应分析，并定位故障，保证芯片测试的有效性和完备性。
本发明的技术解决方案是：一种数模混合集成电路的测试模块，包括：模式控制单元、输入管脚复用单元、输出管脚复用单元以及DAC数据旁路单元；
模式控制单元：根据外部输入的模式控制信号chip_mode1，chip_mode0，产生ADC测试模式信号adc_mode、扫描测试模式信号scan_mode、功能模式信号func_mode以及DAC测试模式信号dac_mode，并将扫描测试模式信号scan_mode、功能模式信号func_mode以及DAC测试模式信号dac_mode输出给输入管脚复用单元，将ADC测试模式信号adc_mode、扫描测试模式信号scan_mode以及功能模式信号func_mode输出给输出管脚复用单元，将功能模式信号func_mode以及DAC测试模式信号dac_mode输出给DAC数据旁路单元；
输入管脚复用单元：接收数模混合集成电路的输入信号DIN，根据来自于模式控制单元的扫描测试模式信号scan_mode、功能模式信号func_mode以及DAC测试模式信号dac_mode，确定输入管脚复用单元的功能输出信号func_do、扫描输出信号scan_do、DAC测试输出信号dac_do；
输出管脚复用单元：接收ADC的输出信号adc_di、数字功能逻辑的功能输出信号func_di以及数字功能逻辑的扫描输出信号scan_di，根据来自于模式控制单元的ADC测试模式信号adc_mode、功能模式信号func_mode以及扫描测试模式信号scan_mode，确定输出管脚复用单元的输出信号DOUT，并向外输出，所述输出信号DOUT用于判断第一模拟功能逻辑和ADC的功能设计、数字功能逻辑的功能设计、数字功能逻辑的扫描设计是否正确；
DAC数据旁路单元：接收数字功能逻辑的功能输出数据func_data、输入管脚复用单元的DAC测试输出信号dac_do，根据来自于模式控制单元的功能模式信号func_mode，以及DAC测试模式信号adc_mode，确定DAC数据旁路单元的输出数据dac_data，该数据通过DAC和第二模拟功能逻辑向外输出DAC测试结果，所述第二模拟功能逻辑向外输出DAC测试结果用于判断DAC和模拟功能逻辑的功能设计是否正确。
当模式控制信号chip_mode1＝0，chip_mode0＝0时，ADC测试模式信号adc_mode＝0、扫描测试模式信号scan_mode＝0、功能模式信号func_mode＝1、DAC测试模式信号dac_mode＝0，电路工作在功能模式；当模式控制信号chip_mode1＝0，chip_mode0＝1时，ADC测试模式信号adc_mode＝0、扫描测试模式信号scan_mode＝0、功能模式信号func_mode＝0、DAC测试模式信号dac_mode＝1，电路工作在DAC测试模式；当模式控制信号chip_mode1＝1，chip_mode0＝0时，ADC测试模式信号adc_mode＝1、扫描测试模式信号scan_mode＝0、功能模式信号func_mode＝0、DAC测试模式信号dac_mode＝0，电路工作在ADC测试模式；当模式控制信号chip_mode1＝1，chip_mode0＝1时，ADC测试模式信号adc_mode＝0、扫描测试模式信号scan_mode＝1、功能模式信号func_mode＝0、DAC测试模式信号dac_mode＝0，电路工作在扫描测试模式。
所述输入管脚复用单元确定输入管脚复用单元的功能输出信号func_do、扫描输出信号scan_do、DAC测试输出信号dac_do的原则为：当扫描测试模式信号scan_mode为1时，扫描输出信号scan_do等于输入信号DIN，其余两个为固定电平；当功能模式信号func_mode为1时，功能输出信号func_do等于输入信号DIN，其余两个为固定电平；当DAC测试模式信号dac_mode为1时，DAC测试输出信号dac_do等于输入信号DIN，其余两个为固定电平。
所述输出管脚复用单元确定输出管脚复用单元的输出信号DOUT的原则为：当ADC测试模式信号adc_mode为1时，输出信号DOUT等于ADC的输出信号adc_di，其余两个为固定电平；当功能模式信号func_mode为1时，输出信号DOUT等于数字功能逻辑的功能输出信号func_di，其余两个为固定电平；当扫描测试模式信号scan_mode为1时，输出信号DOUT等于数字功能逻辑的扫描输出信号scan_di，其余两个为固定电平。
所述DAC数据旁路单元确定DAC数据旁路单元的输出数据dac_data的原则为：当功能模式信号func_mode为1时，输出数据dac_data等于数字功能逻辑的功能输出数据func_data；当DAC测试模式信号dac_mode为1时，输出数据dac_data等于输入管脚复用单元的DAC测试输出信号dac_do。
本发明与现有技术相比有益效果为：
(1)本发明通过两个模式控制管脚chip_mode1、chip_mode0实现正常工作模式和测试模式的切换，在不同的测试模式下，模拟功能逻辑和数字功能逻辑相互独立，互不影响。
(2)本发明通过模式控制单元将电路区分为四种模式：func_mode、dac_mode、adc_mode、scan_mode，每次只有一个模式有效，可以快速定位故障是数字功能逻辑还是模拟功能逻辑。
(3)本发明在不增加芯片外部端口的情况下，能够在dac_mode模式下，通过输入管脚复用单元和DAC数据旁路单元，直接将端口输入到DAC模块进行测试，提高了可控性；在adc_mode模式下，通过输出管脚复用单元，直接ADC模块输出到电路输出端口，提高了可观测性；在scan_mode模式下，通过输入管脚复用单元，直接将端口输入到数字功能逻辑，提高了可控性，通过输出管脚复用单元，直接将数字功能逻辑输出到电路输出端口，提高了可观测性。大大减少了芯片测试所带来的对IO管脚数目的需求。
附图说明
图1为数模混合集成电路示意图；
图2为包含本发明测试模块的数模混合集成电路示意图；
图3为本发明模式控制单元的原理图；
图4为本发明输入管脚复用单元的原理图；
图5为本发明输出管脚复用单元的原理图；
图6为本发明DAC数据旁路单元的原理图。
具体实施方式
如图1所示为数模混合集成电路示意图。如图2所示为包含本发明测试模块的数模混合集成电路示意图。本发明的测试模块包括：模式控制单元、输入管脚复用单元、输出管脚复用单元以及DAC数据旁路单元。
模式控制单元：根据外部输入的模式控制信号chip_mode1，chip_mode0，产生ADC测试模式信号adc_mode、扫描测试模式信号scan_mode、功能模式信号func_mode以及DAC测试模式信号dac_mode，并将扫描测试模式信号scan_mode、功能模式信号func_mode以及DAC测试模式信号dac_mode输出给输入管脚复用单元，将ADC测试模式信号adc_mode、扫描测试模式信号scan_mode以及功能模式信号func_mode输出给输出管脚复用单元，将功能模式信号func_mode以及DAC测试模式信号dac_mode输出给DAC数据旁路单元。
如图3所示，模式控制单元由两个反相器IV1、IV2及四个与门AND1、AND2、AND3、AND4组成；反相器IV1和反相器IV2的输入端分别连接chip_mode0和chip_mode1；与门AND1的输入端分别连接反相器IV1和IV2的输出端，输出端连接func_mode；与门AND2的输入端分别连接反相器IV1的输出端和chip_mode1,输出端连接dac_mode；与门AND3的输入端分别连接反相器IV2的输出端和chip_mode0,输出端连接adc_mode；与门AND4的输入端分别连接chip_mode1和chip_mode0，输出端连接scan_mode。
当模式控制信号chip_mode1＝0，chip_mode0＝0时，ADC测试模式信号adc_mode＝0、扫描测试模式信号scan_mode＝0、功能模式信号func_mode＝1、DAC测试模式信号dac_mode＝0，电路工作在功能模式；当模式控制信号chip_mode1＝0，chip_mode0＝1时，ADC测试模式信号adc_mode＝0、扫描测试模式信号scan_mode＝0、功能模式信号func_mode＝0、DAC测试模式信号dac_mode＝1，电路工作在DAC测试模式；当模式控制信号chip_mode1＝1，chip_mode0＝0时，ADC测试模式信号adc_mode＝1、扫描测试模式信号scan_mode＝0、功能模式信号func_mode＝0、DAC测试模式信号dac_mode＝0，电路工作在ADC测试模式；当模式控制信号chip_mode1＝1，chip_mode0＝1时，ADC测试模式信号adc_mode＝0、扫描测试模式信号scan_mode＝1、功能模式信号func_mode＝0、DAC测试模式信号dac_mode＝0，电路工作在扫描测试模式。
模式控制单元的真值表如表1所示。
表1模式控制单元真值表
| chip_mode1 | chip_mode0 | func_mode | dac_mode | adc_mode | scan_mode |
| 0 | 0 | 1 | 0 | 0 | 0 |
| 0 | 1 | 0 | 1 | 0 | 0 |
| 1 | 0 | 0 | 0 | 1 | 0 |
| 1 | 1 | 0 | 0 | 0 | 1 |
输入管脚复用单元：接收数模混合集成电路的输入信号DIN，根据来自于模式控制单元的扫描测试模式信号scan_mode、功能模式信号func_mode以及DAC测试模式信号dac_mode，确定输入管脚复用单元的功能输出信号func_do、扫描输出信号scan_do、DAC测试输出信号dac_do。
如图4所示，输入管脚复用单元由九个多路器MUX11、MUX12、MUX13、MUX21、MUX22、MUX23、MUX31、MUX32、MUX33组成。多路器MUX11的0数据输入端和1数据输入端，接固定0或1，选择端接模式控制单元的输出dac_mode。MUX12的1数据输入端接固定0或1，0输入端连接MUX11的输出，选择端接模式控制单元的输出func_mode。多路器MUX13的0输入端连接MUX12的输出，1输入端连接DIN，选择端接模式控制单元的输出scan_mode。多路器MUX21的0数据输入端、1数据输入端，接固定0或1，选择端接模式控制单元的输出scan_mode。MUX22的1数据输入端接固定0或1，0输入端连接MUX21的输出，选择端接模式控制单元的输出func_mode。多路器MUX23的0输入端连接MUX22的输出，1输入端连接DIN，选择端接模式控制单元的输出dac_mode。多路器MUX31的0数据输入端、1数据输入端，接固定0或1，选择端接模式控制单元的输出dac_mode。MUX32的1数据输入端接固定0或1，0输入端连接MUX31的输出，选择端接模式控制单元的输出scan_mode。多路器MUX33的0输入端连接MUX32的输出，1输入端连接DIN，选择端接模式控制单元的输出func_mode。
输入管脚复用单元的功能输出信号func_do、扫描输出信号scan_do、DAC测试输出信号dac_do的确定原则为：当扫描测试模式信号scan_mode为1时，扫描输出信号scan_do等于输入信号DIN，其余两个为固定电平；当功能模式信号func_mode为1时，功能输出信号func_do等于输入信号DIN，其余两个为固定电平；当DAC测试模式信号dac_mode为1时，DAC测试输出信号dac_do等于输入信号DIN，其余两个为固定电平。
输入管脚复用单元的真值表如表2所示。
表2输入管脚复用单元真值表
输出管脚复用单元：接收ADC的输出信号adc_di、数字功能逻辑的功能输出信号func_di以及数字功能逻辑的扫描输出信号scan_di，根据来自于模式控制单元的ADC测试模式信号adc_mode、功能模式信号func_mode以及扫描测试模式信号scan_mode，确定输出管脚复用单元的输出信号DOUT，并向外输出，所述输出信号DOUT用于判断第一模拟功能逻辑和ADC的功能设计、数字功能逻辑的功能设计、数字功能逻辑的扫描设计是否正确。
如图5所示，输出管脚复用单元由三个多路器MUX1、MUX2、MUX3组成。多路器MUX1的0数据输入端接固定0或1，1数据输入端接adc_di，选择端接模式控制单元的输出adc_mode。多路器MUX2的0输入端连接MUX1的输出，1数据输入端接scan_di，选择端接模式控制单元的输出scan_mode。多路器MUX3的0输入端连接MUX2的输出，1输入端连接func_di，选择端接模式控制单元的输出func_mode。MUX3的数据输出端接输出管脚复用单元的输出端DOUT。
输出管脚复用单元确定输出管脚复用单元的输出信号DOUT的原则为：当ADC测试模式信号adc_mode为1时，输出信号DOUT等于ADC的输出信号adc_di，其余两个为固定电平；当功能模式信号func_mode为1时，输出信号DOUT等于数字功能逻辑的功能输出信号func_di，其余两个为固定电平；当扫描测试模式信号scan_mode为1时，输出信号DOUT等于数字功能逻辑的扫描输出信号scan_di，其余两个为固定电平。
输出管脚复用单元的真值表如表3所示。
表3输出管脚复用单元真值表
DAC数据旁路单元：接收数字功能逻辑的功能输出数据func_data、输入管脚复用单元的DAC测试输出信号dac_do，根据来自于模式控制单元的功能模式信号func_mode，以及DAC测试模式信号adc_mode，确定DAC数据旁路单元的输出数据dac_data，该数据通过DAC和第二模拟功能逻辑向外输出DAC测试结果，所述第二模拟功能逻辑向外输出DAC测试结果用于判断DAC和模拟功能逻辑的功能设计是否正确。
如图6所示，DAC数据旁路单元由二个多路器MUXM1、MUXM2组成。多路器MUXM1的0数据输入端接固定0/1，1数据输入端接TEST_DATA，选择端接模式控制单元的输出dac_mode。多路器MUXM2的0输入端连接MUXM1的输出，1数据输入端接FUNC_DATA，选择端接模式控制单元的输出func_mode。dac_data接MUXM2的数据输出端。
DAC数据旁路单元的输出数据dac_data的确定原则为：当功能模式信号func_mode为1时，输出数据dac_data等于数字功能逻辑的功能输出数据func_data；当DAC测试模式信号dac_mode为1时，输出数据dac_data等于输入管脚复用单元的DAC测试输出信号dac_do。
本发明测试模块的设计步骤如下：
(1)在数模混合集成电路的设计顶层增加两个新的芯片端口：chip_mode1，chip_mode0，作为模式控制单元的两个输入，将模式控制单元添加到设计的顶层；
(2)在设计顶层的输入PAD单元后添加输入管脚复用单元，确定scan_mode下所需的输入控制信号数目及内部DAC电路的位宽，二者的最大值即为所需的输入管脚复用单元数目；
(3)在设计顶层的输出PAD单元前添加输出管脚复用单元，确定scan_mode下所需的输出信号数目及内部ADC电路的位宽，二者的最大值即为所需的输出管脚复用单元数目；
(4)在DAC电路的前面添加DAC数据旁路单元；
(5)在设计顶层，通过手动改写代码的方式，按照如图2中所示的连接关系进行连接。
针对数模混合集成电路可测性设计难度大，测试不够全面的问题，本发明提出了数模混合集成电路测试模块，该测试模块能够以较低的设计复杂度和设计时间代价完成数模混合集成电路的测试设计，提高了数模混合集成电路的可控性与可观测性程度，能够直接进行测试激励施加和响应分析，并定位故障，保证芯片测试的有效性和完备性。
本发明未详细说明部分属本领域技术人员公知常识。
Claims (5)
1.一种数模混合集成电路的测试模块，其特征在于包括：模式控制单元、输入管脚复用单元、输出管脚复用单元以及DAC数据旁路单元；
模式控制单元：根据外部输入的模式控制信号chip_mode1，chip_mode0，产生ADC测试模式信号adc_mode、扫描测试模式信号scan_mode、功能模式信号func_mode以及DAC测试模式信号dac_mode，并将扫描测试模式信号scan_mode、功能模式信号func_mode以及DAC测试模式信号dac_mode输出给输入管脚复用单元，将ADC测试模式信号adc_mode、扫描测试模式信号scan_mode以及功能模式信号func_mode输出给输出管脚复用单元，将功能模式信号func_mode以及DAC测试模式信号dac_mode输出给DAC数据旁路单元；
输入管脚复用单元：接收数模混合集成电路的输入信号DIN，根据来自于模式控制单元的扫描测试模式信号scan_mode、功能模式信号func_mode以及DAC测试模式信号dac_mode，确定输入管脚复用单元的功能输出信号func_do、扫描输出信号scan_do、DAC测试输出信号dac_do；
输出管脚复用单元：接收ADC的输出信号adc_di、数字功能逻辑的功能输出信号func_di以及数字功能逻辑的扫描输出信号scan_di，根据来自于模式控制单元的ADC测试模式信号adc_mode、功能模式信号func_mode以及扫描测试模式信号scan_mode，确定输出管脚复用单元的输出信号DOUT，并向外输出，所述输出信号DOUT用于判断第一模拟功能逻辑和ADC的功能设计、数字功能逻辑的功能设计、数字功能逻辑的扫描设计是否正确；
DAC数据旁路单元：接收数字功能逻辑的功能输出数据func_data、输入管脚复用单元的DAC测试输出信号dac_do，根据来自于模式控制单元的功能模式信号func_mode，以及DAC测试模式信号adc_mode，确定DAC数据旁路单元的输出数据dac_data，该数据通过DAC和第二模拟功能逻辑向外输出DAC测试结果，所述第二模拟功能逻辑向外输出DAC测试结果用于判断DAC和模拟功能逻辑的功能设计是否正确。
2.根据权利要求1所述的一种数模混合集成电路的测试模块，其特征在于：当模式控制信号chip_mode1＝0，chip_mode0＝0时，ADC测试模式信号adc_mode＝0、扫描测试模式信号scan_mode＝0、功能模式信号func_mode＝1以及DAC测试模式信号dac_mode＝0，电路工作在功能模式；当模式控制信号chip_mode1＝0，chip_mode0＝1时，ADC测试模式信号adc_mode＝0、扫描测试模式信号scan_mode＝0、功能模式信号func_mode＝0以及DAC测试模式信号dac_mode＝1，电路工作在DAC测试模式；当模式控制信号chip_mode1＝1，chip_mode0＝0时，ADC测试模式信号adc_mode＝1、扫描测试模式信号scan_mode＝0、功能模式信号func_mode＝0以及DAC测试模式信号dac_mode＝0，电路工作在ADC测试模式；当模式控制信号chip_mode1＝1，chip_mode0＝1时，ADC测试模式信号adc_mode＝0、扫描测试模式信号scan_mode＝1、功能模式信号func_mode＝0以及DAC测试模式信号dac_mode＝0，电路工作在扫描测试模式。
3.根据权利要求1所述的一种数模混合集成电路的测试模块，其特征在于：所述输入管脚复用单元确定输入管脚复用单元的功能输出信号func_do、扫描输出信号scan_do、DAC测试输出信号dac_do的原则为：当扫描测试模式信号scan_mode为1时，扫描输出信号scan_do等于输入信号DIN，其余两个为固定电平；当功能模式信号func_mode为1时，功能输出信号func_do等于输入信号DIN，其余两个为固定电平；当DAC测试模式信号dac_mode为1时，DAC测试输出信号dac_do等于输入信号DIN，其余两个为固定电平。
4.根据权利要求1所述的一种数模混合集成电路的测试模块，其特征在于：所述输出管脚复用单元确定输出管脚复用单元的输出信号DOUT的原则为：当ADC测试模式信号adc_mode为1时，输出信号DOUT等于ADC的输出信号adc_di，其余两个为固定电平；当功能模式信号func_mode为1时，输出信号DOUT等于数字功能逻辑的功能输出信号func_di，其余两个为固定电平；当扫描测试模式信号scan_mode为1时，输出信号DOUT等于数字功能逻辑的扫描输出信号scan_di，其余两个为固定电平。
5.根据权利要求1所述的一种数模混合集成电路的测试模块，其特征在于：所述DAC数据旁路单元确定DAC数据旁路单元的输出数据dac_data的原则为：当功能模式信号func_mode为1时，输出数据dac_data等于数字功能逻辑的功能输出数据func_data；当DAC测试模式信号dac_mode为1时，输出数据dac_data等于输入管脚复用单元的DAC测试输出信号dac_do。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611214526.5A CN106802388B (zh) | 2016-12-23 | 2016-12-23 | 一种数模混合集成电路的测试模块 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611214526.5A CN106802388B (zh) | 2016-12-23 | 2016-12-23 | 一种数模混合集成电路的测试模块 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106802388A CN106802388A (zh) | 2017-06-06 |
| CN106802388B true CN106802388B (zh) | 2019-06-04 |
Family
ID=58985069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611214526.5A Active CN106802388B (zh) | 2016-12-23 | 2016-12-23 | 一种数模混合集成电路的测试模块 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106802388B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111381148B (zh) * | 2018-12-29 | 2023-02-21 | 华润微集成电路(无锡)有限公司 | 实现芯片测试的***及方法 |
| CN111030691B (zh) * | 2019-12-30 | 2023-04-18 | 思瑞浦微电子科技（苏州）股份有限公司 | 基于模数转换器的可靠性验证方法及*** |
| CN115078968B (zh) * | 2022-06-15 | 2024-06-25 | 上海类比半导体技术有限公司 | 芯片测试电路、自测试芯片及芯片测试*** |
| CN117111045B (zh) * | 2023-10-25 | 2023-12-29 | 成都量芯集成科技有限公司 | 一种相位式激光测量用信号发生器 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5887001A (en) * | 1995-12-13 | 1999-03-23 | Bull Hn Information Systems Inc. | Boundary scan architecture analog extension with direct connections |
| JP2002243808A (ja) * | 2001-02-09 | 2002-08-28 | Advantest Corp | アナログ・デジタル混成ｉｃ用テストシステム |
| CN1385710A (zh) * | 2001-05-11 | 2002-12-18 | 株式会社鼎新 | 用于混合信号测试的事件测试器结构 |
| US7672805B2 (en) * | 2003-11-26 | 2010-03-02 | Advantest Corporation | Synchronization of modules for analog and mixed signal testing in an open architecture test system |
| JP2007178387A (ja) * | 2005-12-28 | 2007-07-12 | Toshiba Corp | 半導体集積回路装置 |
| JP2008153600A (ja) * | 2006-12-20 | 2008-07-03 | Renesas Technology Corp | 半導体集積回路装置 |
| CN201331568Y (zh) * | 2009-01-14 | 2009-10-21 | 西安明泰半导体测试有限公司 | 一种用于数模混合信号集成电路的测试装置 |
| CN101592707B (zh) * | 2009-07-08 | 2011-11-23 | 天津渤海易安泰电子半导体测试有限公司 | 模拟数字混合信号芯片测试卡 |
| CN101592706B (zh) * | 2009-07-08 | 2011-05-18 | 天津渤海易安泰电子半导体测试有限公司 | 数字模拟混合信号芯片测试卡 |
| CN201434901Y (zh) * | 2009-07-08 | 2010-03-31 | 天津渤海易安泰电子半导体测试有限公司 | 用于芯片测试机上的数字模拟混合信号芯片测试卡 |
| CN102401878A (zh) * | 2010-09-08 | 2012-04-04 | 凌阳科技股份有限公司 | 混合模式集成电路的测试***及方法 |
-
2016
- 2016-12-23 CN CN201611214526.5A patent/CN106802388B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN106802388A (zh) | 2017-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106802388B (zh) | 一种数模混合集成电路的测试模块 | |
| CN103576076A (zh) | 用于执行扫描测试的***和方法 | |
| CN101153892B (zh) | 现场可编程门阵列输入输出模块验证方法 | |
| CN101515019B (zh) | 基于可编程器件的动态边界扫描链路测试方法 | |
| CN102401876B (zh) | 一种光电集成电路芯片的测试***和测试方法 | |
| CN102841305A (zh) | 一种对fpga实时调试的***和方法 | |
| CN108508352A (zh) | 一种测试码生成电路 | |
| EP1706752A1 (en) | Jtag test architecture for multi-chip pack | |
| US8020058B2 (en) | Multi-chip digital system having a plurality of controllers with self-identifying signal | |
| CN110058146A (zh) | 一种换模通用老炼试验装置及其操作方法 | |
| US7308631B2 (en) | Wrapper serial scan chain functional segmentation | |
| CN101140314A (zh) | 现场可编程门阵列布线信道验证方法及*** | |
| CN106776195B (zh) | 一种soc芯片调试方法和设备 | |
| KR100907254B1 (ko) | Ｉｅｅｅ 1500 래퍼를 갖는 시스템 온 칩 및 그것의 내부지연 테스트 방법 | |
| CN101159499B (zh) | 一种硬件模块的测试方法 | |
| US7421610B2 (en) | Clock generation circuit | |
| CN100588981C (zh) | 现场可编程门阵列多路选择器验证方法 | |
| CN107300666A (zh) | 一种soc片上嵌入式ip硬核的测试访问隔离结构 | |
| CN103163451A (zh) | 面向超级计算***的自选通边界扫描调测试方法及装置 | |
| CN115453324A (zh) | 一种基于ate的sip芯片内部互连测试方法 | |
| CN109490749A (zh) | 一种eMMC FLASH类芯片测试*** | |
| US20230184831A1 (en) | Server jtag component adaptive interconnection system and method | |
| CN202929169U (zh) | 混合信号电路边界扫描测试*** | |
| CN102262205B (zh) | 一种测试向量源文件的测试点的屏蔽方法和屏蔽装置 | |
| CN101710271B (zh) | 一种混合数制加法器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |