CN105118916B - 电阻式存储器架构和装置 - Google Patents

电阻式存储器架构和装置 Download PDF

Info

Publication number
CN105118916B
CN105118916B CN201510260810.5A CN201510260810A CN105118916B CN 105118916 B CN105118916 B CN 105118916B CN 201510260810 A CN201510260810 A CN 201510260810A CN 105118916 B CN105118916 B CN 105118916B
Authority
CN
China
Prior art keywords
wordline
material layer
hole
layer
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510260810.5A
Other languages
English (en)
Other versions
CN105118916A (zh
Inventor
赵贤星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinyuan semiconductor (Shanghai) Co.,Ltd.
Original Assignee
Crossbar Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Crossbar Inc filed Critical Crossbar Inc
Publication of CN105118916A publication Critical patent/CN105118916A/zh
Application granted granted Critical
Publication of CN105118916B publication Critical patent/CN105118916B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y10T29/49071—Electromagnet, transformer or inductor by winding or coiling

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供一种高密度两端存储器架构，其具有两端存储器的性能益处和较低的制造成本。例如，该两端存储器架构在各个实施例中可以被构造在衬底上，并且包括在存储器架构的导电层凹陷结构内形成的两端存储器单元。在一个实施例中，可以与垂直通孔蚀刻相结合地建立作为水平蚀刻的导电层凹陷。在另一个实施例中，可以针对两端存储器架构的各个导电层来图案化导电层凹陷。

Description

电阻式存储器架构和装置
对于相关申请的交叉引用
本专利申请要求题目为“电阻式RAM和装置(RESISTIVE RAM AND DEVICES)”的在2014年5月20提交的美国临时专利申请序列号No.62/000,952的权益，并且与题目为“用于两端存储器的选择器装置(SELECTOR DEVICE FOR TWO-TERMINAL MEMORY)”的在2014年12月31日提交的共同待决的美国非临时专利申请序列号No.14/588,185相关，该美国非临时专利申请序列号No.14/588,185要求题目为“用于两端装置的选择器装置(SELECTORDEVICE FOR TWO TERMINAL DEVICE)”的在2014年3月11日提交的美国临时专利申请序列号No.61/951,454的权益，并且要求题目为“快速应用(FAST APPLICATIONS)”的在2014年7月7日提交的美国临时专利申请序列号No.62/021,660的权益，该两案均出于所有目的以其各自全部内容以引用的方式并入本文中。
技术领域
本公开总体上涉及固态存储器；例如，各个公开的实施例提供了一种架构，该架构便利了在绝缘半导体衬底上的二维和三维存储器阵列的制造。
背景技术
在集成电路技术领域内的最近的创新是电阻式存储器。虽然电阻式存储器技术的大部分仍处于开发阶段中，但是用于电阻式存储器的各种技术思想已经被本发明的受让方证明，并且在用于证明或反驳相关联的理论的验证的一个或多个阶段中。即使如此，电阻式存储器技术有希望相对于在半导体电子工业中的竞争技术保持相当大的优点。
电阻式随机存取存储器(RRAM)是电阻式存储器的一个示例，并且虽然随机存取存储器历史上有着易失性的含义，但是受让方已经提出了RRAM的非易失性模型。而且，本公开的发明人相信，RRAM具有成为高密度非易失性信息存储技术的潜力。通常，RRAM通过可控地在不同的电阻状态之间转换来存储信息。单个电阻式存储器可以存储单个比特的信息或多个比特，并且可以被配置为一次可编程单元或可编程和可擦除装置，如由受让方证明的各种存储器模型所提供的那样。
本发明人已经提出了各种理论来解释电阻式转换的现象。在一种这样的理论中，电阻式转换是在原本电绝缘的介质内形成导电结构的结果。该导电结构可以由离子、可以在适当的情况(例如，适当的电场)下被离子化的原子或其他电荷承载机构来形成。在其他这样的理论中，可以响应于被施加到电阻式存储器单元的适当电势而出现原子的场辅助扩散。在由本发明人提出的其他理论中，可以响应于在二元氧化物(例如，NiO、TiO2等)焦耳加热和电化学过程而出现导电细丝，或者通过用于包括氧化物、硫族化合物和聚合物等的离子导体的氧化还原过程而出现导电细丝。
鉴于上面的情况，本发明人努力在存储器技术和电阻式存储器中作出进一步的改进。
发明内容
下面提供说明书的简化汇总，以便基本明白该说明书的一些方面。该汇总不是说明书的广泛综述。其意欲既不识别说明书的重要或关键元素，也不界定说明书的任何特定实施例的方面或权利要求的任何范围。其目的是作为对于在本公开中提供的更详细说明的前奏，以简化形式提供本说明书的一些思想。
本公开的实施例提供了一种高密度两端存储架构，其具有两端存储器的性能益处和较低的制造成本。该两端存储器架构在各个实施例中可以被构造在衬底上，并且包括在存储器架构的导电层凹陷结构内形成的两端存储器单元。在一个实施例中，可以与垂直通孔蚀刻相结合地建立作为水平蚀刻的导电层凹陷。在另一个实施例中，可以针对该两端存储器架构的各个导电层来图案化导电层凹陷。
在其他实施例中，两端存储器单元可以包括沿着相对于衬底的法线方向倾斜角度而布置或堆叠的层。该倾斜角度布置在各个实施例中可以有利于用于提供增大的存储器密度的三维架构。在另外的实施例中，该倾斜角度布置可以有利于技术节点的可扩展性，其中，膜的厚度可以至少部分地控制两端存储器单元的关键尺寸。
在各个实施例中，可以与集成芯片相结合地制造两端存储器架构。在一些实施例中，可以按照单片过程将两端存储器架构制造在集成芯片上。而且，该过程可以包括在集成芯片之上或之内的存储器架构的子集和CMOS器件的子集之间的电子互连。根据其他实施例，公开了包括两端存储器架构和CMOS器件的一个或多个电子装置。
在其他实施例中，本公开提供了一种用于形成包括三维存储器装置的装置的方法。所述方法可以包括：在绝缘半导体衬底上布置第一字线材料层；在所述第一字线材料层上布置第一绝缘材料层；在所述第一绝缘材料层上布置第二字线材料层；并且，在所述第二字线材料层上布置第二绝缘材料层。而且，所述方法可以包括：形成通孔，所述通孔穿过第一字线材料层、第一绝缘材料层、第二字线材料层和第二绝缘材料层，其中，在所述通孔内过蚀刻所述第一字线材料层和所述第二字线材料层，以在所述第一字线材料层中形成第一凹陷，并且在所述第二字线材料层中形成第二凹陷。而且，所述方法可以包括：在所述通孔的所述第一凹陷和所述第二凹陷内沉积选择材料，其中，所述选择材料与所述第一字线材料层和所述第二字线材料层电接触，并且，在所述通孔的所述第一凹陷和所述第二凹陷内形成接触材料，其中，所述接触材料与所述选择材料电接触。而且，所述方法可以包括：在所述通孔内沉积转换材料层，所述转换材料层与在所述通孔的所述第一凹陷和所述第二凹陷内的所述选择材料电接触，并且与所述通孔的所述第一凹陷和所述第二凹陷内的所述接触材料电接触；并且，在所述通孔内沉积位线材料层，所述位线材料层与所述转换材料电接触。
在另外的实施例中，提供了一种包括三维存储器装置的装置。所述装置包括在绝缘半导体衬底上布置的第一字线材料层、在所述第一字线材料层上布置的第一绝缘材料层、在所述第一绝缘材料层上布置的第二字线材料层和在所述第二字线材料层上布置的第二绝缘材料层。除了上面的内容之外，所述装置可以包括通孔，所述通孔穿过所述第一字线材料层、所述第一绝缘材料层、所述第二字线材料层和所述第二绝缘材料层而形成，其中，在所述通孔内过蚀刻所述第一字线材料层和所述第二字线材料层，以在所述第一字线材料层中形成第一凹陷，并且在所述第二字线材料层中形成第二凹陷。而且，所述装置可以包括：在所述通孔的所述第一凹陷和所述第二凹陷内布置的选择材料，其中，所述选择材料与所述第一字线材料层和所述第二字线材料层电接触；以及，在所述通孔的所述第一凹陷和所述第二凹陷内布置的接触材料，其中，所述接触材料与所述选择材料电接触。而且，所述装置可以包括：在所述通孔内布置的转换材料层，所述转换材料层与在所述通孔的所述第一凹陷和所述第二凹陷内的所述选择材料电接触，并且与所述通孔的所述第一凹陷和所述第二凹陷内的所述接触材料电接触；以及，在所述通孔内布置的位线材料层，所述位线材料层与所述转换材料电接触。
下面的说明和附图阐述了本说明书的某些说明性方面。然而，这些方面仅指示可以使用本说明书的原理的各种方式的几种。通过下面结合附图考虑的说明书的的详细说明，本说明书的其他优点和新颖特征将变得显然。
附图说明
参考附图来描述本公开的各个方面或特征，其中，相似的附图标号贯穿各处用于指示相似的元件。在本说明书中，给出了多个具体细节，以便彻底明白本公开。然而，应当明白，可以在没有这些具体细节的情况下或使用其他方法、组件、材料等来实施本公开的某些方面。在其他情况下，以框图形式示出了公知结构和装置，以便利描述本公开；
图1描述了根据一个或多个公开的实施例的样品存储器架构的框图；
图2图示在其他实施例中的适合于以阵列制造的示例两端存储器单元的图；
图3描述了图2的示例两端存储器单元的截面视图的图；
图4图示了在其他实施例中的、部分以通孔蚀刻来制造的两端存储器单元的示例阵列的框图；
图5描述了在其他实施例中的、用于提供各个字线的电控制的存储器装置的样品侧视图的框图；
图6A至图6F描述了在另外的实施例中的、包括用于制造存储器装置的凹陷蚀刻的样品过程的框图；
图7描述了根据公开的过程的替代存储器装置的框图；
图8和图9图示了在一个或多个实施例中的、包括用于制造存储器装置的凹陷蚀刻的替代过程的框图；
图10和图11描述了根据一个或多个其他实施例的、用于提供存储器阵列的样品方法的流程图；
图12至图14图示了根据其他实施例的、用于提供存储器阵列的替代或补充方法的流程图；
图15描述了根据各个公开的实施例的用于存储器装置的样品控制***的框图；并且
图16描述了可以与各个实施例相结合地实现的示例计算环境的框图。
具体实施方式
本公开涉及用于数字信息存储的双端存储器单元。在一些实施例中，该双端存储器单元可以包括电阻式技术，诸如电阻式转换双端存储器单元。本文中使用的电阻式转换双端存储器单元(也被称为电阻式转换存储器单元或电阻式转换存储器)包括具有导电触点的电路组件，在该两个导电触点之间具有活性区域。在电阻式切换存储器的环境中，该双端存储器装置的作用区域显示出多个稳定或半稳定电阻状态，每一个电阻状态具有不同的电阻。而且，可以响应于在该两个导电触点处施加的适当的电信号来形成或激活该多个状态中的各个状态。该适当的电信号可以是电压值、电流值或电压或电流极性等或其适当的组合。电阻式切换双端存储器装置的示例——虽然不是穷尽性的——可以包括电阻式随机存取存储器(RRAM)。
本公开的实施例可以提供基于导电丝的存储器单元。基于导电丝的存储器单元的一个示例可以包括：导电材料(例如，包括掺杂的p型或n型硅(Si)承载层的接触层，诸如p型或n型多晶硅；以及，掺杂的多晶化合物，诸如p型或n型多晶SiGe；等等)；电阻转换层(RSL)，例如，包括多个缺陷位置的电阻材料；以及，能够被离子化的活性金属(例如，以促进在RSL之内或边界处的包括金属离子的微粒的产生)。在适当的偏置条件下，该微粒可以占用在RSL内的缺陷位置，以提供RSL的导电区域(例如，导电丝)。在去除了偏置条件(例如，在易失性装置中)或响应于第二偏置条件(例如，在非易失性装置中)，RSL的导电区域可以变得不导电。这可以例如响应于以下条件而发生：微粒变为中性(非离子化)(例如，在去除了偏置条件后)，该微粒至少部分地空出缺陷位置，或另一种适当的机制而出现(例如，响应于第二偏置条件)。
RSL(其也可以在本领域中被称为电阻式转换介质(RSM))可以包括例如未掺杂的无定形硅层、具有本征特性的半导体层、Si低价氧化物(例如，SiOx，其中x具有介于0.1和2的值)、非化学计量的氧化物和金属氧化物(例如，氧化锌)等。适合于RSL的材料的其他示例可以包括SiXGeYOZ(其中X、Y、Z是各自的适当的正数)、硅氧化物(例如，SiON，其中，N是适当的正数)、非晶硅(a-Si)、非晶SiGe(a-SiGe)，TaOB(其中，B为适当的正数)、HfOC(其中，C为适当的正数)、TiOD(其中，D是适当的正数)和AlOE(其中，E为适当的正数)等或以上物质的适当组合。
用于基于导电丝的存储器单元的活性金属层可以包括：银(Ag)、金(Au)、钛(Ti)、氮化钛(TIN)或钛的其它合适的化合物、镍(Ni)、铜(Cu)、铝(Al)、铬(Cr)、钽(Ta)、氮化钽(TaN)、铁(Fe)、锰(Mn)、钨(W)、钒(V)、铪(Hf)、钴(Co)、铂(Pt)、钯(Pd)和前述物质的适当的合金。在本公开的一些方面中，其他适当的导电材料以及上述或类似材料的复合物或组合可以用于活性金属层。在一些实施例中，可以在RSL和活性金属层之间布置由Ti、TiOx、TiN等构成的阻隔材料的较薄的层(例如，20纳米或20纳米以下、10纳米或10纳米以下等)。可以在转让给本专利申请的受让方的以下美国专利申请中找到与上述示例类似的本公开的另外的实施例：在2007年10月19日提交的申请序列号11/875,541和在2009年10月8日提交的申请序列号12/575,921和本文引用的其他文献，这些文献均出于所有目的以各自的全部内容以引用的方式并入本文中。
为了将基于导电丝的电阻式转换存储器单元编程，可以在该存储器单元上施加适当的编程电压，使得导电路径或导电丝在诸如RSL的存储器单元的较高电阻部分内形成。导电丝形成可以包括在贯穿RSL的一部分的一组离子化微粒在宽度或长度上的动态改变，使得RSL从较高的电阻状态转换到较低的电阻状态。在一些电阻式转换装置中，可以实现擦除处理以将导电丝至少部分地变形，使得存储器单元从低电阻状态返回到高电阻状态。在存储器的环境中，该状态的改变可以与二进制比特的各自状态相关联。对于多个存储器单元的阵列，可以将存储器单元的字、字节、页、块等编程或擦除以表示二进制信息的0或1，并且通过将那些状态随时间保留，实际上存储该二进制信息。在各个实施例中，可以在这样的存储器单元中存储多级信息(例如，多个比特)。
本申请的发明人除了电阻式存储器之外也熟悉另外的非易失性双端存储器结构。例如，铁电随机存取存储器(RAM)是一个示例。一些其他示例包括磁阻RAM、有机RAM、相变RAM和导电桥接RAM等。虽然对于许多公开的实施例引用了电阻式转换存储器技术，但是当适合于本领域内的普通技术人员时，可以对于所公开的实施例的一些利用其他双端存储器技术。
本公开的各个实施例提供了可以在绝缘半导体衬底上制造的高密度固态存储器架构。在各个实施例中，所公开的存储器架构可以作为利用诸如28纳米(nm)或更小的技术节点的高级技术节点的低成本的单片过程来制造，并且可以包括至少一个凹陷蚀刻。在一个或多个实施例中，可以经由通孔蚀刻和凹陷蚀刻来提供该凹陷蚀刻，该通孔蚀刻和凹陷蚀刻可以被组合为单个蚀刻或实现为多个蚀刻。在另一个实施例中，凹陷蚀刻可以是图案化的导体处理，其在固态处理的导电层中形成断裂或不连续部分。
在至少一些公开的实施例中，本公开提供了被配置为减小泄漏电流的存储器单元。在至少一个公开的实施例中，可以在1晶体管-n存储器单元架构中利用该存储器单元，其中，n可以是大于1的整数(例如，128、256、512和1024等)。本公开的发明人相信，在存储器阵列中的每一个晶体管的增大数量的n个双端存储器单元可以获得大幅度改善的在1晶体管-1存储器单元架构上的存储器密度，特别是在公开的三维架构中。本发明人相信，在一些架构中，增大的n可以导致在大的导电线上的泄漏电流(例如，参见下文的图8)、减小的感测容限和增大的功耗等。作为一个示例，对于被编程到低电阻状态的相邻的存储器单元，这种现象很明显。公开了一种存储器单元，其具有选择器装置，该选择器装置可以作为单片处理的一部分被制造得与存储器单元串联并且具有1个晶体管-n个存储器单元架构，在各个公开的实施例中，该架构可以将泄漏电流减小1000的倍数、10,000的倍数、100,000的倍数、1,000,000的倍数或10,000,000的倍数。
在另一个实施例中，所公开的存储器架构可以并入高性能双端固态存储器(诸如电阻式转换存储器单元)以获得很高的性能；以及并入与在绝缘半导体衬底上的其他电子电路集成或部分集成(例如，电子地或可通信地连接到该电子电路)的高密度存储器。这样的其他电路可以包括例如一个或多个处理器、逻辑阵列、缓冲器、控制器、位线控制器和字线控制器等。替代地或补充地，可以在具有另外的组件的柔性或硬性电路板上布置各种公开的存储器架构，该另外的组件可以响应于用于执行功能的指令而与公开的存储器架构电子地或数字地交互。另外的组件的示例可以包括例如通信接口、无线接口、显示驱动器、功率控制驱动器、用户接口控制器、加速度计、陀螺仪、磁性传感器、压力传感器、线圈、电感器、电容器、合适的微机电***(MEMS)装置、存储器控制器、媒体的输入或输出控制器或类似物或上述组件的合适的组合。在其他实施例中，本公开提供了一种布置在电路板上的多维的衬底上存储器，并且其被封装在外壳中，该外壳具有一个或多个输出接口(例如，显示器、打印机、音频输出、扬声器等)、一个或多个输入接口(例如，键盘、小键盘、鼠标、触摸板、麦克风、照相机、摄像机、跟踪球、数字笔等等)、一个或多个输入/输出接口(例如，物理通信接口或生物计量传感器接口等)和一个或多个电源(例如，电池、电容器)等。在至少一个实施例中，衬底上存储器、电路板、外壳、一个或多个接口、一个或多个电源等可以连接到外部装置(有线地或无线地、通过直接连接或通过一个或多个网络等)，诸如智能手机、平板计算装置、可穿戴电子设备、存储棒、外部存储器)等。
图1图示了根据本公开的实施例的示例存储器架构100的框图。存储器架构100可以是二维架构(例如，在z轴上具有单层)或者可以是如图1中描述的三维架构。应当明白，存储器架构100可以沿着y轴(在页面上的左右水平方向)、沿着x轴(进出页面方向)进一步扩展，或者可以在z轴上具有更多或更少的层。
存储器架构100可以形成在诸如互补金属氧化物半导体(CMOS)衬底102的控制逻辑衬底上。在各个公开的实施例中，CMOS衬底102可以至少部分地使用前道加工工艺来制造，并且可以包括一个或多个有源或无源装置，诸如晶体管、电阻器、电容器或电感器等。在另外的实施例中，可以至少部分地使用后道加工工艺来制造存储器架构100的其他组件(例如，氧化物104、存储器单元110、字线114、位线112和导体106等)。然而，应当明白，本公开不限于此；在本公开的范围内，可以考虑用于在半导体之中或之上制备或制造的其他机构。
在CMOS衬底102上可以有晶体管，诸如氧化物104。在一些实施例中，氧化物104可以是氧化硅，虽然可以补充地或替代地利用其他适当的电绝缘体，包括其他氧化物。可以在氧化物104内例如通过从通孔105将氧化物材料蚀刻、去除、图案化等来形成通孔105。可以与通孔105相邻地、沿着图1的x轴(进出页面方向)延伸地形成一组字线114。可以在字线114的相应字线和通孔105的相应通孔之间的凹陷蚀刻(例如，从通孔105水平地延伸到氧化物104内)内形成存储器单元110的一个或多个层。例如，可以在与通孔105相邻的凹陷蚀刻的子集内形成选择层116，选择层116与字线114的相应字线电接触。在一个或多个实施例中，可以与相应的选择层116电接触地形成导体(例如，中间电极)，例如，填充相应的凹陷蚀刻的剩余空间。而且，可以将转换材料108形成为在氧化物104上方并且沿着通孔105边缘的层。转换材料108可以被选择得具有非易失性转换特性，能够保持有表示相应的逻辑状态的、两个或两个以上的不同的和可测量的特性。示例包括各种不同的和可测量的电特性，诸如电阻特性、载流特性、电压特性和磁特性等。
可以与转换材料108相邻地使用导体材料106填充通孔105(参见下面的图3，关于用于通孔105、转换材料108、位线112和字线114以及用于存储器单元110的其他组件的适当的材料的举例说明)。在各个实施例中，导体106可以包括存储器架构100的位线112，位线112在一些实施例中在氧化物104上方水平地延伸，并且向下垂直地延伸到通孔105中和存储器单元110的子集之间。
通过在位线112与字线114的一个字线之间施加电势，可以在存储器单元110的一个选择的存储器单元上施加电场，使得每个存储器单元都可以被分别地寻址。在一些实施例中，可以在多条选择的字线114和位线112上施加适当的电势，方便同时选择多个存储器单元110。因此，存储器架构100可以便利存储器单元110的独立寻址以及组寻址。这继而在控制多少和哪些存储器单元110被特定存储器操作(例如，读取、写入、擦除等)影响方面提供了高灵活性。该灵活性可以在利用双端存储器技术的高性能能力的同时改善功耗(例如，通过将非目标的单元从操作中排除)。另外，存储器架构100可以通过与可扩展的技术节点(例如，低达5纳米[nm]最小特征尺寸或甚至更小)相结合的二维或三维布置(例如，具有沿着x、y和z轴的每一个的多个存储器单元)来提供很高密度的存储器阵列。而且，可以以低成本，利用在各个公开实施例中的后道加工工艺，在大多数CMS器件的热预算内的温度处(例如，小于摄氏400度)并且在至少一些公开的实施例中使用较少的掩模(例如，每层1至4个掩模)来制造存储器架构100。因此，存储器架构100可以在固态存储器领域中提供显著的优点。
在至少一个替代实施例中，转换材料108可以与选择层116交换位置。在这样的实施例中，可以在凹陷蚀刻内设置转换材料108，转换材料108可以与字线114中的相应字线电接触。而且，可以在氧化物104和由通孔105建立的在氧化物104中的孔的暴露的表面上沉积选择层116。在这个实施例中，存储器单元110可以以与如上(或本文中的其他位置)所述的类似的方式来运行。
图2图示了根据另外的公开实施例的存储器单元的正交视图的框图。在一些实施例中，该正交视图可以包括上面的存储器架构100的存储器单元100之一的z-y视图200A和y-x视图200B，但是本公开不限于此。在另外的实施例中，存储器单元100可以具有与图2描述者不同的形状。例如，存储器单元100的x-y平面截面可以在一些实施例中在形状上是矩形的，如例如在x-y视图200A中所看到的那样，而在其他实施例中，存储器单元100的x-y平面截面可以是大体矩形、平行四边形或大体平行四边形、梯形或梯形的近似或其他合适的横截面形状或前述形状的合适组合。在其他实施例中，存储器单元100的截面可以没有规则的几何形状，或者可以具有不规则的几何形状(例如，其中，存储器单元100的组件具有与其他层不同的截面尺寸，其中，一个或多个层具有不均匀的侧或边，或具有圆形或曲线的拐角，等等)。同样，从y-x视图200B的y-x平面看，存储器单元100的截面可以在一些实施例中为圆形或大体圆形的、在其他实施例中为多边形或大体多边形的，在另外的实施例中为卵形的或大体卵形的，或者在另外的实施例中其他适当的几何形状或其近似，或者在其他实施例中可以具有不规则的几何形状或没有限定或均匀的几何形状。因此，在贯穿附图描述的截面图中公开和在本说明书中描述的几何形状不应当被看作限制性的；而是，在本公开的范围内考虑本领域内的技术人员已知或通过本文提供的环境而使得已知的其他适当的布置、取向或几何形状。
参见y-x视图200B，所描述的存储器单元可以包括存储器装置202和选择器装置204。存储器装置202和选择器装置204可以至少部分地被氧化物216围绕。
存储器装置202可以包括第一电极电极1206、转换层208和导体210。在各个实施例中，存储器装置202可以是非易失性存储器装置，其可以响应于所施加的信号(例如，编程信号)而从第一状态转换到第二状态，并且在所施加的信号去除之后仍保持第二状态。在电阻式转换存储器(例如，基于导电丝的装置)的环境中，电极1206可以提供微粒，该微粒响应于所施加的信号而在转换层208中迁移或形成(例如，经由穿隧等)，并且通过至少转换层208的子集来形成导电路径或导电丝。该导电路径/导电丝可以由此减少转换层208和存储器装置202的电阻(例如，在电极1206和导体210之间)。在一些实施例中，该微粒可以部分地在转换层208内迁移/形成，或者在转换层208内的微粒可以响应于所施加的信号被离子化以形成导电路径/导电丝。而且，响应于第二信号，导电路径/导电丝可以至少部分地变形或变得非离子化，将存储器装置202改变为高电阻状态。
选择器装置204可以包括导体210、选择层212和第二电极电极2214。选择器装置204在各个实施例中可以是易失性转换装置。根据这些实施例，选择层212可以具有本征特性，其可以响应于所施加的刺激而被改变为与本征特性在测量上不同的第二特性。该特性和所施加的刺激的物理性质可以基于用于选择器装置204的技术而改变(例如，用于导体210、选择器212或电极2214的材料)。在至少一个实施例中，选择器装置204可以是易失性电阻式转换装置。在该实施例中，选择层212可以具有本征电阻，其可以响应于适当的施加刺激(例如，达到或超过阈值电压的电压、达到或超过阈值安培的电流、达到或超过阈值热量或能量的焦耳加热，或达到或超过阈值场幅度的场等或上述部分的适当组合)而改变为第二电阻。
作为说明性示例，响应于达到或超过与选择器装置204相关联的阈值电压的电压，来自电极2214的微粒(响应于向电极2214施加的偏压)可以在选择层212内迁移或在选择层212内离子化，在选择层212内形成导电路径/导电丝，并且将选择层212从高电阻改变为高电导(例如，在电极2214与导体210之间)。因为选择层212是易失性转换装置，所以导电路径/导电丝可以响应于电压降低到低于与选择器装置204相关联的阈值电压而至少部分地变形(例如，去除关联、朝电极2214迁移、变得非离子化等)。
在另外的实施例中，选择器装置204可以是双极转换装置。在这些实施例中，选择器装置204可以响应于相对于电极2214的在导体210处的第二刺激(例如，在电气环境中，具有与被施加到如上所述的电极2214不同的极性)而变得高度导电。在一些实施例中，例如，导体210可以是隔离(例如，悬置)的导体，其不连接到外部电源。在这些实施例中，不直接向导体210施加刺激。而是，导体210可以响应于被施加到电极2214或电极1206的刺激而具有与其相关联的刺激。例如，如果在电极1206和电极2214之间施加电压使得电极1206在比电极2214更低的电势处，中等的电势可以在导体210处形成(例如，具有在电极1206和电极2214的幅度之间的幅度)。以这种方式，导体210可以便利或调制在选择层212上的电势。在电阻式转换选择器装置204的环境中继续该示例，导体210的微粒可以响应于达到或超过相关联的第二阈值幅度(例如，与在电极2214处施加的阈值电压作比较，负极性的第二阈值电压)的第二施加的刺激而在选择层212内迁移或离子化(例如，响应于在电极2214处的较高电势和在导体210处的中等电势)，以形成导电路径/导电丝。再一次，因为选择层212是易失性的，所以导电路径/导电丝可以因此在具有第二阈值幅度的第二施加的刺激消失的情况下变形或变得非离子化。在一些实施例中，所施加的刺激和第二施加的刺激的阈值幅度可以相同或大体相同，而在其他实施例中，相应的阈值幅度可以不同。在一些实施例中，可以至少部分地选择用于导体210、选择层212或电极2214的材料(例如，参见下面的图3)，以获得目标阈值幅度或第二阈值幅度。
在另一个实施例中，在选择器装置204中的易失性转换可以是因为响应于超过选择层212的软击穿场阈值的在选择层212上的电场的选择层212的电软击穿。如上所述，可以通过向电极1206和电极2214施加的电压来确定在选择层212中的电场。
选择器装置204的双极操作可以适合于与双极存储器装置202相结合的操作。例如，双极选择器装置204可以显著地减小响应于较小(例如，小于相关联的阈值幅度)正或负电压的电阻式转换存储器单元的泄漏电流。因此，在双极环境中，选择器装置204可以对于导致在电阻式转换存储器单元上的正寄生电压的编程操作或导致在电阻式转换存储器单元上的负寄生电压的擦除操作来减小泄漏电流。这可以在由双极电阻式转换存储器单元构成的1T–nR存储器架构中提供显著的优点，即使对于n的较大值也是如此。超过选择器装置204的相关联的阈值电压的正或负电压可以激活选择器装置204来变得导通。在一些公开的实施例中，选择层212可以当被激活时具有比转换层208高的导电率，使得正/负电压主要在存储器装置202上降低。因此，当激活选择器装置204时，电压可以被配置为在存储器装置202上执行存储器操作。当选择器装置204被去激活(电阻的)时，存储器装置202相对于存储器操作绝缘，且不论是正编程操作或负擦除操作。
图3图示了根据本公开的另外的实施例的示例存储单元300的框图。在一些实施例中，存储单元300可以包括可以作为单片处理(例如，作为后道加工工艺)的一部分来制造的一组材料层。在另外的实施例中，可以沿着不垂直于绝缘衬底的顶表面的方向来布置(例如，堆叠)存储单元300。在另外的实施例中，该方向可以在相对于该顶表面的法向量的倾斜角度处。在其他实施例中，该方向可以垂直于或大体垂直于该法向量。在其他实施例中，该方向可以选自在大体平行于法向量和大体垂直于法向量之间的角度的范围。可以参考下文找到用于存储单元300的取向的另外的示例：在2014年2月28日提交的美国专利申请序列号No.14/194,499和在2014年12月31日提交的美国专利申请序列号No.14/588,202，它们的每一个被本专利申请的受让方共同拥有，并且出于所有目的以各自的全部内容以引用的方式并入本文中。
存储单元300可以包括存储器装置302和选择器装置310。在各个实施例中，存储器装置302可以与选择器装置310电串联。在一些公开的方面中，存储器装置302或选择器装置204可以分别大体类似于下面的图2的存储器装置204或选择器装置204。然而，本公开不限于这些方面。
存储器装置302可以包括第一触点304和转换材料306。在至少一个实施例中，存储器装置302也可以包括与转换材料306相邻的导体308。在另一个实施例中，第一触点304可以包括存储器装置的位线或其他适当的金属导体(例如，字线、数据线和源极线等)。在一些实施例中，第一触点304可以是活性金属。在其他实施例中，第一触点304可以是W、Ti、Cu、Al、Ag、Cu、Pt、Pd、Ta、Ni、Cr、金属氮化物、TiN或TaN等或前述物质的适当组合。转换材料306可以包括非晶硅(a-Si)、非化学计量的氧化物、TiOx、AlOx、HfOx、SiOx、TaOx、CuOx、NbOx、本征半导体材料、硫族化物或上述物质的适当合金等或上述物质的适当组合。
选择器装置310可以包括选择材料312和第二触点314，并且在至少一个实施例中，可以包括导体308。在一些实施例中，选择材料312可以是具有非线性激活响应(例如，非线性电流-电压响应)的易失性转换装置。例如，选择材料312可以包括选自由下述物质构成的组的材料：非晶硅、非化学计量的氧化物、SiOx、TiOx、AlOx、HfOx、WOx、TixNyOz、HfOx、SiOx、TaOx、CuOx、NbOx、本征半导体材料、硫族化物或前述物质的合金或者上述物质的适当组合，其中，x、y和z可以是适当的非化学计量的值。在其他实施例中，选择材料312可以是包含Ge、Sb、S或Te中的一种或多种的硫族化物或固体电解质材料。在另一个实施例中，选择材料312可以包括多个上述材料(例如，SiOx/GeTe、TiOx/AlOx)的堆叠。在本公开的至少一个实施例中，选择材料312可以在制造期间被掺杂金属，以例如便利从导体308或第二触点314的金属离子注入。
根据替代或补充的实施例，可以通过诸如字线、位线、源极线、数据线等的存储器装置的导电线来提供第二触点314。在另外的实施例中，第二触点314可以包括贵金属(诸如Ag、Pd、Pt、Au等)或至少部分地包含贵金属的金属合金(例如，Ag-Al、Ag-Pd-Cu、Ag-W、Ag-Ti、Ag-TiN和Ag-TaN等等)。贵金属或其合金可以用于减少在第二触点314和选择材料312之间的化学相互作用或离子键合。作为一个示例，减少的化学相互作用可以有利于改善选择器装置310的寿命和可靠性。在另外的实施例中，第二触点314可以包括具有较快的扩散微粒的材料。例如，该材料可以包括具有向在选择材料312内的缺陷位点或在选择材料312内的缺陷位置(诸如在分子材料中的空隙或间隙)之间的较高的迁移率的微粒。快速扩散的微粒可以在一些实施例中有利于选择器装置310的快速激活/去激活，并且在另外的实施例中在较低的偏置值下也能如此。适当的快速扩散材料的示例可以包括Ag、Cu、Au、Co、Ni、Al或Fe等、它们的适当合金或前述物质的适当组合。
在另一个实施例中，导体308可以包括选自关于第二触点314的上述材料的材料。在至少一个实施例中，导体308可以包括与第二触点314相同或大体相同的材料。在另外的实施例中，导体308和第二触点314可以包括不同的材料。在其他实施例中，导体308和第二触点314可以至少部分地是相同的材料，并且部分是不同的材料。例如，作为一个示例，导体308可以包括适当的导电材料，并且第二触点314可以包括适当的导电材料的合金或与另一种适当导体组合的适当导电材料。在至少另一个实施例中，存储单元300可以不包括导体308，并且转换材料306可以与选择材料312相邻。在另一个实施例中，导体308可以是多个材料的堆叠。可以至少部分地在存储器装置302或选择器装置310的材料或转换特性上选择用于多个材料的堆叠的材料。作为一个示例，如果存储器装置302被配置为用于使用TiN离子的操作，并且选择器装置310被配置为用于使用Ag离子的操作，则导体308可以包括TiN和Ag的堆叠。
在本公开的替代或补充实施例中，存储单元300可以在除了描述的材料之外进一步包括一个或多个另外的层或材料。例如，存储单元300可以在存储单元300的一个或多个层之间包括阻隔层(例如，阻挡氧气或反应气体)或钝化层(例如，防止一个或多个描述的层的化学键合)。在另一个实施例中，存储单元300可以根据情况包括用于减少或促进离子在层边界上的迁移的层。在至少一个实施例中，存储单元300可以包括比图3描述者更少的层。
图4图示了根据一个或多个另外的实施例的示例交叉存储器阵列400的框图。在至少一个实施例中，交叉存储器阵列400可以是存储器架构100或其他公开的存储器架构的上下视图(例如，沿着z轴的y-x视图)。然而，本公开不限于该实施例。
交叉存储器阵列400可以包括垂直于一组位线404(虚线框的灰色阴影)延伸的一组字线402(水平阴影线)。如图1中所示，在下面，一组字线402可以包括沿着z方向的多层字线402(进出页面方向)。另外，氧化物材料406(暗灰阴影)或其他适当的绝缘体可以至少填充在位线404之间的空间的子集，并且至少填充在字线402之间的空间的子集。当位线404中的一个位线与字线402中的一个字线重叠时，可以形成通孔，该通孔包括存储器单元的层，如在用存储器层410填充的通孔处所描述的那样。
在图4的右下处描述了存储器单元412的切口。在一些实施例中，存储器单元412可以大体类似于存储器单元300，但是本公开不限于这些实施例。例如，存储器单元412可以包括第一触点414，该第一触点414包括位线404中的一个位线的一部分。转换材料层416可以与第一触点414相邻。在一个或多个公开的实施例中，转换材料层416可以包括非易失性基于导电丝的转换装置。在至少一个实施例中，可以将导体418定位为与转换材料层416相邻。而且，可以在导体418和第二触点422之间定位易失性转换层420。在一些实施例中，第二触点422可以包括字线402中的一个字线，或与字线402中的一个字线的电接触。在其他实施例中，第一触点414可以包括位线404中的一个位线，或与位线404中的一个位线的电接触。在另外的实施例中，可以交换转换层416和选择层420的位置。在这样的实施例中，第一电极414可以是字线402中的一个字线，并且第二电极422可以是位线404中的一个位线(例如，其中，在交替存储器架构中，将字线402与位线404交换)。
图5描述了根据另外的实施例的示例存储器架构500的框图。在一些实施例中，存储器架构500可以便利对于在衬底502上的多条字线506的堆叠的各个字线的独立控制。与对一组位线的各个位线514上的独立控制相结合，存储器架构500可以便利存储器操作的精细控制——小达单个单元可寻址的程度。
存储器架构500包括衬底502，衬底502具有在其上方的氧化物504。在一个或多个实施例中，氧化物504可以被以单个块设置在衬底502上方，氧化物可以被蚀刻和凹陷蚀刻以形成存储器架构500的其他组件。在其他实施例中，氧化物504可以被设置在与存储器架构500的一个或多个其他组件穿插的层中。在一个或多个另外的实施例中，该一个或多个其他组件的至少一些可以被图案化，然后在它们之上设置层。
在通孔的相对侧上示出了包括转换材料512和位线514的两组字线506。该多组字线506分别包括在图5的z轴(例如，垂直方向)上堆叠的多条独立字线。在一些实施例中，可以与多组字线506的各个组中的一些或其子集相邻地形成多组存储器单元515。在至少一个实施例中，各个存储器单元515可以包括多组字线506的各个组中的一些、转换材料512和位线514的各个子集。在其他实施例中，存储器单元515的一个或多个可以包括各自的选择器装置，如本文中所述。
根据一个或多个实施例，可以在存储器架构500中形成一组垂直导电互连516。垂直导电互连516的各个互连中的一些可以与多组字线506的各个组中的一些电接触。因此，向垂直导电互连516中的一个施加电信号可以导致该电信号被传播到多组字线506中的相关联的那一个。因此，通过在位线514和垂直导电互连516的一个(或多个)处施加电压，可以向与垂直导电互连516的该一个(或多个)相关联的存储器单元515中的目标存储器单元施加目标信号(例如，存储器操作信号)。而且，用于减轻或避免非目标存储器单元515被目标信号影响的禁止电压可以被施加到与非目标存储器单元515相关联的垂直导电互连516的一个(或多个)。在其他实施例中，至少垂直导电互连516的子集可以根据相关联的芯片架构的互连方案被路由到衬底502。
基于以上所述，存储器架构500可以被配置为被选择来对用于存储器操作的存储器单元的数量提供灵活的控制。例如，在一些实施例中，存储器架构500可以有利于独立的可寻址能力。在其他实施例中，存储器架构500可以有利于将单个字、双字、页面、页面的子集、块或块的子集等或其适当组合进行寻址。例如，当存储器架构500包括电阻式转换存储器单元时，可以编程、擦除或写入单个字、页面、双字等。在非易失性存储器结构的环境中，与限于页面写入和块擦除等的其他***相比，可以提供显著的优点。
图6A至图6F描述了根据本公开的另外实施例的与存储器架构的制造相关的框图。例如，该制造可以包括通孔蚀刻过程，在一个实施例中，通孔蚀刻处理包含用于形成存储器单元的层的一个或多个凹陷蚀刻过程，或者包含与所述凹陷蚀刻处理相结合的过程。在另一个实施例中，该蚀刻过程和凹陷蚀刻过程可以在垂直布置中形成多层存储器单元。
参见图6A，提供了衬底606A。在一些实施例中，衬底606A可以是半导体材料，诸如Si或具有CMOS电路的其他适当的衬底材料。上面的衬底606A是通过灰色阴影描绘的绝缘体层602A(例如，氧化物或其他适当的电绝缘体材料)。在绝缘体层602A上方是由水平线描述的导体层604A。在一些实施例中，可以提供在导体层604A之间散布的多组绝缘体层602A。在多个实施例中，导体层604A可以是存储器架构的字线。
图6B描述了在衬底606B上方的与各个导体层604B穿插的多个绝缘体层602B的堆叠。通孔蚀刻和字线凹陷蚀刻608B去除在衬底606B上的绝缘体材料和导体材料。在至少一个实施例中，该通孔蚀刻不延伸到衬底606B，在衬底606B的顶部上的通孔蚀刻的底部(例如，到下虚线箭头)处留下至少一些绝缘体层602B。通孔蚀刻和字线凹陷蚀刻608B可以另外从通孔蚀刻的宽度横向地、左和右去除导体层604B材料，如水平虚线箭头描绘。在一个实施例中，可以在组合蚀刻处理中提供凹陷蚀刻作为通孔蚀刻的一部分。在其他实施例中，可以在通孔蚀刻后执行凹陷蚀刻以横向去除导体层604B材料。在通孔蚀刻和字线凹陷蚀刻608B完成后，在与各个导体层604B穿插的多个绝缘体层602B的堆叠中建立垂直通孔，并且在各个导体层604B中建立横向凹陷，在各个绝缘体层602B之间留下空的空间的子集。
在图6C处，在通过608B的通孔蚀刻和字线凹陷蚀刻暴露的表面上沉积转换层602C。在各个实施例中，转换层602C可以被沉积为薄膜。因此，在一些实施例中，转换层602C可以较薄，例如，具有选自在大约1nm和大约20nm之间的厚度。在另一个实施例中，可以从刚好在衬底之上的通孔蚀刻的底部去除转换层602C，如在部分蚀刻背部606C处描述。在沉积切换层602C后，可以使用导电材料来填充剩余的通孔和凹陷蚀刻。在一个实施例中，该导电材料可以大体类似于上面的图3的导体308。
在图6D处，可以从导体层图案化字线602D。在至少一个实施例中，可以向下穿过存储器架构的导体层(例如，图6B的导体层604B)执行线蚀刻。在蚀刻的导体之间的间隙可以被回填氧化物或另一种适当的绝缘体材料，以将图案化的字线602D的各个字线中的一些与图案化的字线602D中的其他一些电隔离。另外，可以将顶表面抛光604D(例如，化学机械抛光[CMP]等)以从顶表面去除切换层602C材料，并且沿着存储器架构的顶表面使导电材料与氧化物齐平。
图6E图示了用于蚀刻导体材料的替代实施例。在第一实施例中，导体蚀刻600E可以向下去除导体材料直到氧化物的底部，并且在一些实施例中可以在衬底上留下氧化物。根据这个实施例，导体蚀刻600E可以在导体蚀刻600E的内径上留下转换层602E。在一个替代实施例中，导体蚀刻和转换层蚀刻604E可以去除与氧化物606E齐平的导体材料。
图6F描述了非易失性层和位线600F的构造。非易失性转换层602F在被导体蚀刻600E暴露的表面上被形成为膜。因此，非易失性转换层602F的各个子集可以与分别在图6C和图6B处形成的凹陷蚀刻内的导体材料的各个导体材料中的一些相邻。活性金属604F被填充到至少被导体蚀刻600E暴露的剩余区域的子集内。在一个实施例中，活性金属604F可以填充整个剩余空间，并且在非易失性转换层602F的顶表面上方形成或接触位线。因此，存储器架构的在图案化的字线602D中的一个字线与位线604F之间的区域包括存储器单元。在各个实施例中，该存储器单元可以大体类似于上面的图3的存储器单元300；而在其他实施例中，该存储器单元可以是另一个公开的存储器单元，或者可以是本领域内的普通技术人员已知或使得本领域内的普通技术人员通过本文提供的上下文而了解的其变化形式。
图7图示了根据本公开的另外的实施例的替代存储器架构700。存储器架构700可以大体类似于根据图6A至图6E的工艺制造的存储器架构。因此，存储器架构700可以具有使用易失性转换材料和导电材料分层的、图案化的字线和凹陷蚀刻的堆叠。非易失性转换层702可以被沉积在被导体蚀刻暴露的表面上，在填充的凹陷蚀刻之间的材料被去除。非易失性转换层702可以在存储器架构700的顶表面的至少一部分上在存储器架构700的氧化物材料(暗灰色)上延伸。另外，活性金属层704可以被沉积在非易失性转换层702上，另外，沉积活性金属层704可以替代使用活性金属层704填充导电蚀刻的剩余空间。相反，可以使用导线材料来填充在活性金属层704沉积后的剩余的空的空间，该导线材料包括W、Ti、Cu、Al、Ag、Cu、Pt、Pd、Ta、Ni、Cr、金属氮化物、TiN或TaN等或其适当的组合(例如，合金)。
图8图示了根据本公开的另外的实施例的、用于制造存储器装置的交替分段字线工艺800。交替分段字线工艺800可以包括导体层的图案化和蚀刻处理。对于交替的导体层和绝缘层的堆叠重复图案化和蚀刻处理可以提供具有图案化的字线(例如，断开的或分段的字线)的存储器装置。
在802处，提供了衬底，并且在该衬底上方形成绝缘体层802A，并且在绝缘体层802A上方形成导体层802B。在804处，可以在导体层802B的区域上方设置一个或多个掩模804A，以保留用于字线图案。可以执行蚀刻804B以去除至少到绝缘体层802A的导体材料。在一些实施例中，蚀刻804B可以去除绝缘层802A的至少一部分，而在其他实施例中，蚀刻804B可以在绝缘体层802A处停止，使得绝缘体层802完整。在806处，可以在通过蚀刻804B暴露的表面上沉积易失性转换层806A，并且导体填充物806B可以填充由蚀刻804B去除的剩余空间。
参见图9，交替的分段字线处理800从图8的806继续。在808处，可以对与另外的绝缘体/导体层重复步骤802、804和806，以获得交替的绝缘体层和图案化的导体层的堆叠。在810处，图案化和蚀刻步骤可以穿过绝缘体和图案化的导体层的堆叠来形成蚀刻810B。可以在由蚀刻810B暴露的绝缘体和图案化的导体层的堆叠的表面上沉积非易失性转换层810A。另外，可以执行字线蚀刻810C和氧化物填充以形成不同并且电隔离的字线810D。
在812和814处，替代实施例被提供来完成交替的分段字线处理800的存储器装置。在812处，活性金属812A可以填充由蚀刻810B打开的剩余空间。活性金属812A可以形成存储器装置的位线或位线的子集。在替代实施例中，在814处，活性金属814A可以被沉积在非易失性转换层810A上。可以在活性金属814A上在由蚀刻810B打开的剩余空间内执行填充814B，该填充814B包括位线导线材料814C。
交替的分段字线处理800可以提供存储器装置，该存储器装置具有分段的或断裂的字线和通过掩模和图案形成的凹陷蚀刻，其作为图6A至6F的通孔蚀刻的替代。可以使用转换材料层来填充凹陷蚀刻，并且，可以建立多条图案化的字线以形成图案化的字线和存储器单元层的垂直堆叠。可以利用最终的图案化和蚀刻来提供用于各个存储器单元的非易失性存储器层和第二触点或位线。
已经在与存储器单元的几个组件(例如，层)、其组件(例如，存储器组件、选择器组件等)或由这样的存储器单元或组件构成的存储器架构之间的交互有关的方面描述了上述图。应当明白，在本公开的一些适当的替代方面中，这样的图可以包括其中指定的那些组件和层、指定的组件/层的一些或另外的组件/层。子组件也可以被实现为电连接到其他子组件，而不是被包括在父组件/层内。例如，可以与公开的层的一个或多个相邻地建立中间层。作为一个示例，可以在一个或多个公开的层之间定位减轻或控制不合需要的氧化的适当的阻隔层。又如，可以设置微粒或离子减轻层以减缓进入相邻层的一层的微粒的迁移。又如，可以在一个或多个公开的层之间定位钝化层，以减轻相应的层的微粒的化学键合。在其他实施例中，公开的存储器堆栈或一组膜层可以具有比所图示更少的层。例如，转换层可以直接地电接触导线，而不是在其间具有电极层。另外，注意，可以将一个或多个公开的过程组合为提供了集成功能的单个过程。所公开的架构的组件也可以与本文中未具体描述但是被本领域内的技术人员已知的一个或多个其他组件交互。
鉴于上面描述的示例性图，可以参考图10-14的流程图来更好的理解根据所公开的主题实现的处理方法。虽然为了说明的简单的目的，以一系列方框来示出和描述图10至图14的方法，但是应当明白和理解，所要求保护的主题不被该方框的顺序限制，因为一些方框可以以与来自在此描述和说明的其他方框不同的顺序或与其同时地出现。而且，不必然需要所有示出的方框来实现在此所述的方法。另外，应当进一步明白，贯穿本说明书公开的方法的一些或全部(或者例如，用于将设备、机器或计算机等自动化以执行这样的方法的步骤的指令)能够被存储在制品上，以便利将这样的方法向电子装置传送或传输。所使用的术语制品意欲涵盖从任何计算机可读装置可访问的计算机程序、与载波相结合的装置或存储介质。
图10和图11图示了根据本公开的替代或补充方面的、用于根据单片制造处理来提供存储器架构的示例方法1000的流程图。在一些实施例中，可以在包括一个或多个CMOS装置的衬底上和在该CMOS装置的热预算内形成单片制造处理。在替代或补充的实施例中，可以利用线后端制造处理来执行单片制造处理。
在1002处，方法1000可以包括在绝缘的半导体衬底上布置第一字线材料层。在1004处，方法1000可以包括在第一字线材料层上布置第一绝缘材料层。在1006处，方法1000可以包括在第一绝缘材料层上布置第二字线材料层。除了上述部分之外，在1008处，方法1000可以包括在第二字线材料层上布置第二绝缘材料层。
除了上面的部分之外，方法1000可以包括在1010处形成穿过第一字线材料层、第一绝缘材料层、第二字线材料层和第二绝缘材料层的通孔。在一些实施例中，可以在通孔内过蚀刻(例如，通孔横向地越过的水平尺寸或宽度)第一字线材料层和第二字线材料层。在另外的实施例中，在通孔内的过蚀刻可以在第一字线材料层中形成第一凹陷，并且在第二字线材料层中形成第二凹陷。
在1012处，方法1000可以包括在通孔的第一凹陷和第二凹陷内布置选择材料。在一个或多个实施例中，选择材料的各个子集可以与第一字线材料层和第二字线材料层电接触。在1014处，方法1000可以包括在通孔的第一凹陷和第二凹陷内形成接触材料。在另外的实施例中，接触材料可以与选择材料电接触。方法1000在图11上在1016处继续。
现在参见图11，在1016处，方法1000可以包括在通孔内沉积转换材料层。在一个实施例中，转换材料层可以与在通孔的第一凹陷和第二凹陷内的选择材料接触。在另一个实施例中，转换材料层可以与在通孔的第一凹陷和第二凹陷内的接触材料电接触。在另一个实施例中，可以获得上述部分的组合(例如，转换材料层与在通孔的第一凹陷或第二凹陷内的接触材料和选择材料接触)。在1018处，方法1000可以包括以与转换材料电接触的方式在通孔内填充位线材料层。
在一个实施例中，方法1000可以进一步包括：在沉积选择材料之前，蚀刻第一字线材料层、第一绝缘材料层、第二字线材料层和第二绝缘材料层。在另一个实施例中，在沉积选择材料之前的蚀刻可以形成第一字线和第二字线。在另一个实施例中，形成通孔可以进一步包括形成穿过第一字线和第二字线的通孔。
在本公开的至少一个实施例中，绝缘半导体衬底可以包括在其中制造的多个CMOS装置。在另一个实施例中，多个CMOS装置可以选自由处理器、逻辑阵列、缓冲器、位线控制器、字线控制器和控制器组成的组。在另一个方面中，第一字线耦合到该多个CMOS装置的至少第一部分。在另一个实施例中，方法1000可以进一步包括将外部存储器接口控制器耦合到绝缘半导体衬底。在其他实施例中，方法1000可以包括在印刷电路板上布置绝缘半导体衬底和外部存储器接口。在另外的实施例中，方法1000可以包括将绝缘半导体衬底、外部存储器接口控制器和印刷电路板布置到外壳内。在另一个实施例中，该印刷电路板可以选自由柔性印刷电路板和硬性印刷电路板组成的组。在一个或多个其他实施例中，方法1000可以包括将可视化显示器耦合到多个CMOS装置的至少第二部分，将无线通信接口耦合到多个CMOS装置的至少第三部分，将电源耦合到多个CMOS装置的至少第四部分，或者将绝缘半导体衬底、可视化显示器、无线通信接口和电源布置在外壳内。
根据另外的实施例，该方法可以包括蚀刻位线材料层以形成至少第一位线，其中，第一位线与第一字线大体垂直或垂直。在另一个实施例中，该方法可以包括将第一位线耦合到在绝缘半导体衬底内形成的多个CMOS装置。在另一个实施例中，CMOS装置可以选自由处理器、逻辑阵列、缓冲器、位线驱动器、字线驱动器和控制器组成的组。
在另一个实施例中，第一字线材料可以选自由W、Ti、Cu、Al、Ag、Cu、Pt、Pd、Ta、Ni、Cr、金属氮化物、TiN和TaN组成的组。在另一个实施例中，该选择材料可以包括选自由a-Si、非化学计量的氧化物、TiOx、AlOx、HfOx、SiOx、TaOx、CuOx和本征半导体材料组成的组。在其他实施例中，该接触材料可以选自由W、Ti、Cu、Al、Ag、Cu、Pt、Pd、Ta、Ni、Cr、金属氮化物、TiN、TaN、导电半导体材料、SiGe、掺杂多晶硅、掺杂SiGe和Si组成的组。在另一个实施例中，转换材料层可以包括选自由下述部分构成的组：非晶硅、非化学计量的氧化物、TiOx、AlOx、HfOx、SiOx、TaOx、CuOx和本征半导体材料。在另一个实施例中，位线材料层选自由W、Ti、Cu、Al、Ag、Cu、Pt、Pd、Ta、Ni、Cr、金属氮化物、TiN和TaN组成的组。
在一个或多个另外的实施例中，方法1000可以包括在位线材料层的顶部上方沉积钝化材料层。在另一个实施例中，方法1000可以包括以选自由圆柱体、大体圆柱体、矩形棱柱、大体矩形棱柱、截顶圆锥体和大体的截顶圆锥体组成的组的形状来形成通孔。
在另一个实施例中，方法1000可以包括形成第一存储器装置。该第一存储器装置可以包括第一字线材料层的一部分、在通孔的第一凹陷内的选择材料、在通孔的第一凹陷内的接触材料。另外，第一存储器装置可以包括在通孔内并且与在通孔的第一凹陷内的选择材料横向相邻并且与在通孔的第一凹陷内的接触材料横向相邻的转换材料层的第一部分，而且，该第一存储器装置可以包括在通孔内并且与转换材料层的第一部分横向相邻的位线材料层的第一部分。在另一个实施例中，方法1000可以包括形成第二存储器装置。该第二存储器装置可以包括第二字线材料层的一部分、在通孔的第二凹陷内的选择材料、在通孔的第二凹陷内的接触材料。另外，第二存储器装置可以包括：在通孔内并且与在通孔的第二凹陷内的选择材料横向相邻并且与在通孔的第二凹陷内的接触材料横向相邻的转换材料层的第二部分；以及，在通孔内并且与转换材料层的第二部分横向相邻的位线材料层的第二部分。在另一个实施例中，第二存储器装置可以相对于第一存储器装置垂直地堆叠。
在另一个实施例中，方法1000可以在形成通孔的步骤之前包括：从第一字线材料层形成第三字线，从第二字线材料层形成第四字线，并且穿过第三字线和第四字线形成第二通孔。在替代或补充实施例中，可以在第二通孔内过蚀刻第一字线材料层和第二字线材料层，以在第三字线内形成第三凹陷，并且在第四字线内形成第四凹陷。在另外的实施例中，可以相对于第三字线横向地设置第一字线，相对于第四字线横向地设置第二字线，在第一字线上垂直地设置第二字线，并且在第三字线上垂直地设置第四字线。
图12、图13和图14图示了根据另外的实施例的用于制造存储器装置的样品方法1200的流程图。在1202处，方法1200可以包括将第一字线材料层布置在包括CMOS装置的衬底上。在1204处，方法1200可以包括将第一字线材料层图案化以形成第一组字线。在1206处，方法1200可以包括在第一组字线和其字线间的间隙上布置选择层。在1208处，方法1200可以包括向在第一组字线的一些字线之间的间隙内布置导电填充物。在1210处，方法1200可以包括在第一字线材料层、选择层和导电填充物上布置第一绝缘层。
除了上面的部分之外，在1212处，方法1200也可以包括在第一绝缘层上布置第二字线材料层。在1214处，方法1200可以包括将第二字线材料层图案化以形成第二组字线。在1216处，方法1200可以包括在第二组字线和其字线间的间隙上布置第二选择层。在1218处，方法1200可以包括向在第二字线的一些字线之间的间隙内布置第二导电填充物。
另外，在1220处，方法1200可以包括在第二字线材料层、第二选择层和第二导电填充物上布置第二绝缘层。从1220起，方法1200可以在图13的1222处继续。
现在参见图13，在1222处，方法1200可以包括穿过第二绝缘层、第二导电填充物、第一绝缘层和第一导电填充物的子集来布置通孔。在1224处，方法1200可以包括在通孔上布置非易失性转换层。在1226处，方法1200可以包括在通孔内的非易失性转换层上布置电极。而且，在1228处，方法1200可以包括在电极和第二绝缘层上布置位线，并且在1230处，方法1200可以包括在位线上形成钝化材料层。
在1232处，方法1200可以包括在位线和CMOS装置、第一组字线中的一个字线和CMOS装置或第二组字线和CMOS装置或上述部分的适当组合之间提供电连接。在1234处，方法1200可以包括将外部存储器接口控制器连接到衬底。在1236处，方法1200可以包括在电路板上布置衬底或外部存储器接口控制器。在1238处，方法1200可以包括将可视化显示器连接到在衬底内的第二CMOS装置。方法1200可以从图13上的1238继续到1240。
现在参见图13，方法1200可以在1240处继续。例如，在1240处，方法1200可以包括将无线通信接口连接到在衬底内的第三CMOS装置。在1242处，方法1200可以包括将电源连接到在衬底内的第四CMOS装置。在1244处，方法1200可以包括将衬底、外部存储器接口控制器、电路板、可视化显示器、无线通信接口或电源布置在外壳内。
在本公开的各个实施例中，所公开的存储器或存储器架构可以被用作独立的或与CPU或微计算机整合的嵌入式存储器装置。一些实施例可以被实现为例如计算机存储器(例如，随机存取存储器、高速缓存、只读存储器或记忆存储器等)。其他实施例可以被实现为例如便携存储器装置。适当的便携存储器装置的示例可以包括可移动存储器，诸如安全数字(SD)卡、通用串行总线(USB)记忆棒、压缩闪存(CF)卡等或上述部分的合适的组合(参见例如下面的图15和图16)。
NAND FLASH(与非闪存)用于小型的FLASH装置、USB装置、SD卡、固态驱动器(SSD)和存储器雷存储器以及其他成形因素。虽然NAND已经证明是在在对驱动器提供动力以缩小到比过去十年更小的装置和更高的芯片密度上的成功技术，但是因为相对于25纳米(nm)的存储单元技术缩小的技术，几种结构、性能和可靠性问题变得显然。通过所公开的方面来处理这些或类似考虑的子集。
为了提供所公开的主题的各个方面的环境，图15以及下面的说明意图提供适当的环境的简单的和一般的说明，在该环境下，可以实现或处理所公开的主题的各个方面。虽然已经在固态存储器半导体架构和和用于制造和操作这样的存储器或架构的处理技术的一般环境中描述了本主题，但是本领域内的技术人员可以认识到，也可以与其他架构或处理技术组合地实现本公开。而且，本领域内的技术人员可以明白，可以使用单独或与主计算机(例如，下面的图16的计算机1602)组合的处理***或计算机处理器来实施所公开的处理，该计算机处理器可以包括单处理器或多处理器计算机***、微型计算装置、大型计算机以及个人计算机、手持计算装置(例如，PDA、智能电话、手表)和基于微处理器或可编程的消费者或工业电子装置等。也可以在分布式计算环境中实施所示出的方面，在该环境中通过经由通信网络链接的远程处理装置来执行任务。然而可以在诸如存储卡、闪存模块或可移动存储器等的单独的电子装置上实施本主题创新的一些——如果不是全部——方面。在分布式计算环境中，程序模块以位于本地和远程记忆存储模块或装置两者中。
图15图示了根据本公开的方面的存储器单元阵列1502的示例操作和控制环境1500的框图。在本公开的至少一个方面中，存储器单元阵列1502可以包括多种存储器单元技术。在至少一个实施例中，存储器单元技术的存储器单元可以包括两端存储器，该两端存储器具有在小型的二维或三维架构中布置的非线性I-V响应，如本文中所述。在另一个实施例中，存储器单元阵列1502可以存储操作，该操作被配置为使得装置制造与选择器装置电串联的两端存储器单元。
可以与存储器单元阵列1502相邻地形成列控制器1506。而且，列控制器1506可以与存储器单元阵列1502的位线电耦合。列控制器1506可以控制相应的位线，向选择的位线施加适当的编程、擦除或读取电压。
另外，操作和控制环境1500可以包括行控制器1504。行控制器1504可以与列控制器1506相邻地形成，并且与存储器单元阵列1502的字线电连接。行控制器1504可以选择具有适当的选择电压的存储器单元的特定行。而且，行控制器1504可以通过在选择的字线处施加适当的电压来便利编程、擦除或读取操作。
时钟源1508可以提供相应的时钟脉冲，以便利行控制器1504和列控制器1506的读取、写入和编程操作的定时。时钟源1508可以进一步便利响应于由操作和控制环境1500接收的外部或内部命令的字线或位线的选择。输入/输出缓冲器1512可以通过I/O缓冲器或其他I/O通信接口连接到外部主机设备，诸如计算机或其他处理装置(未描述，但是例如参见下面的图12的计算机802)。输入/输出缓冲器1512可以被配置为接收写入数据、接收擦除指令、输出读出数据并且接收地址数据和命令数据以及用于相应的指令的地址数据。地址数据可以被地址寄存器1510传送到行控制器1504和列控制器1506。另外，输入数据经由信号输入线被发送到存储器单元阵列1502，并且经由信号输出线从存储器单元阵列1502接收输出数据。可以从主数据接收输入数据，并且可以经由I/O缓冲器向主机设备传递输出数据。
从主机设备接收的命令可以被提供到命令接口1514。命令接口1514可以被配置为从主机设备接收外部控制信号，并且确定向输入/输出缓冲器1512输入的数据是写入数据、命令还是地址。可以向状态机1516传送输入命令。
状态机1516可以被配置为管理存储器单元阵列1502的编程和再编程。状态机1516经由输入/输出缓冲器1512和命令接口1514从主机设备接收命令，并且管理与存储器单元阵列1502相关联的读取、写入、擦除、数据输入、数据输出和类似的功能。在一些方面中，状态机1516可以发送和接收关于各个命令的成功接收或执行的确认和否认。
为了实现读取、写入、擦除、输入、输出等功能，状态机1516可以控制时钟源1508。时钟源1508的控制可以引起输出脉冲，该输出脉冲被配置为便利行控制器1504和列控制器1506实现特定的功能。输出脉冲可以例如被列控制器1506传送到选择的位线，或例如被行控制器1504传送到字线。
结合图16，可以在诸如单个集成电路(IC)芯片、多个IC或专用集成电路(ASIC)等内的硬件内包含下面描述的***和过程。而且，处理块的一些或全部在每一个处理中出现的顺序不应当被看作限制性的。而是，应当明白，可以以多种顺序来执行处理块的一些，该多种顺序并非全部可能在此被详细地示出。
参考图16，用于实现所要求保护的主题的各个方面的适当的操作环境1600包括计算机1602。计算机1602包括处理单元1604、***存储器1606、编码解码器1635和***总线1608。***总线1608将包括但是不限于***存储器1606的***组件耦合到处理单元1604。处理单元1604可以是各种可用处理器的任何一种。也可以将双微处理器或其他多处理器架构用作处理单元1604。
***总线1608可以是几种类型的总线结构的任何一种，包括使用多种可获得的总线架构的存储器总线或存储器控制器、***总线或外部总线和/或本地总线，该架构包括但是不限于工业标准架构(ISA)、微信道架构(MSA)、扩展的扩展工业标准结构(EISA)、智能驱动电子装置(IDE)、VESA本地总线(VLB)、***组件互连(PCI)、卡总线、通用串行总线(USB)、高级图形端口(AGP)、个人计算机存储卡国际协会总线(PCMCIA)、火线(IEEE1394)，以及小型计算机***接口(SCSI)。
***存储器1606包括易失性存储器1610和非易失性存储器1614，它们在各个实施例中可以使用所公开的存储器架构的一个或多个。包含用于例如在激活期间在计算机1602内的元件之间传送信息的基本例程的基本输入/输出***(BIOS)被存储在非易失性存储器1612中。另外，根据本发明，编码解码器1635可以包括编码器或解码器的至少一个，其中，编码器或解码器的该至少一个可以由硬件、软件或硬件和软件的组合构成。虽然将编码解码器1635描述为独立的组件，但是编码解码器1635可以被包含在非易失性存储器1612内。通过例示而不是限制地，非易失性存储器1612可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。在至少一些公开的实施例中，非易失性存储器1612可以使用所公开的存储器架构的一个或多个。而且，非易失性存储器1612可以是计算机存储器(例如，与计算机1602或其主板物理地整合的)或可移动存储器。使用其可以实现所公开的实施例的适当的可移动存储器的示例可以包括安全数字(SD)卡、小型闪存(CF)卡、通用串行总线(USB)或记忆棒等。易失性存储器1510包括作为外部高速缓存的随机存取存储器(RAM)，并且也可以在说明的实施例中使用一个或多个公开的存储器架构。通过例示并且非限制地，可以许多形式来获得RAM，例如，静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据速率SDRAM(DDR SDRAM)和增强型SDRAM(ESDRAM)等等。
计算机1602也可以包括可移动/非可移动、易失性/非易失性计算机存储介质。图16图示了例如盘存储1614。盘存储1614包括但是不限于装置，诸如磁盘驱动器、固态硬盘(SSD)软盘驱动器、磁带驱动器、Jaz驱动器、Zip驱动器、LS-100驱动器、闪存卡或记忆棒。另外，盘存储1614可以包括独立的或与其他存储介质组合的存储介质，该其他存储介质包括但是不限于光盘驱动器，例如，CD-ROM装置(CD-ROM)、CD可记录驱动器(CD-R驱动器)、CD可重写驱动器(CD-RW驱动器)或数字多功能盘ROM驱动器(DVD-ROM)。为了便利盘存储1614到***总线1608的连接，通常使用可移动或非可移动的接口，诸如接口1616。可以明白，盘存储器1614可以存储与用户相关的信息。这样的信息可以被存储在服务器处或被提供到服务器，或者被提供到在用户装置上运行的应用。在一个实施例中，可以向用户通知(例如，通过输出装置1636)被存储到盘存储器1614和/或被发送到服务器或应用程序的信息的类型。可以向用户提供使用服务器或应用程序(例如，通过来自输入装置1628的输入)来收集和/或共享这样的信息的选择加入或选择退出的机会。
应当明白，图16描述了作为在用户和在适当的操作环境1600中描述的基本计算机资源之间的中介的软件。这样的软件包括操作***1618。可以在盘存储1614上存储的操作***1618用于控制和分配计算机1602的资源。应用程序1620利用由操作***1618通过程序模块1624和在***存储器1606中或在盘存储器1614上存储的诸如引导/关闭事务表等的程序数据1626对于资源的管理。应当明白，可以使用各种操作***或操作***的组合来实现所要求保护的主题。
用户通过输入装置1628来向计算机1602内输入命令或信息。输入装置1628包括但是不限于指示装置，例如，鼠标、轨迹球、指示笔、触摸板、键盘、话筒、操纵杆、游戏垫、圆盘式卫星天线、扫描仪、TV调谐卡、数码相机、数码摄像机和网络摄像头等等。这些和其他输入装置经由接口端口1630通过***总线1608连接到处理单元1604。接口端口1630包括例如串行端口、并行端口、游戏端口和通用串行总线(USB)1608。输出装置1636使用相同类型的端口的一些作为输入装置1628。因此，例如，USB端口可以用于向计算机1602提供输入，并且向输出装置1636输出来自计算机1602的信息。输出适配器1634被提供来说明存在一些输出装置，例如，要求特殊适配器的监控器、扬声器和打印机。输出适配器1634可以例如而不是限制地包括视频卡和声卡，其在输出装置1636和***总线1608之间提供连接的手段。应当注意，其他装置和/或在的***提供输入和输出能力，诸如远程计算机1638。
计算机1602可以使用到诸如远程计算机1638的一个或多个远程计算机的逻辑连接来在联网环境中运行。远程计算机1638可以是个人计算机、服务器、路由器、网络PC、工作站、基于微处理器的电器、对等装置、智能电话、平板计算机或其他网络节点，并且通常包括相对于计算机1602描述的元件的许多。为了简洁的目的，仅使用远程计算机1638来图示了记忆存储装置1640。远程计算机1638通过网络接口1642逻辑地连接到计算机1602，并且然后经由通信连接1644连接。网络接口1642涵盖有线和/或无线通信网络，诸如局域网(LAN)和广域网(WAN)和蜂窝网络。LAN技术包括光纤分布式数据接口(FDDI)、铜分布式数据接口(CDDI)、以太网和令牌环等。WAN技术包括但是不限于点对点链路，诸如综合业务数字网(ISDN)及其变体的电路交换网络、分组交换网络以及数字用户线(DSL)。
通信连接1644指的是用于将网络接口1642连接到***总线1608的硬件/软件。虽然为了说明清楚而在计算机1602内示出了通信连接1644，但是它也可以在计算机1602外部。用于连接到网络接口1642所需的硬件/软件包括仅用于示例性目的的内部和外部技术，例如，包括常规电话机调制解调器、电缆调制解调器和DSL调制解调器的调制解调器、ISDN适配器以及有线和无线以太网卡、集线器和路由器。
也可以在分布式计算环境中实施所说明的本公开的方面，在该分布式计算环境中，通过经由通信网络链接的远程处理装置来执行某些任务。在分布式计算环境中，程序模块或存储的信息或指令等可以位于本地和远程记忆存储装置中。
而且，应当明白，在此描述的各个组件可以包括电路，该电路可以包括适当值的组件和电路元件，以便实现本公开的实施例。而且，可以明白，可以是一个或多个IC芯片上实现各个组件的绝大多数。例如，在一个实施例中，可以在单个IC芯片中实现一组组件。在其他实施例中，在独立的IC芯片上制造或实现相应的组件的一个或多个。
在此使用的术语“组件”，“***”和“架构”等意在指代计算机或电子相关的实体，其或者是硬件、硬件和软件的组合、软件(例如，在执行中)或固件。例如，组件可以是一个或更多个晶体管、存储器单元、晶体管或存储器单元的排列、门阵列、可编程门阵列、专用集成电路、控制器、处理器、在处理器上运行的进程、对象、可执行文件、程序或访问半导体存储器或计算机等或与其对接的应用程序或者其适当的组合。该组件可以包括可擦除编程(例如，至少部分地存储在可擦除存储器中的处理指令)或硬编程(例如，在制造时向非可擦除存储器内烧录的处理指令)。
举例而言，从存储器和处理器执行的进程两者都可以是组件。又如，架构可以包括电子硬件的布置(例如，并联或串联的晶体管)、处理指令和处理器，其以适合于电子硬件的方式实施处理指令。另外，架构可以包括单个组件(例如，晶体管、门阵列、...)或组件的布置(例如，晶体管的串联或并联布置、与程序电路连接的门阵列、电源引线、电地以及输入信号线和输出信号线等等)。一种***可以包括一个或多个部件以及一个或多个架构。一种示例***可以包括切换块架构，该切换块架构包括交叉的输入/输出线和通过门晶体管以及电源、信号发生器、通信总线、控制器、I/O接口和地址寄存器等。应当明白，预期在定义上的某种重叠，并且架构和***可以是单独的组件或另一个架构、***等的组件。
除了上述部分之外，所公开的主题可以使用通常的制造、编程或工程技术被实现为方法、设备或制品，以产生硬件、固件、软件或其任何适当组合，以控制电子装置实现所公开的主题。在此使用的术语“设备”和“制品”意在包含电子装置、半导体装置、计算机或可从任何计算机可读装置、载体或介质可访问的计算机程序。计算机可读介质可以包括硬件介质或软件介质。此外，该介质可以包括永久介质或传输介质。在一个实例中，永久介质可以包括计算机可读硬件介质。计算机可读硬件介质的具体实例可包括但不限于：磁存储设备(例如，硬盘、软盘、磁条...)、光盘(例如，压缩光盘(CD)、数字多功能盘(DVD)...)、智能卡以及闪存装置(例如，卡、棒、键驱动器...)。计算机可读传输介质可包括载波或类似物。当然，本领域的技术人员将认识到，可以对这种配置做出许多变型，而不偏离所公开的主题的范围或精神。
以上所描述的包括本主题创新的示例。当然，不可能描述组件或方法的每一可想到的组合以用于描述本主题创新的目的，但本领域的普通技术人员可以认识到，本主题创新的许多进一步的组合和排列是可能的。因此，所公开的主题旨在涵盖落入本公开的精神和范围内的所有此类更改、修改和变化。此外，就术语“包含”、“具有”及其变体被用于在详细描述或权利要求书中来说，此术语旨在以类似于术语“包括”的方式是包含性，如“包括”当在权利要求中作为衔接词使用时被解释的那样。
而且，在此使用词“示例性”来表示作为示例、实例或例示。在此描述为“示例性”的任何方面或设计不必然被解释为相对于其他方面或设计是优选的或有益的。而是，词示例性的使用意欲以具体的方式来提供概念。在本申请中使用的词语“或”意欲表示包括性的“或”而不是排他性的“或”。即，除非另外指定或从环境清楚，“X使用A或B”意欲表示自然包括排列的任何一种。即，如果X使用A、X使用B或X使用A和B两者，则在上述情况的任何一种下满足“X使用A或B”。另外，在本申请和所附的权利要求中使用的冠词“一个”应当一般被解释为表示“一个或多个”，除非另外指定或从环境清楚与单数形式相关。
另外，已经以对于在电子存储器内的数据比特的算法或处理操作的方式来提供了详细描述的一些部分。这些处理说明和步骤是由本领域内的技术人员使用来有效地向其他等同的技术人员传送它们的工作的实质的机制。处理在此一般被设想为导致期望结果的行为的自我一致的序列。通常，虽然不必然地，这些数量采取能够被存储、传送、组合、比较和/或操纵的电子和/或磁信号的形式。
已经主要因为通用而证明方便的是，将这些信号称为比特、值、元素、符号、字符、项目或数量等。然而，应当记住的是，所有这些和类似的术语要与适当的物理数量相关联，并且仅是被应用到这些数量的方便的标签。除非另外具体描述或从上述说明显然，可以明白，贯穿所公开的主题，使用诸如处理、计算、复制、模仿、确定或发送等的术语的讨论指的是处理***和/或类似消费者或工业电子装置或机器的行为和处理，该处理***和/或类似消费者或工业电子装置或机器将被表示为在电子装置的电路、寄存器或存储器内的物理(电气或电子)数量的数据或信号操纵或变换为被类似地表示为在机器或计算机***存储器或寄存器或其他这样的信息存储、发送和/或显示装置内的物理数量的其他数据或信号。
关于由上述组件、架构、电路和处理等等执行的各种功能等，用于描述这些组件的术语(包括对于“部件”的引用)意欲对应于——除非另外指示——执行所述组件的指定功能的任何组件(例如，功能上的等同物)，即使在结构上不等同于所公开的结构，该所公开的结构执行在在此说明的实施例的示例性方面中的功能。另外，虽然可能已经仅相对于几种实现方式之一公开了特定特征，但是这样的特征可以与可能对于任何给定或特定应用期望和有益的其他实现方式的一个或多个其他特征组合。也可以认识到，实施例包括***以及具有用于执行各个处理的行为和/或事件的计算机可执行指令的计算机可读介质。

Claims (14)

1.一种用于形成包括三维存储器装置的装置的方法，包括：
在绝缘半导体衬底上布置第一字线材料层，并且选择响应于电压产生第一离子的用于所述第一字线材料层的第一导电材料；
在所述第一字线材料层上布置第一绝缘材料层；
在所述第一绝缘材料层上布置第二字线材料层；
在所述第二字线材料层上布置第二绝缘材料层；
形成通孔，所述通孔穿过所述第一字线材料层、所述第一绝缘材料层、所述第二字线材料层和所述第二绝缘材料层，其中，在所述通孔内过蚀刻所述第一字线材料层和所述第二字线材料层，以在所述第一字线材料层中形成第一凹陷，并且在所述第二字线材料层中形成第二凹陷；
在所述通孔的所述第一凹陷和所述第二凹陷内沉积选择材料，其中，所述选择材料与所述第一字线材料层和所述第二字线材料层电接触；
在所述通孔的所述第一凹陷和所述第二凹陷内形成接触材料，其中，所述接触材料与所述选择材料电接触；
在所述通孔内沉积转换材料层，所述转换材料层与在所述通孔的所述第一凹陷和所述第二凹陷内的所述选择材料电接触，并且与在所述通孔的所述第一凹陷和所述第二凹陷内的所述接触材料电接触；以及
在所述通孔内沉积位线材料层，所述位线材料层与所述转换材料层电接触，其中所述第一离子响应于具有第一极性并且超过阈值电压的所述电压，在所选择材料内形成第一导电丝。
2.根据权利要求1所述的方法，其中，在沉积所述选择材料之前，所述方法进一步包括：蚀刻所述第一字线材料层、所述第一绝缘材料层、所述第二字线材料层和所述第二绝缘材料层以形成第一字线和第二字线；其中，所述形成所述通孔进一步包括：形成所述通孔，所述通孔穿过所述第一字线和所述第二字线。
3.根据权利要求2所述的方法，其中：
所述绝缘半导体衬底包括在其中制造的多个CMOS器件；
所述多个CMOS器件选自由处理器、逻辑阵列、缓冲器、位线控制器、字线控制器和控制器组成的组；
所述第一字线材料层耦合到所述多个CMOS器件的至少第一部分，所述方法进一步包括：
将可视化显示器耦合到所述多个CMOS器件的至少第二部分；
将无线通信接口耦合到所述多个CMOS器件的至少第三部分；
将电源耦合到所述多个CMOS器件的至少第四部分；并且
将所述绝缘半导体衬底、所述可视化显示器、所述无线通信接口和所述电源布置在外壳内。
4.根据权利要求3所述的方法，进一步包括在电路板上布置所述绝缘半导体衬底，其中，所述电路板选自由柔性印刷电路板和硬性印刷电路板组成的组。
5.根据权利要求1所述的方法，其中，满足以下内容中的至少一项：
所述第一字线材料层选自由W、Ti、Cu、Al、Ag、Pt、Pd、Ta、Ni、Cr、Fe、Au、Co、金属氮化物、TiN、TaN、贵金属、至少部分地包含贵金属的金属合金、以及Ag、Cu、Au、Co、Ni、Al或Fe的合金组成的组；
所述选择材料包括选自由非晶硅、非化学计量的氧化物、TiOx、AlOx、HfOx、SiOx、TaOx、CuOx、NbOx、本征半导体材料、硫族化物和前述物质的合金组成的组中的材料；
所述接触材料选自由W、Ti、Cu、Al、Ag、Pt、Pd、Ta、Ni、Cr、金属氮化物、TiN、TaN、导电半导体材料、SiGe、掺杂多晶硅、掺杂SiGe、Si、Fe、Au、Co、贵金属、至少部分地包含贵金属的金属合金、以及Ag、Cu、Au、Co、Ni、Al或Fe的合金组成的组；
所述转换材料层包括选自由非晶硅、非化学计量的氧化物、TiOx、AlOx、HfOx、SiOx、TaOx、CuOx、NbOx和本征半导体材料组成的组中的材料；以及
所述位线材料层选自由W、Ti、Cu、Al、Ag、Cu、Pt、Pd、Ta、Ni、Cr、金属氮化物、TiN和TaN组成的组。
6.根据权利要求1所述的方法，进一步包括：在所述位线材料层的顶部上沉积钝化材料层。
7.根据权利要求1所述的方法，其中，所述通孔包括选自由下述形状构成的组的形状：圆柱体、大体圆柱体、矩形棱柱、大体矩形棱柱、截顶圆锥体和大体截顶圆锥体。
8.根据权利要求1所述的方法，其中，第一存储器装置包括：
所述第一字线材料层的一部分、在所述通孔的所述第一凹陷内的所述选择材料、在所述通孔的所述第一凹陷内的所述接触材料，
在所述通孔内的所述转换材料层的第一部分，所述转换材料层的该第一部分与在所述通孔的所述第一凹陷内的所述选择材料横向相邻并且与在所述通孔的所述第一凹陷内的所述接触材料横向相邻，以及
在所述通孔内的所述位线材料层的第一部分，所述位线材料层的该第一部分与所述转换材料层的所述第一部分横向相邻；
并且其中，第二存储器装置包括：
所述第二字线材料层的一部分、在所述通孔的所述第二凹陷内的所述选择材料、在所述通孔的所述第二凹陷内的所述接触材料，
在所述通孔内的所述转换材料层的第二部分，所述转换材料层的该第二部分与在所述通孔的所述第二凹陷内的所述选择材料横向相邻并且与在所述通孔的所述第二凹陷内的所述接触材料横向相邻，以及
在所述通孔内的所述位线材料层的第二部分，所述位线材料层的该第二部分与所述转换材料层的所述第二部分横向相邻。
9.根据权利要求8所述的方法，其中，所述第二存储器装置相对于所述第一存储器装置垂直地堆叠。
10.根据权利要求1所述的方法，其中，在所述形成所述通孔的步骤之前，所述方法进一步包括：
从所述第一字线材料层形成第一字线；以及
从所述第二字线材料层形成第二字线；其中，形成所述通孔包括形成穿过所述第一字线和所述第二字线的通孔，并且其中，从所述第一字线形成所述第一凹陷，并且从所述第二字线形成所述第二凹陷。
11.根据权利要求10所述的方法，其中，在所述形成所述通孔的步骤之前，所述方法进一步包括：
从所述第一字线材料层形成第三字线；
从所述第二字线材料层形成第四字线；以及
形成穿过所述第三字线和所述第四字线的第二通孔，
其中，在所述第二通孔内过蚀刻所述第一字线材料层和所述第二字线材料层，以在所述第三字线内形成第三凹陷，并在所述第四字线内形成第四凹陷。
12.根据权利要求11所述的方法，其中：
相对于所述第三字线横向地定位所述第一字线；
相对于所述第四字线横向地定位所述第二字线；
在所述第一字线上方垂直地定位所述第二字线；并且
在所述第三字线上方垂直地定位所述第四字线。
13.根据权利要求1所述的方法，其中：
所述第一导电丝响应于降低到低于第二阈值电压的电压，至少部分地变形。
14.根据权利要求1所述的方法，其中：
形成所述接触材料还包括选择响应于电压形成第二离子的材料，其中所述第二离子响应于具有第二极性的电压，在所选择材料内形成第二导电丝。
CN201510260810.5A 2014-05-20 2015-05-20 电阻式存储器架构和装置 Active CN105118916B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462000952P 2014-05-20 2014-05-20
US62/000,952 2014-05-20
US14/641,466 2015-03-09
US14/641,466 US9768234B2 (en) 2014-05-20 2015-03-09 Resistive memory architecture and devices

Publications (2)

Publication Number Publication Date
CN105118916A CN105118916A (zh) 2015-12-02
CN105118916B true CN105118916B (zh) 2018-09-28

Family

ID=54556634

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510260810.5A Active CN105118916B (zh) 2014-05-20 2015-05-20 电阻式存储器架构和装置

Country Status (5)

Country Link
US (1) US9768234B2 (zh)
JP (1) JP2015220465A (zh)
KR (1) KR102407740B1 (zh)
CN (1) CN105118916B (zh)
TW (1) TWI666760B (zh)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI611404B (zh) * 2015-11-27 2018-01-11 國立高雄應用科技大學 未採用活性電極之電阻式記憶體及其製造方法
US10128262B2 (en) * 2015-12-26 2018-11-13 Intel Corporation Vertical memory having varying storage cell design through the storage cell stack
US9929213B2 (en) * 2016-01-27 2018-03-27 Western Digital Technologies, Inc. Nano-particle matrix for 3D NVM RRAM
US9825098B2 (en) * 2016-03-04 2017-11-21 Toshiba Memory Corporation Semiconductor memory device
US9947722B2 (en) * 2016-03-16 2018-04-17 Toshiba Memory Corporation Semiconductor memory device
US10873023B2 (en) 2016-03-31 2020-12-22 Crossbar, Inc. Using aluminum as etch stop layer
US9947721B2 (en) 2016-04-01 2018-04-17 Micron Technology, Inc. Thermal insulation for three-dimensional memory arrays
WO2017185326A1 (zh) * 2016-04-29 2017-11-02 中国科学院微电子研究所 一种自选通阻变存储器件及其制备方法
JP6775349B2 (ja) * 2016-08-09 2020-10-28 東京エレクトロン株式会社 不揮発性記憶装置の製造方法
US9876055B1 (en) * 2016-12-02 2018-01-23 Macronix International Co., Ltd. Three-dimensional semiconductor device and method for forming the same
KR102551799B1 (ko) * 2016-12-06 2023-07-05 삼성전자주식회사 반도체 소자
TWI632645B (zh) * 2017-03-09 2018-08-11 旺宏電子股份有限公司 立體記憶體元件及其製作方法
US10374013B2 (en) * 2017-03-30 2019-08-06 Sandisk Technologies Llc Methods and apparatus for three-dimensional nonvolatile memory
US10424728B2 (en) 2017-08-25 2019-09-24 Micron Technology, Inc. Self-selecting memory cell with dielectric barrier
WO2019066964A1 (en) * 2017-09-29 2019-04-04 Intel Corporation DRAM 1S-1C WITH NON-VOLATILE CBRAM ELEMENT
US11793093B2 (en) 2017-09-29 2023-10-17 Crossbar, Inc. Resistive random access memory and fabrication techniques
US10686129B2 (en) * 2017-11-29 2020-06-16 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory device
FR3076052B1 (fr) * 2017-12-22 2021-12-31 Commissariat Energie Atomique Memoire resistive en trois dimensions et procede permettant d'obtenir une telle memoire
EP3506360A1 (en) 2017-12-29 2019-07-03 IMEC vzw Three-dimensional semiconductor memory device and method for manufacturing thereof
US10797107B2 (en) * 2018-02-27 2020-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory device including phase change material layers and method for manufacturing thereof
JP2019161012A (ja) * 2018-03-13 2019-09-19 東芝メモリ株式会社 記憶装置
JP2019165114A (ja) 2018-03-20 2019-09-26 東芝メモリ株式会社 抵抗変化型記憶装置
US10729012B2 (en) 2018-04-24 2020-07-28 Micron Technology, Inc. Buried lines and related fabrication techniques
US10950663B2 (en) * 2018-04-24 2021-03-16 Micron Technology, Inc. Cross-point memory array and related fabrication techniques
US10825867B2 (en) 2018-04-24 2020-11-03 Micron Technology, Inc. Cross-point memory array and related fabrication techniques
US10700129B2 (en) 2018-06-22 2020-06-30 International Business Machines Corporation Vertical array of resistive switching devices having a tunable oxygen vacancy concentration
US10553647B2 (en) * 2018-06-28 2020-02-04 Sandisk Technologies Llc Methods and apparatus for three-dimensional non-volatile memory
KR102578801B1 (ko) * 2018-08-29 2023-09-18 삼성전자주식회사 가변 저항 메모리 장치
US11631717B2 (en) * 2018-09-28 2023-04-18 Intel Corporation 3D memory array with memory cells having a 3D selector and a storage component
US10971684B2 (en) * 2018-10-30 2021-04-06 Taiwan Semiconductor Manufacturing Co., Ltd. Intercalated metal/dielectric structure for nonvolatile memory devices
CN111192897A (zh) 2018-11-14 2020-05-22 芯恩（青岛）集成电路有限公司 半导体器件结构及其制作方法
JP6970076B2 (ja) 2018-11-16 2021-11-24 株式会社東芝 磁気記憶装置
FR3090194B1 (fr) * 2018-12-13 2020-12-18 Commissariat Energie Atomique Memoire resistive en trois dimensions et procede permettant d’obtenir une telle memoire
KR102649489B1 (ko) 2019-01-11 2024-03-21 삼성전자주식회사 가변 저항 메모리 소자
JP7341484B2 (ja) * 2019-02-20 2023-09-11 国立大学法人北海道国立大学機構 半導体メモリセル構造及び半導体記憶装置
US10727276B1 (en) 2019-05-24 2020-07-28 Sandisk Technologies Llc Three-dimensional NAND memory device containing two terminal selector and methods of using and making thereof
KR20210012425A (ko) * 2019-07-25 2021-02-03 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
JP2021082653A (ja) * 2019-11-15 2021-05-27 富士通株式会社 スイッチ素子及びスイッチ素子の製造方法
US11462686B2 (en) * 2020-06-22 2022-10-04 Nantero, Inc. Three-dimensional array architecture for resistive change element arrays and methods for making same
US11374018B2 (en) * 2020-07-17 2022-06-28 Macronix International Co., Ltd. Semiconductor structure
US20220302211A1 (en) * 2020-07-22 2022-09-22 Micron Technology, Inc. Memory device and method for manufacturing the same
US11342382B1 (en) 2020-12-11 2022-05-24 Micron Technology, Inc. Capacitive pillar architecture for a memory array
US11742025B2 (en) 2021-05-17 2023-08-29 Macronix International Co., Ltd. Memory device and operation method thereof
CN117352489A (zh) * 2022-06-21 2024-01-05 长鑫存储技术有限公司 半导体结构及其制造方法、存储芯片、电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008277543A (ja) * 2007-04-27 2008-11-13 Toshiba Corp 不揮発性半導体記憶装置
JP2014036034A (ja) * 2012-08-07 2014-02-24 Sharp Corp 不揮発性半導体記憶装置とその製造方法

Family Cites Families (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01123645A (ja) 1987-11-05 1989-05-16 Fuji Electric Co Ltd 電気集じん装置
US8218350B2 (en) 2000-02-11 2012-07-10 Axon Technologies Corporation Programmable metallization cell structure including an integrated diode, device including the structure, and method of forming same
JP2001249324A (ja) 2000-03-03 2001-09-14 Hitachi Ltd 液晶表示装置
US6855975B2 (en) 2002-04-10 2005-02-15 Micron Technology, Inc. Thin film diode integrated with chalcogenide memory cell
TWI233204B (en) 2002-07-26 2005-05-21 Infineon Technologies Ag Nonvolatile memory element and associated production methods and memory element arrangements
US6870755B2 (en) 2002-08-02 2005-03-22 Unity Semiconductor Corporation Re-writable memory with non-linear memory element
US7589343B2 (en) 2002-12-13 2009-09-15 Intel Corporation Memory and access device and method therefor
DE10320239B4 (de) 2003-05-07 2006-06-01 Infineon Technologies Ag DRAM-Speicherzelle und Verfahren zum Herstellen einer solchen DRAM-Speicherzelle
US7274064B2 (en) 2003-06-09 2007-09-25 Nanatero, Inc. Non-volatile electromechanical field effect devices and circuits using same and methods of forming same
US6849891B1 (en) 2003-12-08 2005-02-01 Sharp Laboratories Of America, Inc. RRAM memory cell electrodes
US7176530B1 (en) 2004-03-17 2007-02-13 National Semiconductor Corporation Configuration and fabrication of semiconductor structure having n-channel channel-junction field-effect transistor
US7339818B2 (en) 2004-06-04 2008-03-04 Micron Technology, Inc. Spintronic devices with integrated transistors
US7307268B2 (en) 2005-01-19 2007-12-11 Sandisk Corporation Structure and method for biasing phase change memory array for reliable writing
US7154774B2 (en) 2005-03-30 2006-12-26 Ovonyx, Inc. Detecting switching of access elements of phase change memory cells
US7280390B2 (en) 2005-04-14 2007-10-09 Ovonyx, Inc. Reading phase change memories without triggering reset cell threshold devices
US7382028B2 (en) 2005-04-15 2008-06-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming silicide and semiconductor device formed thereby
JP4684297B2 (ja) 2005-10-19 2011-05-18 富士通株式会社 不揮発性半導体記憶装置の書き込み方法
US7187577B1 (en) 2005-11-23 2007-03-06 Grandis, Inc. Method and system for providing current balanced writing for memory cells and magnetic devices
US7829875B2 (en) 2006-03-31 2010-11-09 Sandisk 3D Llc Nonvolatile rewritable memory cell comprising a resistivity-switching oxide or nitride and an antifuse
US8014199B2 (en) 2006-05-22 2011-09-06 Spansion Llc Memory system with switch element
US7824943B2 (en) 2006-06-04 2010-11-02 Akustica, Inc. Methods for trapping charge in a microelectromechanical system and microelectromechanical system employing same
US7932548B2 (en) 2006-07-14 2011-04-26 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
JP4869006B2 (ja) 2006-09-27 2012-02-01 株式会社東芝 半導体記憶装置の制御方法
JP4560025B2 (ja) 2006-09-29 2010-10-13 株式会社東芝 磁気ランダムアクセスメモリ及びその製造方法
CN101501850B (zh) 2006-10-16 2011-01-05 松下电器产业株式会社 非易失性存储元件及其制造方法
US10134985B2 (en) 2006-10-20 2018-11-20 The Regents Of The University Of Michigan Non-volatile solid state resistive switching devices
JP2008160031A (ja) 2006-12-26 2008-07-10 Sony Corp 記憶素子及びメモリ
JP4202411B2 (ja) 2006-12-28 2008-12-24 パナソニック株式会社 抵抗変化型素子および抵抗変化型記憶装置
US7382647B1 (en) 2007-02-27 2008-06-03 International Business Machines Corporation Rectifying element for a crosspoint based memory array architecture
WO2008107941A1 (ja) 2007-03-01 2008-09-12 Fujitsu Limited 半導体装置及びその製造方法
US7704788B2 (en) 2007-04-06 2010-04-27 Samsung Electronics Co., Ltd. Methods of fabricating multi-bit phase-change memory devices and devices formed thereby
US7579612B2 (en) 2007-04-25 2009-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive memory device having enhanced resist ratio and method of manufacturing same
JP2009117003A (ja) 2007-11-09 2009-05-28 Toshiba Corp 不揮発性メモリ装置のデータ読み出し方法
US7786464B2 (en) 2007-11-20 2010-08-31 Infineon Technologies Ag Integrated circuit having dielectric layer including nanocrystals
US7897953B2 (en) 2008-01-16 2011-03-01 Micron Technology, Inc. Multi-level programmable PCRAM memory
US7961506B2 (en) 2008-02-05 2011-06-14 Micron Technology, Inc. Multiple memory cells with rectifying device
US7961507B2 (en) 2008-03-11 2011-06-14 Micron Technology, Inc. Non-volatile memory with resistive access component
US7830698B2 (en) 2008-04-11 2010-11-09 Sandisk 3D Llc Multilevel nonvolatile memory device containing a carbon storage material and methods of making and using same
JP2009267185A (ja) 2008-04-28 2009-11-12 Sharp Corp 不揮発性半導体記憶装置
JP2010009669A (ja) 2008-06-26 2010-01-14 Toshiba Corp 半導体記憶装置
JP2010087007A (ja) 2008-09-29 2010-04-15 Elpida Memory Inc 相変化メモリ装置及びその製造方法
US7933136B2 (en) 2008-11-07 2011-04-26 Seagate Technology Llc Non-volatile memory cell with multiple resistive sense elements sharing a common switching device
JP2010118128A (ja) 2008-11-14 2010-05-27 Toshiba Corp 強誘電体メモリ
US8067815B2 (en) 2008-12-11 2011-11-29 Macronix International Co., Lt.d. Aluminum copper oxide based memory devices and methods for manufacture
JP2010146665A (ja) 2008-12-19 2010-07-01 Toshiba Corp 抵抗変化型不揮発性半導体メモリ
US8455855B2 (en) 2009-01-12 2013-06-04 Micron Technology, Inc. Memory cell having dielectric memory element
JP5367400B2 (ja) 2009-02-12 2013-12-11 株式会社東芝 半導体記憶装置、及びその製造方法
WO2010104918A1 (en) * 2009-03-10 2010-09-16 Contour Semiconductor, Inc. Three-dimensional memory array comprising vertical switches having three terminals
JP4846816B2 (ja) 2009-03-19 2011-12-28 株式会社東芝 抵抗変化型メモリ
US8420478B2 (en) 2009-03-31 2013-04-16 Intermolecular, Inc. Controlled localized defect paths for resistive memories
KR20100111165A (ko) * 2009-04-06 2010-10-14 삼성전자주식회사 3차원 메모리 소자
US8710483B2 (en) 2009-07-10 2014-04-29 Hewlett-Packard Development Company, L.P. Memristive junction with intrinsic rectifier
KR20110020533A (ko) * 2009-08-24 2011-03-03 삼성전자주식회사 재기입가능한 3차원 반도체 메모리 장치의 제조 방법
US8274130B2 (en) 2009-10-20 2012-09-25 Sandisk 3D Llc Punch-through diode steering element
US8072795B1 (en) 2009-10-28 2011-12-06 Intermolecular, Inc. Biploar resistive-switching memory with a single diode per memory cell
JP5558090B2 (ja) 2009-12-16 2014-07-23 株式会社東芝 抵抗変化型メモリセルアレイ
US8045364B2 (en) 2009-12-18 2011-10-25 Unity Semiconductor Corporation Non-volatile memory device ion barrier
US9536970B2 (en) * 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
US8198144B2 (en) 2010-06-11 2012-06-12 Crossbar, Inc. Pillar structure for memory device and method
US8411485B2 (en) 2010-06-14 2013-04-02 Crossbar, Inc. Non-volatile variable capacitive device including resistive memory cell
US8395926B2 (en) 2010-06-18 2013-03-12 Sandisk 3D Llc Memory cell with resistance-switching layers and lateral arrangement
US8520425B2 (en) 2010-06-18 2013-08-27 Sandisk 3D Llc Resistive random access memory with low current operation
US8351241B2 (en) 2010-06-24 2013-01-08 The Regents Of The University Of Michigan Rectification element and method for resistive switching for non volatile memory device
US10128261B2 (en) * 2010-06-30 2018-11-13 Sandisk Technologies Llc Cobalt-containing conductive layers for control gate electrodes in a memory structure
KR20120003351A (ko) * 2010-07-02 2012-01-10 삼성전자주식회사 3차원 비휘발성 메모리 장치 및 그 동작방법
US20120007035A1 (en) 2010-07-12 2012-01-12 Crossbar, Inc. Intrinsic Programming Current Control for a RRAM
US8467227B1 (en) 2010-11-04 2013-06-18 Crossbar, Inc. Hetero resistive switching material layer in RRAM device and method
US9251893B2 (en) 2010-08-20 2016-02-02 Shine C. Chung Multiple-bit programmable resistive memory using diode as program selector
KR101755234B1 (ko) * 2010-08-26 2017-07-07 삼성전자 주식회사 비휘발성 메모리 장치
TWI431762B (zh) 2010-09-16 2014-03-21 Univ Nat Sun Yat Sen 電阻式記憶體元件及其製作方法
US8767441B2 (en) 2010-11-04 2014-07-01 Crossbar, Inc. Switching device having a non-linear element
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
KR101811308B1 (ko) * 2010-11-10 2017-12-27 삼성전자주식회사 저항 변화 체를 갖는 비 휘발성 메모리 소자 및 그 제조방법
JP2012134439A (ja) 2010-11-30 2012-07-12 Elpida Memory Inc 半導体装置及びその製造方法
WO2012102183A1 (en) 2011-01-26 2012-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2012174766A (ja) 2011-02-18 2012-09-10 Toshiba Corp 不揮発性抵抗変化素子
JP5584155B2 (ja) 2011-03-16 2014-09-03 株式会社東芝 半導体メモリ
US8320160B2 (en) 2011-03-18 2012-11-27 Crossbar, Inc. NAND architecture having a resistive memory cell connected to a control gate of a field-effect transistor
FR2973554B1 (fr) 2011-04-04 2013-04-12 Commissariat Energie Atomique "dispositif electronique de type selecteur"
WO2012178114A2 (en) 2011-06-24 2012-12-27 Rambus Inc. Resistance memory cell
JP5548170B2 (ja) 2011-08-09 2014-07-16 株式会社東芝 抵抗変化メモリおよびその製造方法
WO2013052320A1 (en) 2011-10-03 2013-04-11 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
KR101338360B1 (ko) 2012-04-04 2013-12-06 광주과학기술원 선택 소자, 이를 포함하는 비휘발성 메모리 셀 및 이의 제조방법
TWI489461B (zh) 2012-09-04 2015-06-21 Ind Tech Res Inst 電阻式記憶體結構、其操作方法及製作方法
JP2014075424A (ja) 2012-10-03 2014-04-24 Toshiba Corp 不揮発性可変抵抗素子、制御装置および記憶装置
US8969843B2 (en) 2013-02-21 2015-03-03 Kabushiki Kaisha Toshiba Memory device
US9230987B2 (en) * 2014-02-20 2016-01-05 Sandisk Technologies Inc. Multilevel memory stack structure and methods of manufacturing the same
US9698153B2 (en) * 2013-03-12 2017-07-04 Sandisk Technologies Llc Vertical NAND and method of making thereof using sequential stack etching and self-aligned landing pad
US9099645B2 (en) 2013-03-22 2015-08-04 Kabushiki Kaisha Toshiba Resistance random access memory device
US9128119B2 (en) 2013-03-29 2015-09-08 Hamilton Sundstrand Corporation Electrical circuit testing
KR102267094B1 (ko) 2013-08-19 2021-06-18 이데미쓰 고산 가부시키가이샤 산화물 반도체 기판 및 쇼트키 배리어 다이오드
US8995169B1 (en) 2013-09-12 2015-03-31 Sandisk 3D Llc Method of operating FET low current 3D Re-RAM
JP2015056642A (ja) * 2013-09-13 2015-03-23 株式会社東芝 半導体記憶装置
US9023719B2 (en) * 2013-09-17 2015-05-05 Sandisk Technologies Inc. High aspect ratio memory hole channel contact formation
US9698201B2 (en) 2014-07-09 2017-07-04 Crossbar, Inc. High density selector-based non volatile memory cell and fabrication

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008277543A (ja) * 2007-04-27 2008-11-13 Toshiba Corp 不揮発性半導体記憶装置
JP2014036034A (ja) * 2012-08-07 2014-02-24 Sharp Corp 不揮発性半導体記憶装置とその製造方法

Also Published As

Publication number Publication date
KR102407740B1 (ko) 2022-06-10
KR20150133658A (ko) 2015-11-30
TW201613072A (en) 2016-04-01
JP2015220465A (ja) 2015-12-07
TWI666760B (zh) 2019-07-21
US9768234B2 (en) 2017-09-19
US20150340406A1 (en) 2015-11-26
CN105118916A (zh) 2015-12-02

Similar Documents

Publication Publication Date Title
CN105118916B (zh) 电阻式存储器架构和装置
CN105304132B (zh) 利用易失性开关双端装置和mos晶体管的非易失性存储器单元
CN104916776B (zh) 用于两端点存储器的选择器装置
US9343668B2 (en) Low temperature in-situ doped silicon-based conductor material for memory cell
US9520561B1 (en) Controlling on-state current for two-terminal memory
TWI694591B (zh) 具水平存取線之自選擇記憶體陣列
JP5469239B2 (ja) 垂直ビット線を有する再プログラミング可能な不揮発性メモリ素子の３次元アレイ
CN104051277B (zh) 减少双端存储器金属电极中的扩散
KR102231460B1 (ko) 강화된 전기장을 갖는 3-차원 2-단자 메모리
JP5722874B2 (ja) 垂直ビット線および片側ワード線アーキテクチャを有する再プログラミング可能な不揮発性メモリ素子の３次元アレイ
CN105336366A (zh) 包含并联晶体管和双端子开关器件的nand阵列
US10134984B1 (en) Two-terminal memory electrode comprising a non-continuous contact surface
CN104835910A (zh) 可缩放的基于硅的电阻式存储器装置
US9583701B1 (en) Methods for fabricating resistive memory device switching material using ion implantation
US20230157186A1 (en) Non-stoichiometric resistive switching memory device and fabrication methods
CN103050623A (zh) 一种具备多阻态特性的二阶忆阻器及其调制方法
US11387409B1 (en) Formation of structurally robust nanoscale Ag-based conductive structure
CN107403866B (zh) 非化学计量电阻式切换内存装置和制造方法
CN107425115A (zh) 利用铝作为蚀刻停止层
KR20160110012A (ko) 저항성 메모리 아키텍처 및 디바이스들
CN101958335A (zh) 相变随机存取存储器及制造方法、编程方法
CN104051620A (zh) 双端存储器的通态电流的控制
CN104835911A (zh) 使用集成电路铸造相容工艺的单片集成电阻式存储器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210806

Address after: Building C, No. 888, Huanhu West 2nd Road, Lingang New District, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai

Patentee after: Xinyuan semiconductor (Shanghai) Co.,Ltd.

Address before: California, USA

Patentee before: CROSSBAR, Inc.