CN106783892B - 一种阵列基板、显示面板及显示装置 - Google Patents

一种阵列基板、显示面板及显示装置 Download PDF

Info

Publication number
CN106783892B
CN106783892B CN201710082722.XA CN201710082722A CN106783892B CN 106783892 B CN106783892 B CN 106783892B CN 201710082722 A CN201710082722 A CN 201710082722A CN 106783892 B CN106783892 B CN 106783892B
Authority
CN
China
Prior art keywords
sub
pix
data line
column
line segment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710082722.XA
Other languages
English (en)
Other versions
CN106783892A (zh
Inventor
严允晟
刘立伟
林允植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710082722.XA priority Critical patent/CN106783892B/zh
Publication of CN106783892A publication Critical patent/CN106783892A/zh
Application granted granted Critical
Publication of CN106783892B publication Critical patent/CN106783892B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明实施例提供一种阵列基板、显示面板及显示装置，显示技术领域，能够解决该阵列基板在用于显示时，出现明暗相间的云纹现象。该阵列基板，包括矩阵形式排列的亚像素、以及多条数据线，同一列的亚像素由同一条数据线驱动，任意相邻两列亚像素组成一亚像素组，针对同一个亚像素组，第一亚像素列中每个亚像素对应一数据线段，每一亚像素对应的数据线段位于该亚像素靠近或远离第二亚像素列的一侧，形成第一数据线的各数据线段中至少存在一个数据线段与其余数据线段分别分布在该第一亚像素列不同侧；同一个数据线组中的两条数据线沿该亚像素组中两列亚像素的缝隙对称；沿所述行方向上，相邻亚像素之间设置有数据线段的缝隙宽度大于未设置有数据线段缝隙宽度。

Description

一种阵列基板、显示面板及显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板、显示面板及显示装置。
背景技术
现有的显示装置中一般包括多条横纵交叉的栅线和数据线，并界定出多个以矩阵形式排列的亚像素，即，每相邻行的亚像素之间的位置设置有栅线，每相邻列的亚像素之间的位置设置有数据线。
在此基础上，现有技术中，为了提高开口率，如图1所示，在间隔的相邻列的亚像素之间的位置设置两条数据线，该两条数据线分别与相邻的亚像素连接，并且在设有数据线的相邻列的亚像素之间具有较宽的间隙，且该较宽的间隙对应的位置设置有较宽的黑矩阵，以对数据线起到遮挡作用，同时起到防混色的作用；而对于未设有数据线的相邻列的亚像素之间具有较窄的间隙，同样在该较窄的间隙对应的位置设置有较窄的黑矩阵，起到防混色的作用。
然而，对于上述设置结构，以普通的红色亚像素、绿色亚像素、蓝色亚像素为例，由于在相邻列的亚像素之间的位置间隔设置数据线，从而使得相邻的六列亚像素构成亚像素的最小重复单元，其中，图1中未示出栅线对应位置的黑矩阵。对于图1中同行的亚像素，相邻的六列亚像素：红色亚像素(R)、绿色亚像素(G)、蓝色亚像素(B)、红色亚像素(R’)、绿色亚像素(G’)、蓝色亚像素(B’)构成一个分布周期，在该分布周期内，相邻的红色亚像素(R)、绿色亚像素(G)和蓝色亚像素(B)区域A1的宽度为L1，相邻的红色亚像素(R’)、绿色亚像素(G’)、蓝色亚像素(B’)区域A2的宽度为L2。
从图1中可以看出，区域A1中具有两组相邻的亚像素之间设置有数据线，一组相邻的亚像素之间未设置数据线；区域A2中具有一组相邻的亚像素之间设置有数据线，两组相邻的亚像素之间未设置数据线，从而使得区域A1的宽度为L1大于区域A2的宽度为L2，进而使得区域A1的面积大于区域A2的面积，而区域A1和区域A2中的发光面积相同，这样一来，导致了区域A1相对于区域A2的较暗，进而导致该显示装置在显示的过程中出现明暗相间的云纹现象(Mura)。
发明内容
本发明的实施例提供一种阵列基板、显示面板及显示装置，能够解决该阵列基板在用于显示时，出现明暗相间的云纹现象(Mura)。
为达到上述目的，本发明的实施例采用如下技术方案：
本发明实施例一方面提供一种阵列基板，包括矩阵形式排列的亚像素、以及多条数据线，同一列的亚像素由同一条数据线驱动，任意相邻两列亚像素组成一亚像素组，每个亚像素组由第一亚像素列和第二亚像素列构成；针对同一个亚像素组，所述第一亚像素列中每个亚像素对应一数据线段，每一亚像素对应的所述数据线段位于该亚像素靠近所述第二亚像素列的一侧、或位于该亚像素远离所述第二亚像素列的一侧；与所述第一亚像素列中每个亚像素一一对应的所述数据线段依次相接形成驱动该第一亚像素列的第一数据线，形成所述第一数据线的各数据线段中至少存在一个数据线段与其余数据线段分别分布在该第一亚像素列不同侧；驱动每个亚像素组中第一亚像素列的第一数据线和驱动该亚像素组中第二亚像素列的第二数据线构成一数据线组，同一个数据线组中的两条数据线沿该亚像素组中两列亚像素的缝隙对称；沿所述行方向上，相邻亚像素之间设置有所述数据线段的缝隙宽度大于未设置有所述数据线段缝隙宽度。
进一步的，形成所述第一数据线的各数据线段中，位于所述第一亚像素列靠近所述第二亚像素列一侧的多个所述数据线段间隔设置，位于所述第一亚像素列远离所述第二亚像素列一侧的多个所述数据线段间隔设置。
进一步的，位于所述第一亚像素列靠近所述第二亚像素列一侧的多个所述数据线段等间隔设置，位于所述第一亚像素列远离所述第二亚像素列一侧的多个所述数据线段等间隔设置。
进一步的，靠近所述第二亚像素列一侧的相邻两个数据线段之间的间隔对应的亚像素数量与远离所述第二亚像素列一侧的相邻两个数据线段之间的间隔对应的亚像素数量相同。
进一步的，所述相邻两个数据线段之间的间隔对应的亚像素数量为N，其中N＝1、2、3、4、5、或6。
进一步的，每一数据线中，位于相邻且不同侧的两个数据线段通过位于该两个数据线段分别对应的两个相邻的亚像素之间的缝隙处的数据连接线连接。
进一步的，所述数据连接线为直线。
进一步的，所述数据连接线沿所述行方向设置。
本发明实施例另一方面还提供一种显示面板，包括上述任一种的阵列基板。
本发明实施例另一方面还提供一种显示装置，包括上述任一种的的显示面板。
本发明实施例提供一种阵列基板、显示面板及显示装置，该阵列基板包括矩阵形式排列的亚像素、以及多条数据线，同一列的亚像素由同一条数据线驱动，任意相邻两列亚像素组成一亚像素组，每个亚像素组由第一亚像素列和第二亚像素列构成。其中，针对同一个亚像素组，第一亚像素列中每个亚像素对应一数据线段，每一亚像素对应的数据线段位于该亚像素靠近第二亚像素列的一侧、或位于该亚像素远离第二亚像素列的一侧。
在此基础上，与第一亚像素列中每个亚像素一一对应的数据线段依次相接形成驱动该第一亚像素列的第一数据线，形成第一数据线的各数据线段中至少存在一个数据线段与其余数据线段分别分布在该第一亚像素列不同侧；并且驱动每个亚像素组中第一亚像素列的第一数据线和驱动该亚像素组中第二亚像素列的第二数据线构成一数据线组，同一个数据线组中的两条数据线沿该亚像素组中两列亚像素的缝隙对称。
这样一来，每一行的亚像素中，相邻亚像素之间设置有数据线段的缝隙与未设置有数据线段缝隙依次交替设置，由于沿行方向上，相邻亚像素之间设置有数据线段的缝隙宽度大于未设置有数据线段缝隙宽度，从而使得每一行亚像素中出现明暗交替的显示区域；在此基础上，由于第一数据线的各数据线段分布在该第一亚像素列不同侧，第二数据线与第一数据线沿该亚像素组中两列亚像素的缝隙对称，从而使得沿列方向上，相邻且不同侧的两个数据线段所对应的两行亚像素中，第一行亚像素中设置数据线段的缝隙与第二行亚像素中未设置数据线段的缝隙相对，第一行亚像素中未设置数据线段的缝隙与第一行亚像素中设置数据线段的缝隙相对，从而使得该两行亚像素中明暗交替的显示区域错位排列，即第一行的较亮的显示区与第二行较暗的显示区相对，第一行的较暗的显示区与第二行较亮的显示区相对，相较于原有的设置方式中交替的整列较暗的显示区和整列较亮的显示区而言，本发明中的设置方式使得在列方向和行方向均为明暗相间的显示区，从而使得该阵列基板在应用于显示时，明暗相间的显示区分散于整个基板，而不会出现明暗相间的条纹状的云纹现象(Mura)。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中提供的一种阵列基板的结构示意图；
图2为本发明实施例提供的一种阵列基板的结构示意图；
图3为本发明实施例提供的另一种阵列基板的结构示意图；
图4为本发明实施例提供的又一种阵列基板的结构示意图。
附图标记：
10-亚像素；100-亚像素组；101-第一亚像素列；102-第二亚像素列；20-数据线；21-第一数据线；22-第二数据线；200-数据线组；201，201’-数据线段；202-数据连接线。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种阵列基板，如图2所示，该阵列基板包括矩阵形式排列的亚像素10、以及多条数据线20，其中亚像素10是由对应的像素电极所界定的区域；同一列的亚像素10由同一条数据线20驱动，任意相邻两列亚像素组成一亚像素组100，每个亚像素组100由第一亚像素列101和第二亚像素列102构成。
针对同一个亚像素组100，如图2所示，第一亚像素列101中每个亚像素10对应一数据线段201，每一亚像素10对应的数据线段201位于该亚像素10靠近第二亚像素列102的一侧、或位于该亚像素10远离第二亚像素列102的一侧。与第一亚像素列101中每个亚像素10一一对应的数据线段201依次相接形成驱动该第一亚像素列101的第一数据线21，形成第一数据线21的各数据线段201中至少存在一个数据线段201与其余数据线段201分别分布在该第一亚像素列101不同侧，例如，图2中的数据线段201和数据线段201’所示。
同时，如图2所示，驱动每个亚像素组100中第一亚像素列101的第一数据线21和驱动该亚像素组100中第二亚像素列102的第二数据线22构成一数据线组200，同一个数据线组200中的两条数据线沿该亚像素组100中两列亚像素的缝隙对称。其中，在该缝隙的宽度足够小的情况下，可以直接将该缝隙视为一条线；而当该缝隙的宽度较宽的情况下，同一个数据线组200中的两条数据线沿该亚像素组100中两列亚像素的缝隙的中线对称。
此外，沿行方向X-X’上，相邻亚像素之间设置有数据线段201的缝隙宽度大于未设置有数据线段201缝隙宽度。需要说明的是，根据本发明中的数据线22的排布方式，上述相邻亚像素之间设置有数据线段201的缝隙均设置有两个数据线段201。
这样一来，每一行的亚像素中，相邻亚像素10之间设置有数据线段201的缝隙与未设置有数据线段201缝隙依次交替设置，由于沿行方向X-X’上，相邻亚像素10之间设置有数据线段201的缝隙宽度大于未设置有数据线段201缝隙宽度，从而使得每一行亚像素中出现明暗交替的显示区域，例如图2中示出的区域A1(较暗区域)和区域A2(较亮区域)交替设置；在此基础上，由于第一数据线21的各数据线段201分布在该第一亚像素列101不同侧，第二数据线22与第一数据线21沿该亚像素组100中两列亚像素的缝隙对称，从而使得沿列方向Y-Y’上，相邻且不同侧的两个数据线段201和201’所对应的两行亚像素中，第一行亚像素中设置数据线段的缝隙与第二行亚像素中未设置数据线段的缝隙相对，第一行亚像素中未设置数据线段的缝隙与第一行亚像素中设置数据线段的缝隙相对，从而使得该两行亚像素中明暗交替的显示区域错位排列，即第一行的区域A2(较亮区域)与第二行的区域A1(较暗区域)相对，第一行的区域A1(较暗区域)与第二行的区域A2(较亮区域)相对，相较于原有的设置方式中交替设置的整列较暗的显示区和整列较亮的显示区而言，本发明中的设置方式使得在列方向和行方向均为明暗相间的显示区，从而使得该阵列基板在应用于显示时，明暗相间的显示区分散于整个基板，而不会出现明暗相间的条纹状的云纹现象(Mura)。
以下对上述与第一亚像素列101中每个亚像素10一一对应的数据线段201依次相接形成驱动该第一亚像素列101的第一数据线21做进一步的说明。以下实施例均是以第一数据线21为例进行说明的，由于第二数据线22与第一数据线21为对称结构，可以参考该第一数据线21的设置，此处不再赘述。
具体的，位于第一亚像素列101同一侧的数据线段201或者数据线段201’直接首尾依次连接，然而对于该第一数据线21中，如图2所示，位于相邻且不同侧的两个数据线段201和201’需要通过跨过该第一亚像素列101的数据连接线202相连接。
在此情况下，为了避免上述数据连接线202与亚像素中的像素电极产生交叠，从而使得数据连接线202与像素电极之间产生寄生电容，进而对显示画面产生不良影响，因此，优选的，如图2所示，将连接上述相邻且不同侧的两个数据线段201和201’的数据连接线202设置于该两个数据线段分别对应的两个相邻的亚像素10之间的缝隙处。
进一步的，为了降低数据线20的整体电阻，优选的，如图2所示，上述数据连接线202为直线形状。同样为了降低数据线的整体电阻，优选的，如图2所示，上述数据连接线202沿行方向X-X’设置，使得该数据连接线202的长度最小，从而电阻最小。
在此基础上，为了更进一步的使得该阵列基板在应用于显示时，上述区域A1(较暗区域)和区域A2(较亮区域)分散的更均匀，从而使得用户在观看时，肉眼不易观测到明暗相间的条纹状的云纹现象(Mura)，本发明优选的，如图3所示，形成第一数据线21的各数据线段中，位于第一亚像素列101靠近第二亚像素列102一侧的多个数据线段201’间隔设置，位于第一亚像素列101远离第二亚像素列102一侧的多个数据线段201间隔设置。
更进一步的，为了保证上述区域A1(较暗区域)和区域A2(较亮区域)分散的更均匀，本发明优选的，如图3所示，位于第一亚像素列101靠近第二亚像素列102一侧的多个数据线段201’等间隔设置，位于第一亚像素列101远离第二亚像素列102一侧的多个数据线段201等间隔设置。
此处需要说明的是，形成第一数据线21的各数据线段中，可以是靠近第二亚像素列102一侧的相邻两个数据线段201’之间的间隔对应的亚像素10数量与远离第二亚像素列102一侧的相邻两个数据线段201之间的间隔对应的亚像素10数量不同，例如靠近第二亚像素列102一侧的相邻两个数据线段201’之间的间隔对应的亚像素10数量可以为3个，而远离第二亚像素列102一侧的相邻两个数据线段201之间的间隔对应的亚像素10数量为2个。
当然也可以是靠近第二亚像素列102一侧的相邻两个数据线段201’之间的间隔对应的亚像素10数量与远离第二亚像素列102一侧的相邻两个数据线段201之间的间隔对应的亚像素10数量相同，例如，图3中示出的靠近第二亚像素列102一侧的相邻两个数据线段201’之间的间隔对应的亚像素10数量与远离第二亚像素列102一侧的相邻两个数据线段201之间的间隔对应的亚像素10数量均为2个。
更进一步的，为了保证上述区域A1(较暗区域)和区域A2(较亮区域)尽可能的均匀分散，本发明优选的，靠近第二亚像素列102一侧的相邻两个数据线段201’之间的间隔对应的亚像素10数量与远离第二亚像素列102一侧的相邻两个数据线段201之间的间隔对应的亚像素10数量相同，且相邻两个数据线段(201和201，或者，201’和201’)之间的间隔对应的亚像素数量为N，其中N＝1、2、3、4、5、或6，其中，图3示出了N＝2的设置情况，图4示出了N＝1的设置情况。
此处需要说明的是，由于当N的取值大于6时，沿列方向Y-Y’相邻且同为区域A1(较暗区域)的个数较多，从而仍可能会出现一定的较暗显示条纹，以及相邻且同为区域A2(较亮区域)的个数较多，仍可能会出现一定的较亮显示条纹，从而不利于画面的显示，因此本发明优选的N的取值小于或等于6，也即，N＝1、2、3、4、5、或6。
此处还需要说明的是，图4中示出的N＝1的设置情况，为本发明最优选的设置方式，在该设置情况下，对于形成第一数据线21的各数据线段中，靠近第二亚像素列102一侧的一个数据线段201’与远离第二亚像素列102一侧一个数据线段201依次交替设置，从而能够使得沿行方向X-X’以及列方向Y-Y’均为一个区域A1(较暗区域)和一个区域A2(较亮区域)依次交替设置，进而使得阵列基板在用于显示时，区域A1(较暗区域)和区域A2(较亮区域)最为分散，从而使得区域A1和区域A2均匀分布，进而使得通过肉眼观测不到明暗相间的条纹状的云纹现象(Mura)。
本发明实施例还提供一种显示面板，包括上述任一种阵列基板，具有与前述实施例提供的阵列基板相同的结构和有益效果。由于前述实施例已经对阵列基板的结构和有益效果进行了详细的描述，此处不再赘述。
需要说明的是，在本发明实施例中，显示面板至少可以包括液晶显示面板和有机发光二极管显示面板。
本发明实施例还提供一种显示装置，包括上述显示面板，该显示面板包括上述任一种阵列基板，具有与前述实施例提供的阵列基板相同的结构和有益效果。由于前述实施例已经对阵列基板的结构和有益效果进行了详细的描述，此处不再赘述。
此处需要说明的是，在本发明实施例中，显示装置可以是液晶电视、数码相框、手机或平板电脑等任何具有显示功能的产品或者部件中。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种阵列基板，包括矩阵形式排列的亚像素、以及多条数据线，同一列的亚像素由同一条数据线驱动，其特征在于，任意相邻两列亚像素组成一亚像素组，每个亚像素组由第一亚像素列和第二亚像素列构成；
针对同一个亚像素组，所述第一亚像素列中每个亚像素对应一数据线段，每一亚像素对应的所述数据线段位于该亚像素靠近所述第二亚像素列的一侧、或位于该亚像素远离所述第二亚像素列的一侧；与所述第一亚像素列中每个亚像素一一对应的所述数据线段依次相接形成驱动该第一亚像素列的第一数据线，形成所述第一数据线的各数据线段中至少存在一个数据线段与其余数据线段分别分布在该第一亚像素列不同侧；
驱动每个亚像素组中第一亚像素列的第一数据线和驱动该亚像素组中第二亚像素列的第二数据线构成一数据线组，同一个数据线组中的两条数据线沿该亚像素组中两列亚像素的缝隙的中线对称；
沿行方向上，相邻亚像素之间设置有所述数据线段的缝隙宽度大于未设置有所述数据线段缝隙宽度。
2.根据权利要求1所述的阵列基板，其特征在于，形成所述第一数据线的各数据线段中，位于所述第一亚像素列靠近所述第二亚像素列一侧的多个所述数据线段间隔设置，位于所述第一亚像素列远离所述第二亚像素列一侧的多个所述数据线段间隔设置。
3.根据权利要求2所述的阵列基板，其特征在于，位于所述第一亚像素列靠近所述第二亚像素列一侧的多个所述数据线段等间隔设置，位于所述第一亚像素列远离所述第二亚像素列一侧的多个所述数据线段等间隔设置。
4.根据权利要求3所述的阵列基板，其特征在于，靠近所述第二亚像素列一侧的相邻两个数据线段之间的间隔对应的亚像素数量与远离所述第二亚像素列一侧的相邻两个数据线段之间的间隔对应的亚像素数量相同。
5.根据权利要求4所述的阵列基板，其特征在于，所述相邻两个数据线段之间的间隔对应的亚像素数量为N，其中N＝1、2、3、4、5、或6。
6.根据权利要求1-5任一项所述的阵列基板，其特征在于，每一数据线中，位于相邻且不同侧的两个数据线段通过位于该两个数据线段分别对应的两个相邻的亚像素之间的缝隙处的数据连接线连接。
7.根据权利要求6所述的阵列基板，其特征在于，所述数据连接线为直线。
8.根据权利要求6所述的阵列基板，其特征在于，所述数据连接线沿所述行方向设置。
9.一种显示面板，其特征在于，包括权利要求1-8任一项所述的阵列基板。
10.一种显示装置，其特征在于，包括权利要求9所述的显示面板。
CN201710082722.XA 2017-02-15 2017-02-15 一种阵列基板、显示面板及显示装置 Active CN106783892B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710082722.XA CN106783892B (zh) 2017-02-15 2017-02-15 一种阵列基板、显示面板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710082722.XA CN106783892B (zh) 2017-02-15 2017-02-15 一种阵列基板、显示面板及显示装置

Publications (2)

Publication Number Publication Date
CN106783892A CN106783892A (zh) 2017-05-31
CN106783892B true CN106783892B (zh) 2019-05-21

Family

ID=58958620

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710082722.XA Active CN106783892B (zh) 2017-02-15 2017-02-15 一种阵列基板、显示面板及显示装置

Country Status (1)

Country Link
CN (1) CN106783892B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107767773A (zh) * 2017-10-12 2018-03-06 惠科股份有限公司 阵列基板及其应用的显示装置
CN107918221A (zh) 2018-01-02 2018-04-17 京东方科技集团股份有限公司 显示基板及显示装置
CN109240012A (zh) * 2018-11-19 2019-01-18 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
TWI732555B (zh) * 2020-02-24 2021-07-01 錼創顯示科技股份有限公司 微型發光二極體結構及其製作方法與微型發光二極體裝置
US11843073B2 (en) 2020-02-24 2023-12-12 PlayNitride Display Co., Ltd. Micro LED display device and manufacturing method thereof
CN115273744A (zh) * 2021-07-19 2022-11-01 Oppo广东移动通信有限公司 显示模组和显示设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102004361A (zh) * 2010-10-18 2011-04-06 深超光电（深圳）有限公司 画素阵列
CN104950523A (zh) * 2015-07-13 2015-09-30 深圳市华星光电技术有限公司 液晶面板及其像素结构
CN105549268A (zh) * 2015-12-15 2016-05-04 武汉华星光电技术有限公司 液晶面板及其像素结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI401517B (zh) * 2010-05-20 2013-07-11 Au Optronics Corp 主動元件陣列基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102004361A (zh) * 2010-10-18 2011-04-06 深超光电（深圳）有限公司 画素阵列
CN104950523A (zh) * 2015-07-13 2015-09-30 深圳市华星光电技术有限公司 液晶面板及其像素结构
CN105549268A (zh) * 2015-12-15 2016-05-04 武汉华星光电技术有限公司 液晶面板及其像素结构

Also Published As

Publication number Publication date
CN106783892A (zh) 2017-05-31

Similar Documents

Publication Publication Date Title
CN106783892B (zh) 一种阵列基板、显示面板及显示装置
CN105911785B (zh) 一种显示面板和显示装置
US9691319B2 (en) Pixel and sub-pixel arrangements in a display panel
JP5770073B2 (ja) 表示装置及び電子機器
US9543285B2 (en) Display panel
CN210155492U (zh) 阵列基板以及显示装置
US9589515B2 (en) Display panel and display device
US9252186B1 (en) Pixel array and display device
CN109872702B (zh) 液晶显示面板的显示驱动方法和液晶显示面板
CN104299557A (zh) 一种像素结构、显示基板和显示装置
CN106409208B (zh) 一种阵列基板及其制造方法、以及显示装置
TWI525809B (zh) 像素陣列結構及具有該像素陣列結構的平面顯示器
CN103778882A (zh) 像素阵列及其驱动方法、显示面板和显示装置
CN105158997A (zh) 薄膜晶体管阵列基板
CN109427278A (zh) 显示面板及显示装置
JP2015099331A (ja) 液晶表示装置
CN110133885A (zh) 像素排列结构、显示基板和显示装置
JP2013242347A (ja) 液晶表示装置
CN105185248B (zh) 像素结构
US20200033684A1 (en) Display device
CN110187576A (zh) 一种显示面板及显示装置
CN109427250A (zh) 显示面板及显示装置
CN110297364A (zh) 一种阵列基板、液晶显示面板及液晶显示装置
CN107799013A (zh) 一种显示面板、显示屏及显示装置
CN105093550A (zh) 一种3d显示装置及其驱动方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant