CN106783816A - 发光二极管阵列结构 - Google Patents
发光二极管阵列结构 Download PDFInfo
- Publication number
- CN106783816A CN106783816A CN201510821576.9A CN201510821576A CN106783816A CN 106783816 A CN106783816 A CN 106783816A CN 201510821576 A CN201510821576 A CN 201510821576A CN 106783816 A CN106783816 A CN 106783816A
- Authority
- CN
- China
- Prior art keywords
- electrode
- spacing
- illuminator
- illuminators
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
一种发光二极管阵列结构，包含一基底及至少二发光体，该基底包含一承载基板以及多个排列设置于该承载基板上的金属单元，每一该金属单元外缘的任二点界定出一端点间距。每一该发光体包含有互为电性相异并分隔设置的一第一电极及一第二电极，每一该发光体于该第一电极与该第二电极之间界定出一电极间距，该电极间距大于该端点间距，且该些发光体更依据串联需求或并联需求界定每一该第一电极及每一该第二电极之间具有一小于该端点间距的连接间距，或一大于该端点间距的隔离间距。藉此，令该些发光体得同步设置于该基底之上，且无需精密对位。
Description
技术领域
本发明涉及一种发光二极管阵列结构，尤指一种于晶粒覆晶(flip chip)或晶圆级覆晶贴合过程中无需精密对位的发光二极管阵列结构。
背景技术
随着实施需求不断的提高，遂有厂商提供了发光二极管阵列结构就如美国专利公告第US 6,547,249号专利案所揭，该专利案揭露了一种形成于高电阻性基板上的发光装置的阵列，该阵列提出了一种实施方案，其包含有一第一发光装置、一第二发光装置，区隔该第一发光装置及该第二发光装置的一沟渠或一离子植入区域，以及一连接该第一发光装置与该第二发光装置的第一内联机。由此可知，该专利案是利用该第一内联机来完成该第一发光装置与该第二发光装置的连接，然而该第一内联机是在该阵列研制过程中，将铝、铜、金或其他合金经沉积工法所制得，而该沉积工法的增加，变相地增加了该阵列的研制程序，亦令良率出现不确定性。
再者，现有发光二极管结构的封装主要有二，其一为打线(Wire bonding)技术，其二则为覆晶(Flip chip)技术。以打线技术进行做说明，打线技术是将芯片置放基板上，再经打线令芯片与封装基板上的连结点连接，而覆晶技术则是于晶粒的连接位置生成凸块(Bump)，再将芯片翻转，令凸块面对与基板，作直接连结。换言之，以覆晶技术实施的封装结构需于封装过程中，将晶粒上的电极与基板上的电路图案进行精密对位，才可产生电性连接。
除此之外，现有发光二极管结构的芯片金属贴合方式主要有二，其一为整面金属贴合技术，其二为晶圆级的覆晶贴合技术。其中，整面金属贴合技术是将芯片的金属层与基板的金属层相互贴合，而晶圆级的覆晶贴合技术则是在芯片上长凸块金属，于后再将芯片翻转，令凸块金属面对一成长基板上的电路图案，作直接连接，此后再将该成长基板去除后，进行晶粒制作。换言之，以晶圆级的覆晶贴合技术实施，于贴合过程中同样需令欲覆晶的凸块金属与该成长基板上的图案金属进行对位，才可完成电性连接。
由上可知，现有发光二极管阵列结构需增加研制程序才可完成多个发光体之间的连接，且现有封装技术或覆晶贴合技术，于实施过程中需进行精密对位才可续行，稍有闪失即可能产生短路，且用于精密对位的高端仪器造价昂贵，变相增加了研制成本。除此之外，习用更有令多个发光体根据电路设计依序黏合于基板上的技术方案，但此种实施方式需对每一发光体进行精确地对位，而导致该发光二极管阵列结构的研制时间拉长，不利于大量制造。
发明内容
本发明的主要目的，在于解决现有发光二极管阵列研制技术需繁琐对位所带来的问题。
为达上述目的，本发明提供一种发光二极管阵列结构，包含有一基底以及至少二发光体。该基底包含一承载基板以及多个排列设置于该承载基板上的金属单元，每一该金属单元外缘的任二点界定出一端点间距。该二发光体被同步设置于该基底之上，每一该发光体包含有互为电性相异并分隔设置的一第一电极及一第二电极，每一该发光体于该第一电极与该第二电极之间界定出一电极间距，该电极间距大于该端点间距，每一该发光体的该第一电极与该第二电极分别与该些金属单元的至少其中之一电性连接，且其中一该发光体的该第一电极与另一该发光体的该第二电极电性连接于相同的至少一该金属单元，令二该发光体形成串联。
于一实施例中，该发光体的该第一电极与另一该发光体的该第二电极之间具有一小于该端点间距的连接间距以连接于相同的至少一该金属单元。
于一实施例中，该些发光体分别为一三族氮系列(氮化铝镓铟)半导体发光叠层或一三族磷系列(磷化铝镓铟)半导体发光叠层。
为达到上述目的，本发明亦提供另一实施方案，该发光二极管阵列结构包含一基底以及至少二发光体。该基底包含一承载基板以及多个排列设置于该承载基板上的金属单元，每一该金属单元外缘的任二点界定出一端点间距。该二发光体被同步设置于该基底之上，每一该发光体包含有互为电性相异并分隔设置的一第一电极及一第二电极，每一该发光体于该第一电极与该第二电极之间界定出一电极间距，该电极间距大于该端点间距，二该发光体的该第一电极连接于相同的至少一该金属单元，二该发光体的该第二电极则连接于其他相同的至少一该金属单元，令二该发光体形成并联。
于一实施例中，二该发光体的二该第一电极之间具有一小于该端点间距的连接间距以连接于相同的至少一该金属单元，二该发光体的二该第二电极之间则具有该连接间距以连接于其他相同的至少一该金属单元。
于一实施例中，该些发光体分别为一三族氮系列(氮化铝镓铟)半导体发光叠层或一三族磷系列(磷化铝镓铟)半导体发光叠层。
为达到上述目的，本发明亦提供另一实施方案，该发光二极管阵列结构包含一基座以及多个发光体。该基底包含一承载基板以及多个排列设置于该承载基板上的金属单元，每一该金属单元外缘的任二点界定出一端点间距。该些发光体被同步设置于该基底之上并形成矩阵，每一该发光体包含有互为电性相异并分隔设置的一第一电极及一第二电极，每一该发光体于该第一电极与该第二电极之间界定出一电极间距，该电极间距大于该端点间距，该些发光体依序连接形成串行电路，该些发光体被设定为电性连接关系的该第一电极与该第二电极之间具有一小于该端点间距的连接间距，而该些发光体被设定为电性隔离关系的该第一电极或该第二电极之间具有一大于该端点间距的隔离间距。
于一实施例中，该些发光体分别为一三族氮系列(氮化铝镓铟)半导体发光叠层或一三族磷系列(磷化铝镓铟)半导体发光叠层。
为达到上述目的，本发明亦提供另一实施方案，该发光二极管阵列结构包含一基底及多个发光体。该基底包含一承载基板以及多个排列设置于该承载基板上的金属单元，每一该金属单元外缘的任二点界定出一端点间距。该多个发光体被同步设置于该基底之上并形成矩阵，每一该发光体包含有互为电性相异并分隔设置的一第一电极及一第二电极，每一该发光体于该第一电极与该第二电极之间界定出一电极间距，该电极间距大于该端点间距，该些发光体组成并联电路，该并联电路包含至少二并联分支，该二并联分支中的该些发光体被设定为电性连接关系的该第一电极或该第二电极之间具有一小于该端点间距的连接间距，该二并联分支被设定为电性隔离关系的该第一电极或该第二电极之间具有一大于该端点间距的隔离间距，每一该并联分支中被设定为电性连接关系的该第一电极与该第二电极之间具有该连接间距。
于一实施例中，该些发光体分别为一三族氮系列(氮化铝镓铟)半导体发光叠层或一三族磷系列(磷化铝镓铟)半导体发光叠层。
透过上述技术方案，相较于习用具有以下特点：本发明相较于习用将多个发光体根据电路设计依序设置于基板上的实施方式，本发明以布设于该基底上的该些金属单元取代了习用需先于基板上形成出的串行电路或并联电路。本发明令该些发光体同步设置于该基板之上，并根据欲形成电路中的电性连接关系或电性隔离关系，令该些发光体的该第一电极或该第二电极以该连接间距或该隔离间距设置于该些金属单元，如此一来，即可以透过一次性的黏合设置达到串联或并联电路，简化作业程序，降低该发光二极管阵列结构的研制成本。
附图说明
图1，本发明一实施例的结构剖面示意图。
图2，本发明阵列结构第一实施例的仰视示意图。
图3，本发明阵列结构第二实施例的仰视示意图。
图4，本发明阵列结构第三实施例的仰视示意图。
图5，本发明阵列结构第四实施例的仰视示意图。
具体实施方式
涉及本发明的详细说明及技术内容，现就配合图式说明如下：
本发明提供一种发光二极管阵列结构，以简化发光二极管阵列的对位需求，令该发光二极管阵列得在简易的对位后即完成连接，大幅地改善现有的作业程序，降低发光二极管阵列结构的研制成本。然，本发明该发光二极管阵列结构得以串联或并联或串并联组合的型态实施，于此为能具体说明本案技术，本案以同一技术概念的原则，遂分多个实施方案逐一解释。
请参阅图1及图2，于一实施例中，本发明该发光二极管阵列结构包含有一基底1以及至少二发光体2，其中该基底1包含一承载基板11，多个排列设置于该承载基板11上的金属单元12，一相对该些金属单元12布设于该承载基板11另侧的第一端子13，以及一设于该承载基板11并与该第一端子13位于同侧的第二端子14。进一步地，该承载基板11可由一高阻性且具较佳热传导系数的材质制成，所称材质可选自由电性绝缘的硅、氮化铝(A1N)、合成钻石(CVD钻石)以及高导热陶瓷基板所组成群组的其中之一。另一方面，布设于该承载基板11上的该些金属单元12可分别为一金属或合金材料制成，例如金、银、铝或其合金。又，该些金属单元12得经物理或化学等处理程序排列设置于该承载基板11上，且被设定为彼此互不接触，每一该金属单元12之间的间距得根据实施需求作适度调整，该些金属单元12的排列方式亦可根据实施需求作适度调整，举例来说，于一实施例中，该些金属单元12更可以规则阵列的方式排列设置于该承载基板11上，如图2。然而，除上述实施方式之外，每一该金属单元12彼此分开并交错设置于该承载基板11，如图2。再者，复请参阅图2，本发明每一该金属单元12得为一方形、一三角形、一圆形或一十字形等几何图形，而每一该金属单元12外缘的任二点界定出一端点间距121，再者，本发明任二该金属单元12之间更具有一小于该端点间距121的分隔间距122。此外，本发明该基底1进一步设有一第一连接通道15及一第二电性连接通道16，该第一连接通道15连接该第一端子13以及位置与该第一端子13相应的至少一该金属单元12，该第二连接通道16则连接该第二端子14以及位置于该第二端子14相应的至少一该金属单元12，该第一连接通道15与该第二连接通道16互为隔离。
请参阅图1，本发明该些发光体2可分别为未经切割的一晶圆中的一基本单位，或者是该晶圆经裁切后所形成的晶粒。该些发光体2结构相同，其可为一三族氮系列(氮化铝镓铟)半导体发光叠层或一三族磷系列(磷化铝镓铟)半导体发光叠层。举例来说，每一该发光体2制成后包含依序层叠的一第一电性半导体层21，一活性层22，一第二电性半导体层23，以及互为电性相异并分隔设置的一第一电极24与一第二电极25。进一步说明，每一该发光体2于研制过程中，将部份的该第二电性半导体层23与该活性层22蚀刻移除，裸露相对应部份的该第一电性半导体层21，而该第一电极24设置于该第一电性半导体层21且形成奥姆接触(Ohmic contact)，该第二电极25则设置于该第二电性半导体层23上并形成奥姆接触。又，该第一电极24与该第二电极25的材质可分别一金属或合金材料。再者，本发明每一该发光体2更于该第一电极24与该第二电极25之间界定出一电极间距26，且该电极间距26大于该端点间距121。藉此，以令每一该发光体2于布设的过程中，该第一电极24与该第二电极25分别于该些金属单元12的至少其中之一电性连接，换言之，该第一电极24与该第二电极25分别设置于不同的至少一该金属单元12。
承上，为清楚解释本案用于串联或并联的实施方案，于此遂以二该发光体2进行举例说明，但并不以所举数量为限制。于此遂先以串联实施方案进行说明，并请参阅图2，于串联实施例中，该些发光体2于作业的过程中，被同步设置于该基底1之上，而其中一该发光体2的该第一电极24与另一该发光体2的该第二电极25连接于相同的至少一该金属单元12，而令二该发光体2形成串联。进一步地，本发明令该发光体2的该第一电极24与另一该发光体2的该第二电极25之间具有一小于该端点间距121的连接间距27，藉此以令该发光体2的该第一电极24与另一该发光体2的该第二电极25连接于相同的至少一该金属单元12。再者，并请参阅图3，于并联实施例中，二该发光体2的该第一电极24连接于相同的至少一该金属单元12，而该发光体2的该第二电极25则连接于其他相同的至少一该金属单元12，而令二该发光体2形成并联。进一步地，本发明令二该发光体2的二该第一电极24之间具有小于该端点间距12的连接间距27，二该发光体2的二该第二电极25亦具有该连接间距27以连接与其他相同的至少一该金属单元12。
除上述实施方案之外，本发明该发光二极管阵列结构更得将该些发光体2以M×N阵列的方式配置，如2×2阵列、3×2阵列等。于此为详细说明，遂以2×2阵列进行举例说明，但并不以此为限。请参阅图4，于此首先说明该发光二极管阵列结构为串联阵列的实施方式，于此实施例中，该些发光体2被同步设置于该基底1之上并形成矩阵，该些发光体2被依序连接形成一串行电路，该些发光体2中被设定为电性连接关系的该第一电极24与该第二电极25之间具有小于该端点间距121的该连接间距27，而该些发光体2被设定为电性隔离关系的该第一电极24或该第二电极25之间具有一大于该端点间距121的隔离间距28。请参阅图4，为清楚说明本案技术，遂将该些发光体2定义为一第一发光体2、一第二发光体3、一第三发光体4以及一第四发光体5，其中，该第一发光体2与该第二发光体3位于同一列上，而该第三发光体4与该第二发光体3位于不同列但位于同一行上，该第四发光体5则与该第三发光体4位于同一列上。承上，于封装的初始，该第一发光体2、该第二发光体3、该第三发光体4以及该第四发光体5被同步设置于该基底1之上，且设定该第一发光体2的该第一电极24设置于该些金属单元12的至少其中之一，该第一发光体2的该第二电极25则设置于该些金属单元12的其他至少其中之一，该第二发光体3的该第一电极34与该第一发光体2的该第二电极25则以该连接间距27设置于相同的至少一该金属单元12，该第二发光体3的该第二电极35则设置于该些金属单元12的其他至少其中之一。又，该第三发光体4的该第一电极44以该连接间距27设置于相同的至少一该金属单元12，而该第三发光体4的该第二电极45设置于该些金属单元12的其他至少其中之一，且由于该第三发光体4的该第二电极45与该第二发光体3的该第一电极34被设定为电性隔离关系，故令该第三发光体4的该第二电极45与该第二发光体3的该第一电极34之间具有该隔离间距28。再者，该第四发光体5的该第一电极54以该连接间距27与该第三发光体4的该第二电极45设置于相同的至少一该金属单元12，该第四发光体5的该第二电极55则设置于该些金属单元12的另外其中之一。然而，由于该第四发光体5与该第一发光体2被设定为电性隔离关系，故该第四发光体5的该第一电极54与该第一发光体2的该第二电极25之间具有该隔离间距28，而该第四发光体5的该第二电极55与该第一发光体2的该第一电极24之间亦具有该隔离间距28。据此，经本发明上述的布局，即可令该第一发光体2、该第二发光体3、该第三发光体4以及该第四发光体5依序连接，而形成该串行电路。再者，本发明为了产生该隔离间距28，进一步令每一该发光体2的该第一电极24或该第二电极25得根据距离需求进行调整，换言之该第一电极24与该第二电极25的电极大小并非一定相等，而可为相异，就如图4所绘。
请参阅图5，现就说明本案该发光二极管阵列结构为并联阵列的实施方式，于此实施例中，该些发光体2被同步设置于该基底1之上并形成矩阵，且该些发光体2连接后组成一并联电路，该并联电路包含至少二并联分支61、62，该二并联分支61、62中的该些发光体2被设定为电性连接关系的该第一电极24或该第二电极25之间具有小于该端点间距121的该连接间距27，而该二并联分支61、62中被设定为电性隔离关系的该第一电极24或该第二电极25之间具有大于该端点间距121的隔离间距28，且每一该并联分支61、62中被设定为电性连接关系的该第一电极24与该第二电极25之间具有该连接间距27。然，为了清楚说明本案技术，于此遂以前揭该第一发光体2、该第二发光体3、该第三发光体4以及该第四发光体5进行说明，该第一发光体2与该第二发光体3位于同一列上，而该第三发光体4与该第一发光体2位于不同列但位于同一行上，该第四发光体5则与该第三发光体4位于同一列上，且定义该第一发光体2与该第二发光体3属于同一该并联分支61，而该第三发光体4与该第四发光体5属于另一该并联分支62。于封装开始，该第一发光体2、该第二发光体3、该第三发光体4及该第四发光体5被同步设置于该基底1之上，该第一发光体2的该第一电极24被设置于该些金属单元12的至少其中之一，该第一发光体2的该第二电极25则设置于该些金属单元12的其他至少其中之一，该第二发光体3的该第一电极34与该第一发光体2的该第二电极25则以该连接间距27设置于相同的至少一该金属单元12，该第二发光体3的该第二电极35则设置于该些金属单元12的其他至少其中之一。又，该第三发光体4的该第一电极44与该第一发光体2的该第一电极24设定为电性连接关系，故该第三发光体4的该第一电极44与该第一发光体2的该第一电极24以该连接间距27设置于相同的至少一该金属单元12，而该第三发光体4的该第二电极45与该第一发光体2的该第二电极25被设定为电性隔离关系，故该第三发光体4的该第二电极45与该第一发光体2的该第二电极25即以该隔离间距28分隔。又，该第四发光体5的该第一电极54与该第三发光体4的该第二电极45被设定为电性连接关系，是故令该第四发光体5的该第一电极54与该第三发光体4的该第二电极45以该连接间距27设置于相同的至少一该金属单元12之上。然而，该第四发光体5的该第一电极54与该第二发光体3的该第一电极34被设定为电性隔离关系，故令该第四发光体5的该第一电极54与该第二发光体3的该第一电极34以该隔离间距28分隔。再者，该第四发光体5的该第二电极55与该第二发光体3的该第二电极35被设定为电性连接关系，而令该第四发光体5的该第二电极55与该第二发光体3的该第二电极35以该连接间距27设置于相同的至少一该金属单元12。如此，完成黏合后，该第一发光体2、该第二发光体3、该第三发光体4以及该第四发光体5即形成矩阵并联。
承上所述，本发明令被设定为电性隔离关系的二该发光体2的该第一电极24或该第二电极25以该隔离间距28分隔设置，然为产生该隔离间距28，被设定以该隔离间距28分隔设置的该第一电极24或该第二电极25的根据该隔离间距28的距离需求，调整其大小，以与产生该隔离间距28。
综上所述，本发明该发光二极管阵列结构包含一基底及至少二发光体，该基底包含一承载基板以及多个排列设置于该承载基板上的金属单元，每一该金属单元外缘的任二点界定出一端点间距。每一该发光体包含有互为电性相异并分隔设置的一第一电极及一第二电极，每一该发光体于该第一电极与该第二电极之间界定出一电极间距，该电极间距大于该端点间距，且该些发光体更依据串联需求或并联或串并联组合需求界定每一该第一电极及每一该第二电极之间具有一小于该端点间距的连接间距，或一大于该端点间距的隔离间距。藉此，令该些发光体得同步设置于该基底之上，且无需精密对位。
以上已将本发明做一详细说明，惟以上所述者，仅为本发明之一较佳实施例而已，当不能以此限定本发明实施之范围，即凡依本发明申请专利范围所作之均等变化与修饰，皆应仍属本发明之专利涵盖范围内。
Claims (10)
1.一种发光二极管阵列结构，其特征在于包含：
一基底，包含一承载基板以及多个排列设置于该承载基板上的金属单元，每一该金属单元外缘的任二点界定出一端点间距；以及
至少二发光体，被同步设置于该基底之上，每一该发光体包含有互为电性相异并分隔设置的一第一电极及一第二电极，每一该发光体于该第一电极与该第二电极之间界定出一电极间距，该电极间距大于该端点间距，每一该发光体的该第一电极与该第二电极分别与该些金属单元的至少其中之一电性连接，且其中一该发光体的该第一电极与另一该发光体的该第二电极连接于相同的至少一该金属单元，令二该发光体形成串联。
2.如权利要求1所述的发光二极管阵列结构，其特征在于，该发光体的该第一电极与另一该发光体的该第二电极之间具有一小于该端点间距的连接间距以连接于相同的至少一该金属单元。
3.如权利要求1或2所述的发光二极管阵列结构，其特征在于，该些发光体分别为一三族氮系列半导体发光叠层或一三族磷系列半导体发光叠层。
4.一种发光二极管阵列结构，其特征在于包含：
一基底，包含一承载基板以及多个排列设置于该承载基板上的金属单元，每一该金属单元外缘的任二点界定出一端点间距；以及
至少二发光体，被同步设置于该基底之上，每一该发光体包含有互为电性相异并分隔设置的一第一电极及一第二电极，每一该发光体于该第一电极与该第二电极之间界定出一电极间距，该电极间距大于该端点间距，二该发光体的该第一电极连接于相同的至少一该金属单元，二该发光体的该第二电极则连接于其他相同的至少一该金属单元，令二该发光体形成并联。
5.如权利要求4所述的发光二极管阵列结构，其特征在于，二该发光体的二该第一电极之间具有一小于该端点间距的连接间距以连接于相同的至少一该金属单元，二该发光体的二该第二电极之间则具有该连接间距以连接于其他相同的至少一该金属单元。
6.如权利要求4或5所述的发光二极管阵列结构，其特征在于，该些发光体分别为一三族氮系列半导体发光叠层或一三族磷系列半导体发光叠层。
7.一种发光二极管阵列结构，其特征在于包含：
一基底，包含一承载基板以及多个排列设置于该承载基板上的金属单元，每一该金属单元外缘的任二点界定出一端点间距；以及
多个发光体，被同步设置于该基底之上并形成矩阵，每一该发光体包含有互为电性相异并分隔设置的一第一电极及一第二电极，每一该发光体于该第一电极与该第二电极之间界定出一电极间距，该电极间距大于该端点间距，该些发光体依序连接形成串行电路，该些发光体被设定为电性连接关系的该第一电极与该第二电极之间具有一小于该端点间距的连接间距，而该些发光体被设定为电性隔离关系的该第一电极或该第二电极之间具有一大于该端点间距的隔离间距。
8.如权利要求7所述的发光二极管阵列结构，其特征在于，该些发光体分别为一三族氮系列半导体发光叠层或一三族磷系列半导体发光叠层。
9.一种发光二极管阵列结构，其特征在于包含：
一基底，包含一承载基板以及多个排列设置于该承载基板上的金属单元，每一该金属单元外缘的任二点界定出一端点间距；以及
多个发光体，被同步设置于该基底之上并形成矩阵，每一该发光体包含有互为电性相异并分隔设置的一第一电极及一第二电极，每一该发光体于该第一电极与该第二电极之间界定出一电极间距，该电极间距大于该端点间距，该些发光体组成并联电路，该并联电路包含至少二并联分支，该二并联分支中的该些发光体被设定为电性连接关系的该第一电极或该第二电极之间具有一小于该端点间距的连接间距，该二并联分支被设定为电性隔离关系的该第一电极或该第二电极之间具有一大于该端点间距的隔离间距，每一该并联分支中被设定为电性连接关系的该第一电极与该第二电极之间具有该连接间距。
10.如权利要求9所述的发光二极管阵列结构，其特征在于，该些发光体分别为一三族氮系列半导体发光叠层或一三族磷系列半导体发光叠层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510821576.9A CN106783816A (zh) | 2015-11-24 | 2015-11-24 | 发光二极管阵列结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510821576.9A CN106783816A (zh) | 2015-11-24 | 2015-11-24 | 发光二极管阵列结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106783816A true CN106783816A (zh) | 2017-05-31 |
Family
ID=58964512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510821576.9A Pending CN106783816A (zh) | 2015-11-24 | 2015-11-24 | 发光二极管阵列结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106783816A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021047273A1 (zh) * | 2019-09-09 | 2021-03-18 | 中国科学院苏州纳米技术与纳米仿生研究所 | 倒装led光源 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI294694B (en) * | 2005-06-14 | 2008-03-11 | Ind Tech Res Inst | Led wafer-level chip scale packaging |
| CN102693970A (zh) * | 2011-03-22 | 2012-09-26 | 晶元光电股份有限公司 | 发光二极管装置 |
| CN102270626B (zh) * | 2010-06-01 | 2013-12-25 | 展晶科技(深圳)有限公司 | 多晶封装发光二极管 |
| CN203787469U (zh) * | 2014-04-08 | 2014-08-20 | 林锦源 | 发光结构 |
| TWI472058B (zh) * | 2010-10-13 | 2015-02-01 | Interlight Optotech Corp | 發光二極體裝置 |
| JP2015201657A (ja) * | 2015-06-11 | 2015-11-12 | 日亜化学工業株式会社 | 発光装置 |
-
2015
- 2015-11-24 CN CN201510821576.9A patent/CN106783816A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI294694B (en) * | 2005-06-14 | 2008-03-11 | Ind Tech Res Inst | Led wafer-level chip scale packaging |
| CN102270626B (zh) * | 2010-06-01 | 2013-12-25 | 展晶科技(深圳)有限公司 | 多晶封装发光二极管 |
| TWI472058B (zh) * | 2010-10-13 | 2015-02-01 | Interlight Optotech Corp | 發光二極體裝置 |
| CN102693970A (zh) * | 2011-03-22 | 2012-09-26 | 晶元光电股份有限公司 | 发光二极管装置 |
| CN203787469U (zh) * | 2014-04-08 | 2014-08-20 | 林锦源 | 发光结构 |
| JP2015201657A (ja) * | 2015-06-11 | 2015-11-12 | 日亜化学工業株式会社 | 発光装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021047273A1 (zh) * | 2019-09-09 | 2021-03-18 | 中国科学院苏州纳米技术与纳米仿生研究所 | 倒装led光源 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107305915B (zh) | 电子-可编程磁性转移模块和电子元件的转移方法 | |
| US8241932B1 (en) | Methods of fabricating light emitting diode packages | |
| CN108878620A (zh) | 制造基于led的发射型显示装置的方法 | |
| CN109923683B (zh) | 微型发光二极管及其制作方法 | |
| TW201037866A (en) | Semiconductor and method for forming the same and flip-chip light emitting diode package structure | |
| CN105789400B (zh) | 一种并联结构的led芯片及其制造方法 | |
| US8963175B2 (en) | Light emitting device and method of manufacturing the same | |
| CN104701307B (zh) | 平面高压串联led集成芯片及其制造方法 | |
| CN110085620B (zh) | 一种微阵列集成led芯片及其制备方法 | |
| CN106469688A (zh) | 半导体装置以及半导体装置的制造方法 | |
| CN110121782A (zh) | 显示装置及其制造方法 | |
| CN106784173B (zh) | 具有电容结构的led芯片及其制备方法 | |
| CN102386178B (zh) | 一种高压驱动的led发光器件及其制造方法 | |
| CN106898589A (zh) | 集成电路 | |
| CN106783816A (zh) | 发光二极管阵列结构 | |
| CN102299226B (zh) | 一种垂直结构发光二极管及其制造方法 | |
| CN202189788U (zh) | 一种阵列式发光二极管 | |
| CN102437254A (zh) | 切割分离发光二极管晶片形成发光二极管芯片的方法 | |
| CN103700736A (zh) | 一种氮化镓基外延膜的选区激光剥离方法 | |
| CN100487899C (zh) | 位于透明基片上的彩色图像传感器及其制造方法 | |
| CN203260616U (zh) | Led芯片 | |
| CN102856460A (zh) | 发光二极管元件、其制作方法以及发光装置 | |
| EP2337081A3 (en) | Solar cell and method for manufacturing the same | |
| US20130015473A1 (en) | Light-emitting device | |
| US9391233B2 (en) | Method for manufacturing light emitting device package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20170531 |