CN106771981A - 一种测试控制电路、芯片及测试控制方法 - Google Patents

一种测试控制电路、芯片及测试控制方法 Download PDF

Info

Publication number
CN106771981A
CN106771981A CN201710037683.1A CN201710037683A CN106771981A CN 106771981 A CN106771981 A CN 106771981A CN 201710037683 A CN201710037683 A CN 201710037683A CN 106771981 A CN106771981 A CN 106771981A
Authority
CN
China
Prior art keywords
test
signal
unit
control circuit
scribe line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710037683.1A
Other languages
English (en)
Inventor
张祥杉
高鹰
杨金辉
杨敬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Datang Microelectronics Technology Co Ltd
Datang Semiconductor Design Co Ltd
Original Assignee
Datang Microelectronics Technology Co Ltd
Datang Semiconductor Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Datang Microelectronics Technology Co Ltd, Datang Semiconductor Design Co Ltd filed Critical Datang Microelectronics Technology Co Ltd
Priority to CN201710037683.1A priority Critical patent/CN106771981A/zh
Publication of CN106771981A publication Critical patent/CN106771981A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种测试控制电路、芯片及测试控制方法，包括测试使能单元，用于产生测试使能信号，并将产生的测试使能信号输出至电源控制单元、验证单元和测试激励单元；电源控制单元，根据接收的测试使能信号，确定是否向验证单元供电；验证单元，用于在供电状态下，当接收的测试使能信号有效时，验证划片槽是否被划片，如果划片槽未被划片，产生允许测试的信号至测试激励单元；测试激励单元，用于当接收的测试使能信号和允许测试的信号均有效时，产生用于测试被测电路的测试激励信号。本发明能够有效降低测试控制电路在非测试模式下的静态功耗。

Description

一种测试控制电路、芯片及测试控制方法
技术领域
本发明涉及电子技术领域，尤其涉及一种测试控制电路、芯片及测试控制方法。
背景技术
为了提高产品的可靠性，芯片出厂前需要进行***的测试。通常在芯片内部集成测试电路，通过测试电路直接对芯片进行测试以提高测试效率。由于在测试模式下，测试者对芯片中的存储器拥有全部操作权限，为保护存储在芯片内用户数据的安全，在芯片测试完成后要退出测试模式。
在公开号为“CN104678284A”，发明名称为“一种提高芯片健壮性的新型测试控制电路和方法”的申请中，提到了通过测试使能信号控制测试电路的时钟信号和复位信号，在测试使能信号无效后，测试控制电路时钟信号被关闭，同时测试控制电路复位信号保持低电平，使得测试控制电路无法启动，从而大大降低芯片异常进入测试模式的概率，同时也降低了测试控制电路的动态功耗。但是，在非测试模式下，处于复位状态并且没有时钟信号的测试控制电路，仍然存在静态功耗，且在小尺寸工艺下这种静态功耗更为突显。此时，测试控制电路产生了不必要的静态功耗，降低了芯片的性能。
发明内容
为了解决上述技术问题，本发明提供了一种测试控制电路、芯片及测试控制方法，能够有效降低测试控制电路在非测试模式下的静态功耗。
为了达到本发明目的，本发明实施例的技术方案是这样实现的：
本发明实施例提供了一种测试控制电路，包括：测试使能单元、电源控制单元、验证单元和测试激励单元，其中，
所述测试使能单元，用于产生测试使能信号，并将产生的测试使能信号输出至电源控制单元、验证单元和测试激励单元；
所述电源控制单元，用于根据接收的测试使能信号确定是否向验证单元供电；
所述验证单元，用于在供电状态下，当接收的测试使能信号有效时，验证划片槽是否被划片；如果划片槽未被划片，产生允许测试的信号至测试激励单元；
所述测试激励单元，用于当接收的测试使能信号和允许测试的信号均有效时，产生用于测试被测电路的测试激励信号。
进一步地，所述电源控制单元具体用于：
当所述测试使能信号有效时，产生高电平的电源信号，以为所述验证单元供电；
当所述测试使能信号无效时，产生高阻态或低电平的电源信号，以关断所述验证单元的电源。
进一步地，所述电源控制单元为缓冲器或三态门。
进一步地，所述验证单元包括位于芯片内的随机信号源模块、第二处理模块、判断模块以及位于所述划片槽内的第一处理模块，其中，
所述随机信号源模块，用于产生随机信号，并输出至所述第一处理模块和所述判断模块；
所述第一处理模块，用于使用预设的加密算法对接收的随机信号进行加密处理，并将加密后的信号输出至所述第二处理模块；
所述第二处理模块，用于使用预设的解密算法对接收的加密后的信号进行解密处理，并将解密后的信号输出至所述判断模块；
所述判断模块，用于将接收的随机信号和解密后的信号进行对比，如果相同，输出允许测试的信号至所述测试激励单元。
进一步地，所述电源控制单元分别与所述第一处理模块、所述第二处理模块和所述判断模块相连接。
进一步地，所述电源控制单元还与所述测试激励单元相连接，用于当接收的测试使能信号无效时，关断所述测试激励单元的电源。
本发明实施例还提供了一种芯片，包括以上任一项所述的测试控制电路。
本发明实施例还提供了一种测试控制方法，包括：
产生测试使能信号；
判断测试使能信号是否有效；
当所述测试使能信号有效时，验证划片槽是否被划片；如果划片槽未被划片，产生测试激励信号，测试被测电路；
当所述测试使能信号无效时，关断测试控制电路的电源。
进一步地，所述验证划片槽是否被划片，具体包括：
芯片产生随机信号，并输出至所述划片槽；
所述划片槽使用预设的加密算法对所述随机信号进行加密处理，产生输出信号至所述芯片；
所述芯片使用预设的解密算法对所述划片槽的输出信号进行解密处理，并将其和所述随机信号进行对比，如果相同，则所述划片槽未被划片。
进一步地，当所述测试使能信号无效时，通过缓冲器或三态门输出高阻态或低电平的电源信号，进而关断所述测试控制电路的电源。
本发明提供的技术方案中，一方面，根据测试使能信号控制测试控制电路的电源信号，在测试使能信号无效时，测试控制电路没有电源供电，也就没有任何功耗损失，有效降低了测试控制电路在非测试模式下的静态功耗；另一方面，本发明没有增加复杂的复位控制电路和时钟控制电路，就达到了比现有技术更好的降低功耗的效果。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明实施例的测试控制电路的一种结构示意图；
图2为本发明实施例的测试控制电路的另一种结构示意图；
图3为本发明实施例的测试控制方法的流程示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
如图1所示，本发明实施例的测试控制电路，包括测试使能单元、电源控制单元、验证单元和测试激励单元，其中，
测试使能单元，用于产生测试使能信号，并将产生的测试使能信号输出至电源控制单元、验证单元和测试激励单元；
电源控制单元，用于根据接收的测试使能信号确定是否向验证单元供电；
验证单元，用于在供电状态下，当接收的测试使能信号有效时，验证划片槽是否被划片；如果划片槽未被划片，产生允许测试的信号至测试激励单元；
测试激励单元，用于当接收的测试使能信号和允许测试的信号均有效时，产生用于测试被测电路的测试激励信号。
通常硅片(wafer)上有排列整齐的成千上万颗芯片，每两颗相邻的芯片之间留有固定宽度的空间作为划片槽，用于划片刀进行wafer切割。划片槽中设置有用于相邻的两颗芯片之间进行通信的芯片熔丝和电路。当芯片完成测试任务以后，通过划片破坏掉划片槽中的芯片熔丝与电路，导致芯片得不到正确的数据输入，无法再进入到测试模式。
进一步地，所述验证划片槽是否被划片，具体包括：判断划片槽中的芯片熔丝是否处于物理连接状态，如果芯片熔丝不处于物理连接状态，则划片槽已被划片。
可选地，所述的测试使能信号通过芯片外部输入或芯片内部产生。
进一步地，所述电源控制单元具体用于：
当所述测试使能信号有效时，产生高电平的电源信号，以为验证单元供电；
当所述测试使能信号无效时，产生高阻态或低电平的电源信号，以关断验证单元的电源。
本发明中的电源控制单元可以根据测试控制电路的规模大小，选择不同的控制方式。在本发明实施例中，当测试控制电路规模较小时，电源控制单元使用缓冲器buffer控制，buffer的输入端连接测试使能信号，buffer的输出端输出被控制电路的电源信号。当测试使能单元输出的测试使能信号为有效时，电源控制单元输出高电平，即后续电路有供电；当测试使能单元输出的测试使能信号为无效时，buffer输出为0，电源控制单元输出低电平，即后续电路电源接地，停止向后续电路供电。
可选地，本发明也可以使用三态门作为电源控制单元，三态门的输入端连接测试使能信号，三态门的输出端输出被控制电路的电源信号。当测试使能单元输出的测试使能信号为有效时，电源控制单元输出高电平，即后续电路有供电；当测试使能模块输出信号为无效时，三态门的输出端输出高阻态，停止向后续电路供电。
进一步地，如图2所示，所述验证单元包括位于芯片内的随机信号源模块、第二处理模块和判断模块以及位于划片槽内的第一处理模块，其中，
所述随机信号源模块，用于产生随机信号，并输出至第一处理模块和判断模块；
所述第一处理模块，用于使用预设的加密算法对接收的随机信号进行加密处理，并将加密后的信号输出至第二处理模块；
所述第二处理模块，用于使用预设的解密算法对接收的加密后的信号进行解密处理，并将解密后的信号输出至判断模块；
所述判断模块，用于将接收的随机信号和解密后的信号进行对比，如果相同，输出允许测试的信号至测试激励单元。
可选地，所述电源控制单元分别与第一处理模块、第二处理模块和判断模块相连接，用于当接收的测试使能信号无效时，关断第一处理模块、第二处理模块和判断模块的电源。
所述随机信号源模块产生的随机信号为多比特的随机数。值得说明的是，由于随机信号源模块在每次开机启动时产生的随机信号易于被攻击者攻击，本发明的电源控制单元没有用于控制随机信号源模块的电源。
可选地，所述电源控制单元还与测试激励单元相连接，用于当接收的测试使能信号无效时，关断测试激励单元的电源。
本发明的测试控制电路，通过在原有电路基础上增加电源控制单元，根据测试使能信号产生电源信号，通过电源信号控制测试控制电路中的部分或全部电路的电源。在测试使能信号无效时，测试控制电路没有电源供电，也就没有任何功耗损失，从而有效降低测试控制电路在非测试模式下的静态功耗；另一方面，本发明不需要增加复杂的复位控制电路和时钟控制电路，就能够达到比现有技术更好的降低功耗的效果。
本发明实施例还公开了一种芯片，包括以上任一所述的测试控制电路。
如图3所示，本发明实施例还公开了一种测试控制方法，包括：
产生测试使能信号；
判断测试使能信号是否有效；
当测试使能信号有效时，验证划片槽是否被划片；如果划片槽未被划片，产生测试激励信号，测试被测电路；
当测试使能信号无效时，关断测试控制电路的电源。
可选地，所述的测试使能信号通过芯片外部输入或芯片内部产生。
进一步地，所述验证划片槽是否被划片，具体包括：判断划片槽中的芯片熔丝是否处于物理连接状态，如果芯片熔丝不处于物理连接状态，则划片槽已被划片。
进一步地，所述判断划片槽中的芯片熔丝是否处于物理连接状态，具体包括：
芯片产生随机信号，并输出至划片槽；
划片槽使用预设的加密算法对随机信号进行加密处理，产生输出信号至芯片；
芯片使用预设的解密算法对划片槽的输出信号进行解密处理，并将其和随机信号进行对比，如果相同，则划片槽中的芯片熔丝处于物理连接状态。
可选地，当所述测试使能信号无效时，通过缓冲器或三态门输出高阻态或低电平的电源信号，进而关断测试控制电路的电源。当测试使能信号有效时，通过缓冲器或三态门输出高电平，为测试控制电路供电。
本发明的测试控制方法，根据测试使能信号控制测试控制电路的电源信号，在测试使能信号无效时，测试控制电路没有电源供电，也就没有任何功耗损失，从而有效降低测试控制电路在非测试模式下的静态功耗；另一方面，本发明不需要增加复杂的复位控制电路和时钟控制电路，就能够达到比现有技术更好的降低功耗的效果。
虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (10)

1.一种测试控制电路，其特征在于，包括：测试使能单元、电源控制单元、验证单元和测试激励单元，其中，
所述测试使能单元，用于产生测试使能信号，并将产生的测试使能信号输出至电源控制单元、验证单元和测试激励单元；
所述电源控制单元，用于根据接收的测试使能信号确定是否向验证单元供电；
所述验证单元，用于在供电状态下，当接收的测试使能信号有效时，验证划片槽是否被划片；如果划片槽未被划片，产生允许测试的信号至测试激励单元；
所述测试激励单元，用于当接收的测试使能信号和允许测试的信号均有效时，产生用于测试被测电路的测试激励信号。
2.根据权利要求1所述的测试控制电路，其特征在于，所述电源控制单元具体用于：
当所述测试使能信号有效时，产生高电平的电源信号，以为所述验证单元供电；
当所述测试使能信号无效时，产生高阻态或低电平的电源信号，以关断所述验证单元的电源。
3.根据权利要求2所述的测试控制电路，其特征在于，所述电源控制单元为缓冲器或三态门。
4.根据权利要求1所述的测试控制电路，其特征在于，所述验证单元包括位于芯片内的随机信号源模块、第二处理模块、判断模块以及位于所述划片槽内的第一处理模块，其中，
所述随机信号源模块，用于产生随机信号，并输出至所述第一处理模块和所述判断模块；
所述第一处理模块，用于使用预设的加密算法对接收的随机信号进行加密处理，并将加密后的信号输出至所述第二处理模块；
所述第二处理模块，用于使用预设的解密算法对接收的加密后的信号进行解密处理，并将解密后的信号输出至所述判断模块；
所述判断模块，用于将接收的随机信号和解密后的信号进行对比，如果相同，输出允许测试的信号至所述测试激励单元。
5.根据权利要求4所述的测试控制电路，其特征在于，所述电源控制单元分别与所述第一处理模块、所述第二处理模块和所述判断模块相连接。
6.根据权利要求5所述的测试控制电路，其特征在于，所述电源控制单元还与所述测试激励单元相连接，用于当接收的测试使能信号无效时，关断所述测试激励单元的电源。
7.一种芯片，其特征在于，包括权利要求1～权利要求6任一项所述的测试控制电路。
8.一种测试控制方法，其特征在于，包括：
产生测试使能信号；
判断测试使能信号是否有效；
当所述测试使能信号有效时，验证划片槽是否被划片；如果划片槽未被划片，产生测试激励信号，测试被测电路；
当所述测试使能信号无效时，关断测试控制电路的电源。
9.根据权利要求8所述的测试控制方法，其特征在于，所述验证划片槽是否被划片，具体包括：
芯片产生随机信号，并输出至所述划片槽；
所述划片槽使用预设的加密算法对所述随机信号进行加密处理，产生输出信号至所述芯片；
所述芯片使用预设的解密算法对所述划片槽的输出信号进行解密处理，并将其和所述随机信号进行对比，如果相同，则所述划片槽未被划片。
10.根据权利要求8所述的测试控制方法，其特征在于，当所述测试使能信号无效时，通过缓冲器或三态门输出高阻态或低电平的电源信号，进而关断所述测试控制电路的电源。
CN201710037683.1A 2017-01-18 2017-01-18 一种测试控制电路、芯片及测试控制方法 Pending CN106771981A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710037683.1A CN106771981A (zh) 2017-01-18 2017-01-18 一种测试控制电路、芯片及测试控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710037683.1A CN106771981A (zh) 2017-01-18 2017-01-18 一种测试控制电路、芯片及测试控制方法

Publications (1)

Publication Number Publication Date
CN106771981A true CN106771981A (zh) 2017-05-31

Family

ID=58943418

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710037683.1A Pending CN106771981A (zh) 2017-01-18 2017-01-18 一种测试控制电路、芯片及测试控制方法

Country Status (1)

Country Link
CN (1) CN106771981A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109765500A (zh) * 2017-11-08 2019-05-17 中兴通讯股份有限公司 一种电源模拟设备和电源模拟方法
CN109782153A (zh) * 2019-01-14 2019-05-21 大唐微电子技术有限公司 一种芯片测试的方法、装置、芯片及计算机存储介质
CN110457172A (zh) * 2019-08-12 2019-11-15 兆讯恒达微电子技术(北京)有限公司 一种用于流片过程中的检测方法
WO2023093357A1 (zh) * 2021-11-26 2023-06-01 深圳飞骧科技股份有限公司 Wi-Fi6芯片的DEVM测试平台及测试方法
WO2024031817A1 (zh) * 2022-08-12 2024-02-15 长鑫存储技术有限公司 温度检测控制电路以及存储装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090121733A1 (en) * 2007-11-09 2009-05-14 Hynix Semiconductor, Inc. Test circuit for use in a semiconductor apparatus
CN101950332A (zh) * 2010-07-12 2011-01-19 大唐微电子技术有限公司 芯片保护方法和***
CN102545574A (zh) * 2010-12-27 2012-07-04 北京中电华大电子设计有限责任公司 一种soc芯片的低功耗电源网络设计方法
CN202886554U (zh) * 2012-11-15 2013-04-17 福建一丁芯光通信科技有限公司 用于混合信号集成电路的可测性电路
CN105045695A (zh) * 2015-08-17 2015-11-11 大唐微电子技术有限公司 一种芯片进入测试模式的保护方法和***

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090121733A1 (en) * 2007-11-09 2009-05-14 Hynix Semiconductor, Inc. Test circuit for use in a semiconductor apparatus
CN101950332A (zh) * 2010-07-12 2011-01-19 大唐微电子技术有限公司 芯片保护方法和***
CN102545574A (zh) * 2010-12-27 2012-07-04 北京中电华大电子设计有限责任公司 一种soc芯片的低功耗电源网络设计方法
CN202886554U (zh) * 2012-11-15 2013-04-17 福建一丁芯光通信科技有限公司 用于混合信号集成电路的可测性电路
CN105045695A (zh) * 2015-08-17 2015-11-11 大唐微电子技术有限公司 一种芯片进入测试模式的保护方法和***

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109765500A (zh) * 2017-11-08 2019-05-17 中兴通讯股份有限公司 一种电源模拟设备和电源模拟方法
CN109782153A (zh) * 2019-01-14 2019-05-21 大唐微电子技术有限公司 一种芯片测试的方法、装置、芯片及计算机存储介质
CN110457172A (zh) * 2019-08-12 2019-11-15 兆讯恒达微电子技术(北京)有限公司 一种用于流片过程中的检测方法
CN110457172B (zh) * 2019-08-12 2023-09-29 兆讯恒达科技股份有限公司 一种用于流片过程中的检测方法
WO2023093357A1 (zh) * 2021-11-26 2023-06-01 深圳飞骧科技股份有限公司 Wi-Fi6芯片的DEVM测试平台及测试方法
WO2024031817A1 (zh) * 2022-08-12 2024-02-15 长鑫存储技术有限公司 温度检测控制电路以及存储装置

Similar Documents

Publication Publication Date Title
CN106771981A (zh) 一种测试控制电路、芯片及测试控制方法
CN103744009B (zh) 一种串行传输芯片测试方法、***及集成芯片
US7036017B2 (en) Microprocessor configuration with encryption
EP2503347B9 (en) Low-power and area-efficient scan cell for integrated circuit testing
EP1260945A1 (en) Semiconductor integrated circuit on IC card protected against tampering
US20080201592A1 (en) Hibernating a processing apparatus for processing secure data
Marinissen et al. IoT: Source of test challenges
CN101847188A (zh) 一种基于时钟的安全装置的软件保护方法及安全装置
CN105045695B (zh) 一种芯片进入测试模式的保护方法和***
CN102066963A (zh) 于测试作业模式期间用于保障集成电路上数字信息安全的方法与设备
JP2000194799A (ja) 携帯型信号処理装置
CN108875431A (zh) 防止集成电路知识产权剽窃的动态混淆封装接口控制单元
US7656695B2 (en) Electronic fuse system and methods
CN104459519A (zh) 一种芯片安全测试方法及装置
CN108875430A (zh) 防止集成电路和知识产权核剽窃的动态混淆封装接口
CN1996830B (zh) 具有高级加密标准核的集成电路及验证该标准核的外包
US20160124826A1 (en) Semiconductor device and method for testing reliability of semiconductor device
Zhong et al. A RISC-V SoC for mobile payment based on visible light communication
US10169616B1 (en) Cryptographic processing of data and instructions stored off-chip
JP5231079B2 (ja) 疑似乱数発生器及びデータ通信装置
CN110392838B (zh) 用于集成电路的设备、***和方法
US20210312045A1 (en) Integrated circuit side-channel mitigation mechanism
CN102193898A (zh) 电脑***的中央处理器开核装置
CN102110038B (zh) 一种安全类芯片的测试电路
CN104200844A (zh) 一种带密码的otp烧写及读取方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170531