CN106712748B

CN106712748B - 偏置开关的方法和装置

Info

Publication number: CN106712748B
Application number: CN201611030160.6A
Authority: CN
Inventors: B·T·卡维斯; T·库尔克尤克鲁; Y·A·阿特赛尔
Original assignee: Analog Devices Global ULC
Current assignee: Analog Devices Global ULC; Analog Devices International ULC
Priority date: 2015-11-16
Filing date: 2016-11-16
Publication date: 2020-11-06
Anticipated expiration: 2036-11-16
Also published as: CN106712748A; US9667244B1

Abstract

公开了偏置开关的方法和装置。提供控制电路用于控制用作开关的场效应晶体管的栅极端子处的电压。在例如晶体管的源极端子处的电压可以提供给低通滤波器，然后被电压转换以提供栅极信号。滤波可以被布置为补偿晶体管内的寄生电容的影响，从而使其频率响应线性化。电压转换可以帮助限制晶体管的栅极和沟道之间的电压差。这是重要的，因为可能在微波电路中使用的相对快速的晶体管可能在其栅极处具有相对适度的电压而失效。

Description

偏置开关的方法和装置

技术领域

本公开涉及用于偏置在使用中可暴露于低频或直流(DC)信号的晶体管开关的方法和装置。晶体管开关也可以通过高频分量，例如射频(RF)或微波信号。晶体管开关可暴露于具有相对高功率电平的信号。

背景技术

已知使用通常由场效应晶体管(FET)形成的电控开关来控制信号从一个位置到另一个位置的传播。

FET的阻抗通常由其栅极和源极端子之间的栅极到源极电压控制。栅极电压通常从控制电路导出，因此经常被限制为在对应于具有开关“导通”和具有开关“关断”的两个值之间切换。作为该约束的结果，FET的源极端子处的DC电压的变化具有修改FET的操作的潜力。通常不希望FET的状态可能由其信号输入处的DC条件改变。本公开的方面涉及用于解决这个问题的方法和装置。

发明内容

根据本公开的第一方面，公开了响应于开关控制信号的开关。开关包括至少一个级，并且优选地是串联连接的多个级。至少一个，优选至少两个级包括第一信号端子；第二信号端子；以及连接在第一和第二信号端子之间的电可控阻抗。电可控阻抗被布置成响应于提供给该级的控制信号而改变其阻抗。该级进一步包括级控制电路。控制电路具有用于接收级控制信号的第一控制电路输入和可操作地连接到级的第一信号端子或第二信号端子的第二控制信号输入。级控制电路适于根据其第一和第二控制电路输入处的电压产生用于电可控阻抗的控制信号。

有利地，级(或每个级)中的电可控阻抗可以是场效应晶体管。这种晶体管可以表现出在高阻抗状态和低阻抗状态之间的快速切换。有利地，用于电可控阻抗的级控制信号包括来自提供给级的第一信号端子或第二信号端子或级之一的信号的频率分量。该信号的分量可以被滤波到期望的频率范围。例如，滤波器可以是低通滤波器，使得信号的分量从DC延伸到在断点之后逐渐衰减之前的第一断点。优选地，基于与一级或多级的电可控阻抗相关联的寄生分量的大小的知识或者由寄生分量形成的寄生滤波器的滤波器响应和电阻的电阻来选择低通滤波器截止频率与门相关联。

根据本公开的第二方面，提供了一种控制开关的方法，所述方法包括从开关级或多个串联连接的开关级形成开关，所述或每个开关级包括连接在第一和第二信号端子之间的相应的场效应晶体管。该方法进一步包括修改在该场效应晶体管或每个场效应晶体管处的控制信号的频率含量，以便补偿与晶体管相关联的寄生分量和/或修改晶体管的控制端子处的电压，以考虑瞬时门源极(或栅极到沟道)电压差。

根据本公开的第三方面，提供了一种用于场效应晶体管开关的控制电路。控制电路包括形成滤波信号的低通滤波器。低通滤波器具有可操作地连接以从晶体管开关的一侧接收信号的输入。滤波信号用于产生提供给场效应晶体管开关的控制端的可变信号。

附图说明

将通过非限制性示例的方式进一步描述本公开的实施例，其中：

图1示出了具有隔直流电容器的基于FET的开关；

图2示出了直接耦合在输入和输出端子之间的FET开关；

图3示意性地示出了根据本公开的教导的控制布置，以解决与图2的直接耦合开关相关联的一些问题；

图4更详细地示出本公开的实施例；

图5示出了根据本公开的开关布置，其中开关包括多个串联连接的级；

图6示出了根据本公开的教导的另一布置；

图7是控制装置的实施例的电路图；

图8是根据本公开的教导的控制电路和开关的另一实施例的电路图；

图9是低通滤波器的相对频率响应和晶体管在导通状态下的频率响应的曲线图；

图10是本公开的另一实施例的示意图；和

图11示出了已知的自举电路。

具体实施方式

某些实施例的以下详细描述呈现了具体实施例的各种描述。然而，本文所描述的创新可以以多种不同的方式实施，例如，如权利要求所限定和涵盖的。在本说明书中，参考附图，其中相同的附图标记可以表示相同或功能相似的元件。应当理解，图中所示的元件不一定按比例绘制。此外，将理解，某些实施例可以包括比附图中示出的更多元件和/或附图中示出的元件的子集。此外，一些实施例可以结合来自两个或更多个附图的特征的任何合适的组合。

已知的是，通常由场效应晶体管形成的电控开关可用于选择性地阻挡或传递信号。这些开关中的许多开关可以形成在集成电路上，在相应的反向偏置阱中，或者如绝缘体上硅(SOI)制造领域的技术人员已知的在相应绝缘阱中。

然而，如稍后将更详细地讨论的，由晶体管开关处理的信号的电压和频率可导致晶体管开关的控制的丧失，并且还可能导致设备故障。本公开讨论了缓解这些问题的方法。

对用于信号开关的晶体管的需求可意味着，为了获得适当快速的晶体管，如果栅极到沟道电压超过相对适度的电压差，则晶体管可能遭受击穿。晶体管的栅极和沟道之间发生击穿的电压可以与晶体管可能暴露的峰-峰信号幅度相当。本公开使得晶体管栅极电压能够跟踪晶体管的沟道所见的电压，从而允许解决晶体管击穿的风险。

使栅极电压跟踪沟道电压(其可以是第一信号端子处的电压，第二信号端子处的电压或第一和第二信号端子的电压中间的电压)的能力，还减少了级的晶体管中的信道感应的通道阻抗变化。

栅极电压跟踪的已知方法依赖于创建由在源极和栅极之间的第一电容器(实际或寄生)形成的高通滤波器；在漏极和栅极之间的第二电容器(寄生或实际)以及与所述栅极和RF地串联的相对高阻抗的电阻器。这种布置在图11中示出。

在图11中，晶体管2连接在表示电压V1和V2的信号端子的两个节点3和4之间。如果我们假设晶体管正在通过角频率ω的高频信号，则电容器Z_C的阻抗为

我们可以看到，电容器用作分压器。如果通过串联栅极电阻R_G施加DC或低频栅极电压V_{GATE CONTROL}，则我们创建自举布置，其中栅极电压是电压V_{GATE CONTROL}和由电容分压器提供的电压的和。

如果电容分压器由与晶体管相关联的寄生电容器形成，则可以合理地假设C1＝C2，因此晶体管2的栅极电压为：

这种布置提供了开关在高频下的改进的电压处理。

然而，该方法不如DC下的频率下降和故障那么好地工作。

分压器的电容与栅极电阻器R_G的阻抗相互作用以形成高通滤波器。接近和低于滤波器的截止频率，随着电容器的阻抗相对于电阻器R_G的阻抗增加，栅极电压在跟踪源极和漏极电压方面变得不太好。结果，开关的功率处理和线性降级，因为在关断状态下，大信号具有将开关接通的电位，并且在接通状态下，大信号可以开始促使开关关断。

与现有技术方法相关联的问题可以部分地通过增加R_G的大小来减轻。然而，具有1pF的寄生电容C1和C2的1mm晶体管将导致R_G对于在1KHz下对于某些应用的操作而言大于100MOhm。这种尺寸的电阻器在晶片上是大的，并且不是成本有效的，该方法在甚至更低的频率或接近DC(0Hz)也不能很好地工作。

该方法的另一个缺点是增加栅极电阻增加了对寄生电容进行充电和放电的时间，以便接通或关断晶体管。这意味着设备对控制信号的响应相对较慢。

从上述可以看出，应当仔细地进行栅极电压跟踪，以避免跟踪电路通过经由开关引入新的信号传播路径而变成失真源，其中传播路径具有随频率变化的阻抗，或者其中跟踪电路引入不期望的控制延迟。

发明人认识到为了在低频获得电压跟踪，期望对输入信号进行低通滤波，以产生低通滤波信号，然后对其进行第一电压变换过程，以提供第一级控制信号以将晶体管开关切换到导通状态，和第二电压转换过程以形成第二级控制信号以将晶体管切换到非导通状态。

优选地，注意控制低频电压跟踪状态和较高频率电压跟踪状态之间的转变，以防止可能导致失真或晶体管击穿的不期望的栅极电压改变。

第一和第二级控制信号可被提供给多路复用器以选择第一和第二级控制信号中的任一个以供应到晶体管开关。

图1示出了具有适于在SOI电路中使用的偏置端子的交流(AC)耦合开关。开关(通常标示为10)包括具有栅极，源极和漏极的场效应晶体管(FET)12。晶体管12还具有“背栅极”，其是到设备的主体材料的连接，其可以被偏置到比漏极/源极更低的电压或者连接到栅极(也称为顶栅极)。为了清楚起见，省略了背栅极连接。然而，由于FET可以形成为基本上对称的设备，因此漏极和源极之间的区别可能不太有用，并且考虑通过其栅极到沟道电压来控制设备可能更有帮助，其中沟道是半导体的互连设备的第一和第二电流流动端子的区域，其中这些端子中的一个可以被认为是漏极，并且这些端子中的另一个可以被认为是源极。这在晶体管导通时可以是有帮助的，并且因此给定晶体管的沟道上的电压的变化应当相对适中。因此，晶体管12可以被视为具有通过隔直流电容器18连接到输入节点16(其可以表示信号端子)的第一端子14。类似地，晶体管12的第二端子20连接到输出节点22(其可表示另一信号端子)。第一和第二端子14和20被偏置到由偏置节点26提供的沟道电压V_CHANNEL。偏置节点26连接到第一和第二电流端子14和20通过电阻30和32。电阻30和32可以是寄生电阻，节点26可以简单地是到FET 12的背栅极的连接。

通常V_CHANNEL被偏置到最小和最大电源电压之间的某处。因此，如果我们考虑在具有+5伏的V_DD和0伏的V_SS的电源上运行的集成电路的情况，则通道可以被偏置到2.5伏特。假定阈值电压在0和0.5伏之间，如果V_GATE被提供给控制节点40并且在5伏开启和0伏关闭之间切换，则我们可以看到FET 12将具有2.5伏特用于开启的栅极到源极(V_GS)的电压和-2.5伏特用于关断。该方法在控制FET 12方面工作良好，但是可能具有包括隔直流电容器18和24的缺点。DC阻断电容器18和24占用自身可能很重要的空间，并且还导致开关10具有高通滤波器特性，这意味着较低频率分量可变得衰减，从而如果信号包含低频分量则引起失真。当较低频率分量衰减时，该开关不能向下工作到DC或接近DC。克服这一点的一种方法是去除如图2所示的DC阻断直电容器18和24。现在，在栅极节点40处提供的栅极控制信号被提供给晶体管12的栅极42。这消除了由电容器18和24，但是现在晶体管12的沟道的电压不再被良好地限定。此外，如果节点22处的负载阻抗相对较低，则由于晶体管12在其导通状态下的欧姆(沟道)电阻，所以节点22处的DC电压可不同于节点16处的DC电压。还可以得出，当晶体管12不导通时，这些电压具有更显着不同的电位。

可以认为，一旦晶体管12导通，则设备两端的DC电压将均衡。然而，一些***具有足够高的功率，使得晶体管开关可能在输入和输出节点之间降低显着的电压，例如一个或多个伏特。这个问题的解决方案将在后面讨论。

为了一般性，节点16处的电压可以被认为包括AC分量RF_IN和DC或低频分量DC1。输出节点22处的电压可以被认为包括RF分量RF_OUT和DC分量DC2。

为了使开关正常工作，栅极电压应当考虑端子14和20处的DC电平。这样做的一种方法是修改栅极电压以考虑端子处的平均电压因此，如果我们打算将V_GS开启为+2.5伏，将V_GS关闭为-2.5伏，如前面的例子所示，那么我们可以看到：

在接通状态下，V_gate＝((DC1+DC2))/2)+2.5volts

在关闭状态下，V_gate＝((DC1+DC2))/2)-2.5volts

一种替代方法是检查DC1和DC2以找到晶体管的“最坏情况”电压控制，然后适当地使用。因此，在这样的方案中

在V_gate＝V_max+2.5volts，其中V_max是DC1或DC2中的较大者的接通状态；

在关闭状态下，V_gate＝V_min-2.5volt，V_min等于DC1和DC2中的最小值。

“最坏情况”方法可以在栅极到沟道击穿电压远远大于开关可以看到的使用输入电压的情况下工作。然而，对于晶体管开关通常不是这种情况，因此该驱动方案可导致设备失效。

在操作的现实示例中，输入信号可以具有AC分量RF_IN，其具有大约10伏峰至峰的幅度，并且可以具有几伏的DC偏移。所使用的晶体管可能不能够承受峰值电压，DC偏移和在某些应用中将晶体管保持在期望状态所需的栅极控制电压的和。例如，为了保持晶体管关闭，其中输入信号在+5V和-5V之间变化，则在某些应用中栅极可能需要保持在-8V。这给出了13V的沟道差的势垒。然而，在微波开关中使用的晶体管可以具有相对薄的栅极到沟道绝缘，并且击穿可以在大约8或9伏的栅极到沟道电压处发生。

因此，图2的布置可遭受破坏。

图2的布置需要晶体管驱动电路，其可以解决控制栅极电压和在低频以及在更高频率提供电压跟踪的问题。

图3示出了本公开的实施例，其可以用于解决关于图2和图11的电路讨论的问题。图3的电路与图2的电路的不同之处在于栅极控制电压不再直接从控制节点40提供到晶体管的栅极42(可通过图2中所示的中间电阻器41)，而是现在被提供给级控制电路50。级控制电路50产生作为在控制节点40处的开关控制信号和在端子14或20之一处的电压的函数的晶体管12的级控制电压。此外，来自所选端子14或20的电压可以由低通滤波器选择哪个端子可以是设计选择的问题，并且如稍后将看到的，可能是拾取当所讨论的晶体管处于级联中时最接近输入或输出节点的晶体管12的一侧这种开关形成多级开关。控制电路50可用于将来自控制节点40的控制信号与来自节点16的低通滤波电压相加。或者，控制电路50可以从节点16/端子14获取低通滤波电压，并产生两个中间电压。因此，如果节点16处的电压由DC1表示，则控制电路被布置成生成中间电压DC1+V1和DC1-V2。V1可以等于V2。然后可以基于控制信号由多路复用器选择这些信号中的任一个。这种布置允许栅极信号跟踪晶体管12的电流(信号)控制节点14和20之一处的电压。

图4更详细地示出了本公开的实施例。控制电路50连接到低通滤波器60，在该示例中，低通滤波器60连接到晶体管12的第一端子14，以便从节点16接收信号RF_IN+DC1。低通滤波器60的输出被提供给电压生成电路70和72，电压生成电路70和72被配置为创建两个输出电压，一个对应于DC1+V_SHIFT的值，另一个对应于值DC1-V_SHIFT。电路70和72与电平移位发生器74协作以实现该功能。如图所示，电压产生电路70可以包括PMOS源极跟随器，并且电压产生电路72可以包括NMOS源极跟随器。可以被视为第一和第二中间信号的信号DC1+V_SHIFT和DC1-V_SHIFT被提供给模拟多路复用器80的第一和第二输入端，模拟多路复用器80响应于控制信号选择其中之一，并且提供所选择的信号到晶体管12的栅极42，可选地通过中间电阻82。偏移+V_SHIFT和-V_SHIFT不需要具有相同的幅度。

低通滤波器60的效果使得在对应于小于低通滤波器截止频率的频率的低频率下，级控制电路50作用非常像缓冲器，且将信号传递到门轨道与直流电压和频率分量小于滤波器截止频率。在较高频率处，例如高于低通滤波器截止频率的频率，级控制电路50可以用作平均电路并滤除RF信号out，从而基本上将DC分量留在较高频率范围内。

可以看出，在较高频率处，与电阻器82相关联的寄生电容器90和92形成高频电压跟踪电路，如前所述。由寄生电容90和92形成的高频电压跟踪电路可以由低频/DC跟踪电路增强，以减少和/或克服信号诱发击穿的风险，如前所述。

已知通过将开关串联放置来改善输入节点和输出节点之间的隔离。结果，图4所示的电路可以被认为是形成可以用作多级开关的一部分的级100。

图5示意性地示出了多级开关，其通常表示为110，其包括多个级，在该示例中，四个级100.1，100.2，100.3和100.4串联布置在节点16和22之间。如关于图4所描述的，每个级可以在高阻抗状态和低阻抗状态。开关控制信号可以在每个级之间共享，因此在所示的多级开关110中是公共控制信号。为了进一步改进隔离，可以提供级之间的一个或多个中间节点，并且可以通过另外的FET开关选择性地连接到信号地。在图5所示的示例中，从中间节点124(形成在第二级100.2和第三级100.3之间)串联地提供两个开关120和122到小信号地。如果需要，到地的路径可以由阻塞电容器126DC阻断。或者，由于当开关120和122接通时不存在通过开关120和122的显着的DC电流，所以可以省略DC阻塞电容器126，以便节省集成电路内的面积。在从中间节点124到地的路径中的晶体管的数量可以在电路设计者的选择下变化。具有更多的晶体管可以改善对地的击穿性能，同样可以包括隔直流电容器。然而，DC阻断电容器126的设置增加了半导体晶片上的电路面积，但是这可以通过简化晶体管120和122的控制电路设计来减轻。

晶体管120和122与级100.1至100.4反相驱动，并且可以由逻辑信号直接驱动，或者如这里所示，可以由级控制电路驱动，类似于或相同于标记为50的晶体管图4。使用控制电路控制栅极通道电压以减少击穿。由于晶体管120和122不在输入16和输出22之间的信号传播路径中，所以当导通时它们的线性不是那么重要，并且可以省略与它们相关联的低通滤波器60a以节省空间。如图5所示，晶体管120是每个FET。

在图5所示的布置中，每个级包括相应的晶体管开关12.1至12.4和控制电路。这可能不是必需的。在另一实施例中，如图6所示，开关包括多于两个级。图6示出了三个阶段，其中第一阶段100.1和第三阶段100.3是图4所示类型。标记为150的第二阶段不具有其自己的控制电路，而是取而代之的晶体管控制信号例如，第一和第三级控制电路，并对其进行平均以形成要提供给FET 152的晶体管控制信号。图6所示的布置可以包括级100.1和100.3之间的其他级，并且还可以包括一个或多个信号接地级，以便改进节点16和22之间的隔离。可以通过电阻分压器154方便地进行平均。在图6中，每个晶体管具有与其相关联的栅极电阻器156a至156c。可以省略这些电阻器中的一个或多个。电阻器与分压器的电阻器以及多路复用器和电平移位器的输出阻抗组合形成与晶体管的栅极的寄生电容相互作用的电阻。这给出了低通响应，设计者可能希望改变以便以适当的方式与低通滤波器60的响应相互作用。

图7更详细地示意性地示出了控制电路50的示例性实施例。在该示例中，控制电路具有四个输入晶体管202，204，206，208。在图7所示的这些晶体管中，前两个晶体管202和204是P型设备，而第三和第四晶体管206和208是N类型设备。每个晶体管具有连接到公共输入节点210的相应栅极，公共输入节点210从低通滤波器60的输出接收输入信号。每个晶体管与相应的电流源212，214，216和218相关联。每个电流源极可以有利地但不是必须地被布置为通过基本上相同的电流IC。每个电流源可以被实现为被布置为镜像流过共享路径的电流的电流镜。电流源可以通过许多配置来实现。第一电流源212连接到第一电阻器222的第一端子。电阻器222的第二端子连接到第一晶体管202的源极。第二电流源214连接到第二晶体管204的源极。第一和第二晶体管202和204的漏极连接到负电源轨-V，而电流源212和214连接到正电源轨+V，第二电流源214在击穿关键应用中，第一和第二晶体管202和204的漏极可以连接到其它部件，例如二极管或二极管连接的晶体管，以增强可靠性。第三和第四晶体管206和208类似地配置，其中第三晶体管260的源极连接到第三电阻器226的端子，第三电阻器226与第三电流源216和电控开关232串联。第四晶体管208的栅极与第四电阻器228串联，第四电阻器228又连接到第四电流源218.电流源216和218连接到负电源轨，并且第三和第四晶体管206和208的漏极连接到正电源轨。因此，晶体管202,204,206和208中的每一个有效地用作电平移位器，其中它们移位电压的程度由它们各自的电阻器和/或相应的电流源的大小确定。

从第一电流源212和第一电阻器222之间的节点获取的输出形成第一电压V_IN+V_SHIFT。来自形成在第二电流源214和第二电阻器224之间的节点的输出形成电压V_IN+V_P。来自第三电阻器226和第三电流源216之间的节点的输出形成电压V_IN-V_P，并且来自第四电阻器228和第四电流源218之间的节点的输出形成电压V_IN-V_SHIFT。开关230和232响应于多路复用器控制信号“控制”而反相驱动。因此，当开关230闭合(导通)时，开关232不导通。在这些条件下，V_P＝V_SHIFT并且V_N小于V_SHIFT。当由开关230和232限定的多路复用器处于其相对状态，使得开关230断开并且开关232闭合时，V_P小于V_SHIFT并且V_N等于V_SHIFT。电压V_IN+V_SHIFT用于充当输出级的正电源轨(通常表示为235)，而电压V_IN-V_SHIFT用于充当输出级235的负电源轨。输出级包括两对堆叠的P型和N型晶体管，每对布置成伪反相器配置，其中第一对晶体管240和242用作第二对晶体管250和252的输入。该配置可以具有几个优点。首先，连续地产生可用于控制开关晶体管的移位电压V_IN+V_SHIFT和V_IN-V_SHIFT。因此，当期望改变开关的开关状态时，在与晶体管202或208相关联的寄生电容器充电或放电时没有开销。这与例如将控制信号与输入电压VIN相加以产生晶体管的栅极电压形成对比。这里使用的方法引起增强(更快)的切换时间。由晶体管240，242，250和252形成的逆变器式多路复用器/输出级提供相对干净的数字式开关动作，以在对应于V_IN+V_SHIFT或V_IN-V_SHIFT的两个电位输出电压之间切换。另外，电流镜和串联电阻器222,224,226和228使得电源轨电压在它们到达输入晶体管202，204，206和208之前被降低，使得这些晶体管中没有一个需要经历显着的栅极到沟道电压。

使用电压跟随器配置和逆变器式多路复用器意味着栅极电压可以被主动地上拉或下拉到正确的控制电压以控制相关级的级晶体管。此外，因为连接是相对直接的，因为在多路复用器输出和级晶体管之间没有有意的中间滤波器，所以存在很少的寄生负载用于抑制来自晶体管的控制电压快速改变。结果，由输入电压的变化导致的变化通过由低通滤波器60限制的频率响应传播通过。由控制信号引起的对开关状态的改变与串联开关230和232能够操作一样快速地传播，其将被本领域技术人员理解为非常快。因此，级控制电路50的切换对其数字控制信号高度响应，并且不应由于修改晶体管驱动方案而引入切换延迟，以基于输入处的电压或晶体管的电压适应晶体管的栅极处的电压，输出。这在开关被设置为快速响应时是特别有用的，例如，其本身是用于其它高速信号路由***的多路复用器的一部分。

图8示出了对图6所示的布置的修改，其中不是在端子16和22之间具有串联的三个级，而是提供了指定为级1至级4的四个级。布置控制电路50和低通滤波器60以处理来自端子16的信号，并且布置控制电路50′和低通滤波器60′以处理在第二端子22处的信号。所示的电路是对称的，因此端子16或22可以在任何给定时间充当输入而另一个充当输出。然后通过分压器154将由控制电路50和50′导出的中间电压提供给四个场效应晶体管，这四个场效应晶体管串联布置在端子16和22之间。这些晶体管中的每一个还具有串联电阻。另外，为了提前隔离，如上文关于图5所描述的并且包括晶体管120，122和控制电路50a的短路级设置在相邻级之间的节点处。为了简单起见并且为了保持该电路的对称特性，在图8所示的实施例中，短路级位于第二级和第三级之间。串联连接级的其它端之间的附加短路级也可以被提供给如果需要，增强开关的隔离响应。

图9示意性地示出了作为施加到开关的信号输入端子的信号的频率的函数的电压跟踪信号的相对大小。在低频下，通过控制电路50和低通滤波器60提供电压跟踪信号。这从DC施加到第一频率F1，然后经由该路径提供的栅极信号的电压跟踪分量的幅度开始减少。

然而，基于自举电路(如关于图11所讨论的)的断点的知识来选择第一频率F1，使得经由引导路径的电压跟踪信号开始变得显着，并且使得在宽频率范围上，开关的栅极处的电压跟踪信号的和基本上是恒定的(假设输入幅度保持恒定)。

如果设计者希望，他们可以修改频率响应，例如通过使低通滤波器60和/或60′可编程。这给予设计者选择提供可提供在集成电路封装中的开关，其可适应开关之间的变化，例如工艺变化。

在一些实施例中，单个晶体管12可以提供期望的开关能力。在这种情况下，可以使用图3所示的电路。然而，可能期望将图3的电路修改为响应于开关12的任一侧上的电压，如图10所示。这可以例如通过提供低通滤波器60(不是连接到开关的任一侧(或两侧)，然后例如通过电阻分压器或相应的电压到电流转换器对输出求和或平均，将电流求和并转换回电压域，这取决于交换机所需的隔离量。参考图10讨论的原理和优点可以结合本文所讨论的任何其它实施例来实现。

可替换的，可以提供两个电路50，并且它们的输出通过电位分压器进行平均-非常类似于图6所示的布置，但是省略了第一和第三晶体管。

因此，可以创建改进的多级开关。

这里提出的权利要求是适于在USPTO提交的单依赖性格式。然而，为了避免疑问，应当理解，这些权利要求中的每一个旨在多次依赖于相同类型的任何前述权利要求，除非那是明显不可行的。

本公开的各方面可以在各种电子设备中实现。电子设备的示例可以包括但不限于消费电子产品，电子产品的部件，例如封装的开关部件，电子测试设备，蜂窝通信基础设施等。电子设备的示例可以包括但不限于精密仪器，医疗设备，无线设备，诸如智能电话的移动电话，电话，电视，计算机监视器，计算机，调制解调器，手持式计算机，膝上型计算机，平板计算机，诸如智能手表，个人数字助理(PDA)，车载电子***，微波，冰箱，诸如汽车电子***的车载电子***，立体声***，DVD播放器，CD播放器，诸如MP3播放器，收音机，摄像机，照相机，数字照相机，便携式存储器芯片，洗衣机，烘干机，洗衣机/干衣机，手表，钟表等的数字音乐播放器。电子设备可以包括未完成的产品。

除非上下文明确要求，否则在整个说明书和权利要求书中，词语“包括”，“包括”，“包括”，“包括”等应以包括的意义来解释，排他性或穷举性；也就是说，在“包括但不限于”的意义上。如这里一般使用的词语“耦合”是指两个或更多个元件，其可以直接连接或通过一个或多个中间元件。同样，如本文中通常使用的词语“连接”是指可以直接连接或通过一个或多个中间元件连接的两个或更多个元件。另外，当在本申请中使用时，词语“本文”，“上方”，“下方”和类似含义的词语应当是指本申请的整体，而不是本申请的任何特定部分。在上下文允许的情况下，在上面的使用单数或复数的某些实施例的具体实施方式中的单词也可以分别包括复数或单数。在上下文允许的情况下，涉及两个或更多个项目的列表的词语“或”旨在覆盖该词语的所有以下解释：列表中的任何项目，列表中的所有项目，以及列表中的项目的任何组合。

此外，本文中使用的条件语言，诸如“可以”，“可能”，“可能”，“可以”，“例如”，“例如”，“诸如”等等之类的，除其他之外，特定地另外说明或在所使用的上下文中另外理解，通常旨在表达某些实施例包括某些特征，元件和/或状态，而其他实施例不包括某些特征，元件和/或状态。以任何方式需要一个或多个实施例的特征，元件和/或状态，或者一个或多个实施例必须包括用于决定是否包括这些特征，元素和/或状态的逻辑，用于或不用作者输入或提示将在任何特定实施例中执行。

虽然已经描述了某些实施例，但是这些实施例仅通过示例的方式给出，并且不旨在限制本公开的范围。实际上，本文描述的新颖的装置，方法和***可以以各种其它形式实施；此外，在不脱离本公开的精神的情况下，可以进行在此描述的方法和***的形式的各种省略，替换和改变。例如，尽管块以给定的布置呈现，但是备选实施例可以利用不同的组件和/或电路拓扑来执行类似的功能，并且一些块可以被删除，移动，添加，细分，组合和/或修改。这些框中的每一个可以以各种不同的方式来实现。可以组合上述各种实施例的元件和动作的任何合适的组合以提供另外的实施例。所附权利要求及其等同物旨在覆盖落入本公开的范围和精神内的这些形式或修改。

Claims

1.一种响应于开关控制信号的开关，所述开关包括一个或多个级，所述级中的至少第一级包括：

第一信号端子；

第二信号端子；

连接在所述第一信号端子和第二信号端子之间的电可控阻抗，所述电可控阻抗被布置成响应于级控制信号而改变其阻抗；和

级控制电路，所述级控制电路具有被配置为接收开关控制信号的第一控制电路输入；

其中，所述级控制电路具有响应于所述第一信号端子或所述第二信号端子处的信号电压的第二控制电路输入，在所述信号电压的路径中提供低通滤波器，并且所述级控制电路适于：产生作为所述第一控制电路输入和第二控制电路输入处的电压的函数的所述级控制信号。

2.根据权利要求1所述的开关，其中所述开关包括串联连接的多个级，其中所述多个级中的第二级包括第二电可控阻抗和第二级控制电路。

3.根据权利要求1所述的开关，其中所述低通滤波器的输入可操作地连接到所述第一信号端子和第二信号端子之一，并且所述低通滤波器的输出可操作地连接到所述第二控制电路输入。

4.根据权利要求3所述的开关，其中，基于所述第一信号端子和第二信号端子之间的电可控阻抗的高通频率响应来选择所述低通滤波器的低通滤波器响应中的断点。

5.根据权利要求3所述的开关，其中，由所述低通滤波器输出的电压被电压转换以形成所述级控制信号。

6.根据权利要求5所述的开关，其中，由所述低通滤波器输出的电压由第一电压转换器进行电压转换，以形成对应于所述级控制信号的信号电平的第一中间信号，以使所述开关导通。

7.根据权利要求6所述的开关，其中，由所述低通滤波器输出的电压由第二电压转换器进行电压转换，以形成对应于所述级控制信号的信号电平的第二中间信号，以使所述开关抑制在所述第一信号端子和第二信号端子之间的信号流。

8.根据权利要求7所述的开关，进一步包括选择器，所述选择器被配置为响应于所述开关控制信号输出所述第一中间信号和第二中间信号中的一个作为所述级控制信号。

9.根据权利要求1所述的开关，其中，至少一个级的电可控阻抗包括场效应晶体管。

10.根据权利要求1所述的开关，其中所述一个或多个级包括两级，每级具有相应的级控制电路，所述两级的级控制电路的输出被提供给差分电路，所述差分电路被布置成形成至少一个进一步的控制信号，该至少一个进一步的控制信号具有在两级的级控制电路的输出之间的值，所述至少一个进一步的控制信号被提供给连接在具有级控制电路的两级中间的一个或多个级中的至少一个进一步的级。

11.根据权利要求10所述的开关，其中，所述差分电路包括分压器。

12.根据权利要求2所述的开关，其中，所述多个级中的第一级连接到所述开关的输入，并且所述多个级中的第二级连接到所述开关的输出，并且所述第一级具有连接到所述开关的输入的第一低通滤波器，并且所述第二级具有连接到所述开关的输出的第二低通滤波器。

13.根据权利要求2所述的开关，进一步包括被配置为响应于控制信号而将信号路径短路到地的电路。

14.一种用于开关的控制电路，所述控制电路包括低通滤波器，所述低通滤波器被配置为从所述开关的第一侧接收信号以形成在所述开关的第一侧的低通滤波的电压，以及信号生成电路，所述信号生成电路被配置为生成要提供给形成所述开关的至少一个场效应晶体管的第一可变信号，其中所述第一可变信号响应于所述低通滤波器的输出而变化。

15.根据权利要求14所述的用于开关的控制电路，其中，所述第一可变信号跟踪经受偏移的所述开关的第一侧处的电压，并且其中，响应于数字控制信号来选择所述偏移的极性。

16.根据权利要求14所述的用于开关的控制电路，进一步包括第二低通滤波器，所述第二低通滤波器用于从所述开关的第二侧接收信号，以在所述开关的第二侧形成低通滤波的电压；以及第二信号生成电路，所述第二信号生成电路被配置为生成第二可变信号；以及平均电路，所述平均电路被配置为形成作为第一可变信号和第二可变信号的加权平均的至少一个晶体管驱动信号。

17.根据权利要求14所述的用于开关的控制电路，其中，所述低通滤波器是可调节的。

18.一种开关，所述开关包括与所述开关的第一端子和第二端子电流流动连通的至少一个场效应晶体管，以及用于控制所述至少一个场效应晶体管的如权利要求14所述的控制电路。

19.一种控制开关的方法，其中，所述开关由多个串联连接的级形成，所述多个串联连接的级中的每一级包括连接在第一端子和第二端子之间的相应的晶体管，所述方法包括修改提供给晶体管的控制信号的频率含量，以便补偿与晶体管相关联的寄生分量。

20.根据权利要求19所述的控制开关的方法，进一步包括修改晶体管处的瞬时控制电压，以将晶体管的栅极和其沟道之间的电压维持在击穿电压区域之外。