CN106711245B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN106711245B
CN106711245B CN201510437373.XA CN201510437373A CN106711245B CN 106711245 B CN106711245 B CN 106711245B CN 201510437373 A CN201510437373 A CN 201510437373A CN 106711245 B CN106711245 B CN 106711245B
Authority
CN
China
Prior art keywords
film
semiconductor
layer
graphene
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510437373.XA
Other languages
English (en)
Other versions
CN106711245A (zh
Inventor
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510437373.XA priority Critical patent/CN106711245B/zh
Publication of CN106711245A publication Critical patent/CN106711245A/zh
Application granted granted Critical
Publication of CN106711245B publication Critical patent/CN106711245B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Thin Film Transistor (AREA)

Abstract

一种半导体结构及其形成方法，其中半导体结构的形成方法包括：提供基底；在所述基底表面形成半导体膜；在所述半导体膜顶部表面形成石墨烯膜；在所述石墨烯膜顶部表面形成黑磷膜；在所述黑磷膜顶部表面形成图形化的掩膜层；以所述图形化的掩膜层为掩膜，图形化所述黑磷膜、石墨烯膜以及半导体膜，在所述基底表面形成若干分立的半导体层、位于半导体层顶部表面的石墨烯层以及位于石墨烯层顶部表面的黑磷层。本发明提供一种结构性能优越的半导体结构，改善了形成的半导体结构的性能。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种半导体结构及其形成方法。
背景技术
目前，基于硅材料的光子学已成为集成光学中的重要研究领域之一。基于硅材料的光子器件如光通信无源器件、调节器、探测器、光放大器及广元等发展已较为成熟。由于硅材料具有低电光系数、低光发射效率、非宽频带光学材料和高传播损耗等固有缺陷，且随着集成电路领域器件尺寸的不断减小，硅材料逐渐接近其加工极限。因此光通信和微纳光学器件领域发展迫切需要一种能够同时具有硅材料特性和宽频带光子特性的混合材料，为此半导体业界纷纷提出超越硅技术(Beyond Silicon)，其中具有较大开发潜力的石墨烯受到广泛关注。
石墨烯(Graphene)是一种单层蜂窝晶体点阵上的碳原子组成的二位晶体。实验证明，石墨烯不仅具有非常出色的力学性能和热稳定性，还具有出色的电学性能，例如亚微米级的弹道输运特性，高载流子迁移率，可调谐带隙，室温下的量子霍尔效应等等，并且，石墨烯由于本身特殊性能可以在其材料内部实现多功能信号的发射、传送、调制、探测等功能。
石墨烯优越的电学性能使发展石墨烯基的晶体管和集成电路成可能，并有可能取代硅称为新一代的主流半导体材料，石墨烯与硅波导(silicon waveguide)集成技术能够应用于新型光电和非线性光学器件，半导体业界对此显示了极大兴趣。石墨烯与硅波导集成的器件，也可称为硅上的石墨烯(GSi，Graphene on Silicon)器件，硅上的石墨烯器件具有硅上的石墨烯波导(GSi waveguide)。如何形成所述硅上的石墨烯器件，是半导体领域目前的研究重点之一。
然而，现有技术形成的硅上的石墨烯器件的性能仍有待提高。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法，改善半导体结构的性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底；在所述基底表面形成半导体膜；在所述半导体膜顶部表面形成石墨烯膜；在所述石墨烯膜顶部表面形成黑磷膜；在所述黑磷膜顶部表面形成图形化的掩膜层；以所述图形化的掩膜层为掩膜，图形化所述黑磷膜、石墨烯膜以及半导体膜，在所述基底表面形成若干分立的半导体层、位于半导体层顶部表面的石墨烯层以及位于石墨烯层顶部表面的黑磷层。
可选的，形成所述石墨烯膜的方法包括：在所述半导体膜表面形成含碳材料膜；对所述含碳材料膜以及半导体膜进行第一退火处理，在所述半导体膜顶部表面形成石墨烯膜；在所述第一退火处理之后，去除所述含碳材料膜。
可选的，所述含碳材料膜的材料为聚甲基丙乙烯酸甲酯、聚碳酸酯、聚酰胺、聚甲醛或聚四氟乙烯。
可选的，所述第一退火处理为激光退火、毫秒退火或快速热退火。
可选的，所述激光退火的退火温度为1400摄氏度至1500摄氏度。
可选的，所述第一退火处理包括依次进行的升温过程、保温过程以及降温过程。
可选的，在所述升温过程以及保温过程中，碳原子从所述含碳材料膜中分解出；在所述保温过程中，所述半导体膜顶部表面处于熔融状态，所述处于熔融状态的半导体膜顶部表面吸收所述分解出的碳原子；在所述降温过程中，所述碳原子从半导体膜顶部表面析出，析出的碳原子在半导体膜顶部表面凝聚成核，在所述半导体膜顶部表面形成石墨烯膜。
可选的，所述石墨烯层的厚度为1埃至100埃；所述黑磷层的厚度为1埃至100埃。
可选的，形成所述黑磷膜的工艺步骤包括：在所述石墨烯膜顶部表面沉积红磷膜；对所述红磷膜进行第二退火处理，将所述红磷膜转化为黑磷膜。
可选的，采用化学气相沉积工艺形成所述红磷膜。
可选的，所述第二退火包括依次进行的激光退火过程以及降温过程。
可选的，所述第二退火包括若干次循环依次进行的激光退火过程以及降温过程。
可选的，所述激光退火过程的退火温度为800摄氏度至1500摄氏度，所述降温过程的降温速率为50摄氏度每小时至200摄氏度每小时。
可选的，在形成所述图形化的掩膜层之前，还包括步骤：对所述黑磷膜进行刻蚀处理，调整所述黑磷膜的原子层层数。
可选的，所述刻蚀处理的工艺参数为：腔室压强为5毫托至200毫托，O2流量为5sccm至200sccm，Ar流量为50sccm至500sccm，源功率为50瓦至500瓦，偏置功率为0瓦至200瓦。
可选的，采用干法刻蚀工艺图形化所述黑磷膜、石墨烯膜以及半导体膜，刻蚀腔室压强为5毫托至200毫托，O2流量为5sccm至200sccm，CF4流量为50sccm至200sccm，SF6流量为0sccm至200sccm，NF3流量为0sccm至200sccm，HBr流量为0sccm至200sccm，源功率为50瓦至500瓦，偏置功率为0瓦至200瓦。
本发明还提供一种半导体结构，包括：基底；位于所述基底表面的若干分立的半导体层；位于所述半导体层顶部表面的石墨烯层；位于所述石墨烯层顶部表面的黑磷层。
可选的，所述半导体层的厚度为100埃至50纳米；所述石墨烯层的厚度为1埃至100埃；所述黑磷层的厚度为1埃至100埃。
可选的，所述基底包括衬底以及位于衬底表面的绝缘层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供的半导体结构的形成方法的技术方案中，提供基底；在所述基底表面形成半导体膜；在所述半导体膜顶部表面形成石墨烯膜；在所述石墨烯膜顶部表面形成黑磷膜；在所述黑磷膜顶部表面形成图形化的掩膜层；以所述图形化的掩膜层为掩膜，图形化所述黑磷膜、石墨烯膜以及半导体膜，在所述基底表面形成若干分立的半导体层、位于半导体层顶部表面的石墨烯层以及位于石墨烯层顶部表面的黑磷层。本发明将石墨烯与黑磷结合，形成一种新的半导体结构，既能发挥石墨烯材料的优势，又能利用黑磷材料具有带隙的特性，使得形成的半导体结构的性能优越。
进一步，本发明的第一退火处理为激光退火，且激光退火的退火温度为1400摄氏度至1500摄氏度，使得在保温过程中，碳原子在半导体膜顶部表面具有较高的溶解度，因此在降温过程中，从半导体膜顶部表面析出的碳原子含量也较多，有利于形成高质量的石墨烯膜。
更进一步，本发明还对形成的黑磷膜进行刻蚀处理，从而调整黑磷膜的原子层层数，进而使得刻蚀处理后的黑磷膜的带隙满足要求。
本发明还提供一种结构性能优越的半导体结构，所述半导体结构充分利用石墨烯材料以及黑磷材料的优势，从而改善半导体结构的性能。
附图说明
图1至图2为包含有硅上的石墨烯波导的半导体结构的结构示意图；
图3至图10为本发明一实施例提供的半导体结构形成过程的剖面结构示意图。
具体实施方式
由背景技术可知，现有技术形成的包含有硅上的石墨烯波导的半导体结构的性能有待提高。
参考图1及图2，其中，图1为包含有硅上的石墨烯波导的半导体结构的立体结构示意图，图2为图1沿切割线AA1切割的剖面结构示意图，包括：衬底100、位于衬底100表面的绝缘层101、位于绝缘层101表面的若干分立的硅层102、位于硅层102顶部表面的石墨烯层103。
经研究发现，石墨烯层103的材料为石墨烯，尽管石墨烯材料具有诸多优点，但是石墨烯材料接近于零带隙(band gap)的材料，意味着石墨烯层103始终保持着一定的导电性，难以完成导体和绝缘体之间的转换，难以实现数字电路的逻辑开与关，因此半导体结构面临着始终处于开启状态、以及漏电的问题，半导体结构的工作效率低。
进一步研究发现，黑磷(BP，black phosphorus)也是一种二维(单原子厚)晶体，它具有宽可调带隙，根据黑磷的原子层层数的变化能够获得具有不同带隙的黑磷材料，因此黑磷可以用来检测整个可见光到红外光区域的光谱。
为此，本发明提供一种半导体结构的形成方法，包括：提供基底；在所述基底表面形成半导体膜；在所述半导体膜顶部表面形成石墨烯膜；在所述石墨烯膜顶部表面形成黑磷膜；在所述黑磷膜顶部表面形成图形化的掩膜层；以所述图形化的掩膜层为掩膜，图形化所述黑磷膜、石墨烯膜以及半导体膜，在所述基底表面形成若干分立的半导体层、位于半导体层顶部表面的石墨烯层以及位于石墨烯层顶部表面的黑磷层。本发明将石墨烯与黑磷结合，形成一种新的半导体结构，既能发挥石墨烯材料的优势，又能利用黑磷材料具有带隙的特性，使得形成的半导体结构的性能优越。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图3至图10为本发明一实施例提供的半导体结构形成过程的剖面结构示意图。
参考图3，提供基底；在所述基底表面形成半导体膜203。
本实施例中，所述基底包括衬底201以及位于衬底201表面的绝缘层202。
所述衬底201的材料为硅、锗、锗化硅、碳化硅、砷化镓或者镓化铟；所述衬底201还可以为绝缘体上的硅衬底或者绝缘体上的锗化硅衬底。所述衬底201内还可以形成有半导体器件，例如，PMOS晶体管、NMOS晶体管、CMOS晶体管、电阻器、电容器或电感器。
本实施例中，所述衬底201为硅衬底。
所述绝缘层202的材料为氧化硅、氮化硅、掺碳氮化硅或者氮氧化硅。采用化学气相沉积、物理气相沉积或者原子层沉积工艺形成所述绝缘层202。所述绝缘层202的作用在于：在衬底201与后续形成的半导体层之间形成有绝缘层202，绝缘层202材料的折射率远小于衬底201材料的折射率，因此绝缘层202可以将后续形成的半导体层中传输的光波与衬底201完全隔离开，从而消除衬底201吸收光波的不良影响，可以认为绝缘层202取代了衬底201的光学作用，使得衬底201的掺杂与否不受后续形成的波导的限制，因此能够对衬底201进行掺杂处理以改善半导体结构的电学性能。
本实施例中，所述绝缘层202的材料为氧化硅。
所述半导体膜203为后续形成半导体层提供工艺基础，后续对半导体膜203进行图形化，在绝缘层202表面形成若干分立的半导体层。所述半导体膜203的材料为硅、锗或锗化硅；采用化学气相沉积、物理气相沉积或原子层沉积工艺形成所述半导体膜203。
本实施例中，所述半导体膜203的材料为硅，采用化学气相沉积工艺形成所述半导体膜203，所述半导体膜203的厚度为100埃至50纳米。
在其他实施例中，半导体膜的材料还能够为锗、锗化硅或碳化硅。
参考图4，在所述半导体膜203表面形成含碳材料膜204。
所述含碳材料膜204为后续形成石墨烯膜提供碳原子。
本实施例中，所述含碳材料膜204的材料为聚甲基丙烯酸甲酯(PMMA，PolymethylMethacrylate)，采用旋转涂覆工艺形成所述含碳材料膜204。
在其他实施例中，所述含碳材料膜的材料也可以为聚碳酸酯、聚酰胺、聚甲醛或聚四氟乙烯。在其他实施例中，还可以采用化学气相沉积工艺形成所述含碳材料膜。
参考图5，对所述含碳材料膜204(参考图4)以及半导体膜203进行第一退火处理，在所述半导体膜203顶部表面形成石墨烯膜205。
所述第一退火处理包括依次进行的升温过程、保温过程以及降温过程。
首先，对含碳材料膜204以及半导体膜203进行升温过程，在升温过程中，碳原子从所述含碳材料膜204中分解出。
在温度升高至退火温度之后，接着对含碳材料膜204以及半导体膜203进行保温过程，在保温过程中，碳原子仍将从所述含碳材料膜204中分解出，并且在保温过程中，半导体膜203顶部表面将处于熔融状态，所述处于熔融状态的半导体膜203顶部表面吸收所述分解出的碳原子，碳原子在半导体膜203顶部表面具有第一溶解度。
当半导体膜203顶部表面吸收一定含量的碳原子之后，对含碳材料膜204以及半导体膜203进行降温过程中，碳原子在半导体膜203顶部表面具有第二溶解度，所述第二溶解度远小于第一溶解度，因此碳原子从半导体膜203顶部表面析出，所述析出的碳原子在半导体膜203顶部表面凝聚成核，从而在半导体膜203顶部表面形成石墨烯膜205。
半导体膜203顶部表面吸收的碳原子数量在一定程度上决定了形成的石墨烯膜205的层数，因此当所需要形成的石墨烯膜205的层数越多时，退火处理的保温时间越长，使得半导体膜203顶部表面吸收的碳原子数量越多。
所述第一退火处理为激光退火、毫秒退火或快速热退火。
本实施例中，所述第一退火处理为激光退火，激光退火的退火温度为1400摄氏度至1500摄氏度。在一个具体实施例中，碳原子和硅原子的低共熔点(eutectic point)为1404摄氏度，在1404摄氏度下，碳原子在硅中的溶解度为0.75％(原子百分比)。在其他实施例中，第一退火处理还能够为毫秒退火，毫秒退火的退火温度为1500摄氏度至1600摄氏度。
本实施例中，所述石墨烯膜205的厚度为1埃至100埃。
在形成所述石墨烯膜205之后，去除所述含碳材料膜204。本实施例中，采用湿法刻蚀工艺去除所述含碳材料膜204，所述湿法刻蚀工艺的刻蚀液体为丙酮溶液，将进行第一退火处理之后的含碳材料膜204置于丙酮溶液中浸泡0.5小时至6小时，去除含碳材料膜204之后向石墨烯膜205表面喷洒去离子水进行清洗。在一个具体实施例中，所述丙酮溶液中丙酮的质量浓度为10％至20％，浸泡时间为0.5小时至1小时，所述丙酮溶液的浓度较小且浸泡时间较短，能够避免对石墨烯膜205造成腐蚀。
参考图6，在所述石墨烯膜205顶部表面沉积红磷膜206。
所述红磷膜206的材料为红磷(red phosphorus)，为后续形成黑磷膜提供工艺基础，后续对所述红磷膜206进行退火处理将所述红磷膜206转化为黑磷膜。
采用化学气相沉积、物理气相沉积或原子层沉积工艺形成所述红磷膜206。
在一个具体实施例中，采用化学气相沉积工艺形成所述红磷膜206。
采用上述化学气相沉积工艺形成的红磷膜206质量较高且具有良好的厚度均匀性，为后续形成高质量的黑磷膜提供良好的工艺基础。
若所述红磷膜206的厚度过薄，则在石墨烯膜205顶部表面沉积的红磷膜206的质量较差且厚度均匀性较差，后续在红磷膜206基础上形成的黑磷膜的质量以及厚度均匀性也将相对较差；若所述红磷膜206的厚度过厚，则后续将红磷膜206转化为黑磷膜的工艺难度大，且容易造成石墨烯膜205顶部表面附近区域的红磷膜206难以转化为黑磷膜。
综合上述因素考虑，本实施例中，所述红磷膜206的厚度为50埃至500埃。
参考图7，对所述红磷膜206(参考图6)进行第二退火处理，将所述红磷膜206转化为黑磷膜207。
所述第二退火包括依次进行的激光退火过程以及降温过程，使红磷膜206材料内部结构发生改变，使红磷膜206材料转化为黑磷，形成所述黑磷膜207。
为了提高形成的黑磷膜207质量，本实施例中，所述第二退火包括若干次循环依次进行的激光退火过程以及降温过程，,所述若干次指的是大于1的任一自然数次，直至红磷膜206完全转化为黑磷膜207。所述若干次为2-40次，例如为5次、8次、12次或20次等。
第二退火处理中的激光退火的退火温度不宜过高，否则容易对已形成的石墨烯膜205造成不良影响；所述第二退火处理中的激光退火的退火温度也不宜过低，退火温度过低时红磷膜206转化为黑磷膜207的能力弱。
在一个具体实施例中，所述激光退火过程的退火温度为800摄氏度至1500摄氏度，所述降温过程的降温速率为50摄氏度每小时至200摄氏度每小时。
参考图8，对所述黑磷膜207进行刻蚀处理，调整所述黑磷膜207的原子层层数。
所述黑磷膜207材料的带隙与原子层层数有关。由于前述形成的红磷膜206(参考图6)的厚度较厚，相应使得形成的黑磷膜207的厚度也较厚，因此黑磷膜207的原子层层数较多。
为此，对黑磷膜207进行刻蚀处理，减少所述黑磷膜207的原子层层数，从而使得黑磷膜207材料的带隙满足要求。
本实施例中，所述刻蚀处的工艺为：腔室压强为5毫托至200毫托，O2流量为5sccm至200sccm，Ar流量为50sccm至500sccm，源功率为50瓦至500瓦，偏置功率为0瓦至200瓦。
在刻蚀处理之后，所述黑磷膜207的厚度为1埃至100埃。
参考图9，在所述黑磷膜207表面形成图形化的掩膜层208。
所述图形化的掩膜层208定义出后续形成的半导体层的位置和尺寸。
所述图形化的掩膜层208的材料与半导体膜203的材料不同；并且，所述图形化的掩膜层208的材料与绝缘层202的材料不同，从而使得同一刻蚀工艺对图形化的掩膜层208和绝缘层202具有较高的刻蚀选择比。这是由于：
后续在形成半导体层之后会刻蚀去除图形化的掩膜层，而由于相邻半导体层之间的绝缘层202表面被暴露出来，因此所述绝缘层202表面被暴露在刻蚀去除图形化的掩膜层的刻蚀环境中，为了使得所述刻蚀工艺对绝缘层202的刻蚀速率很小，要求刻蚀工艺对图形化的掩膜层208和绝缘层202具有较高的刻蚀选择比，因此所述图形化的掩膜层208的材料与绝缘层202的材料不同。
在一个实施例中，所述图形化的掩膜层208的材料为光刻胶，通过涂覆光刻胶膜、曝光工艺以及显影工艺形成所述图形化的掩膜层208。
在另一实施例中，所述图形化的掩膜层208的材料为氮化钛、氮化钽、氧化硅、氮化硅或者氮氧化硅。
参考图10，以所述图形化的掩膜层208(参考图9)为掩膜，图形化所述黑磷膜207(参考图9)、石墨烯膜205(参考图9)以及半导体膜203(参考图9)，在所述基底表面形成若干分立的半导体层213、位于半导体层213顶部表面的石墨烯层215、以及位于石墨烯层215顶部表面的黑磷层217。
本实施例中，采用干法刻蚀工艺，刻蚀所述黑磷膜207、石墨烯膜205以及半导体膜203，直至暴露出绝缘层202表面，在所述绝缘层202表面形成若干分立的半导体层213。
在一个具体实施例中，所述干法刻蚀工艺的工艺参数为：刻蚀腔室压强为5毫托至200毫托，O2流量为5sccm至200sccm，CF4流量为50sccm至200sccm，SF6流量为0sccm至200sccm，NF3流量为0sccm至200sccm，HBr流量为0sccm至200sccm，源功率为50瓦至500瓦，偏置功率为0瓦至200瓦。
所述半导体层213为波导(waveguide)，由于半导体层213内与绝缘层202内的自由载流子浓度不同，半导体层213与绝缘层202的材料折射率也不同，因此在平行于绝缘层202顶部表面传播的光波被约束在半导体层213中，由此形成波导。
本实施例中，所述半导体层213的材料为硅，相应形成的波导为硅波导(siliconwaveguide)，所述半导体层213的厚度为100埃至50纳米。
所述石墨烯层215的材料为石墨烯，所述黑磷层217的材料为黑磷。
本实施例形成的半导体结构能够应用于光器件中，例如，应用于能打开和关闭光的光调制器。当向石墨烯层215施加不同电压，石墨烯层215中电子的能量会发生改变。当向石墨烯层215施加充足的负电压时，电子被吸出而使得石墨烯层215不能在吸收光子，因此当光子通过石墨烯层215时，石墨烯层215为完全透明的，此时光被“打开”。当向石墨烯层215施加一定的正电压时，石墨烯层215也是透明的，但电子紧密的包裹在一起，使石墨烯层215无法吸收光子，从而有效的“关闭”光线。
并且，由于石墨烯层215顶部表面形成有黑磷层217，所述黑磷层217的材料为带隙材料，且通过改变黑磷层217的原子层层数，能够获得具备不同带隙的黑磷层217，使黑磷层217能够吸收可见光范围以及红外光线范围的波长。
同时，由于本实施例中，采用干法刻蚀工艺刻蚀黑磷膜207、石墨烯膜205以及半导体膜203，相应形成黑磷层217、石墨烯层215以及半导体层213，使得形成的黑磷层217、石墨烯层215以及半导体层213侧壁齐平，所述石墨烯层215均匀的覆盖于半导体层213顶部表面，避免在半导体层213侧壁表面形成石墨烯；所述黑磷层217均匀的覆盖于石墨烯层215顶部表面，避免在半导体层213以及石墨烯层215侧壁表面形成黑磷。因此，本实施例形成的半导体结构的性能良好，有效的避免了额外的光吸收损失和光散射损失。
若石墨烯层未覆盖半导体层整个顶部表面，或者位于半导体层顶部表面的石墨烯层厚度均匀性差，或者半导体层侧壁表面形成有石墨烯，或者石墨烯层的质量差，或者石墨烯层侧壁形成有黑磷，均将导致半导体结构产生额外的光吸收和散射的损伤，进而影响形成的半导体结构的性能。
在形成所述半导体层213、石墨烯层215以及黑磷层217之后，去除所述图形化的掩膜层208。
相应的，本发明还提供一种半导体结构，参考图10，包括：
基底；
位于所述基底表面的若干分立的半导体层213；
位于所述半导体层213顶部表面的石墨烯层215；
位于所述石墨烯层215顶部表面的黑磷层217。
以下将对提供的半导体结构进行详细说明。
所述基底包括衬底201以及位于衬底201表面的绝缘层202。所述衬底201的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟；所述衬底201还可以为绝缘体上的硅衬底或绝缘体上的锗化硅衬底。本实施例中，所述衬底201为硅衬底。
所述绝缘层202的材料为氧化硅、氮化硅或氮氧化硅。所述绝缘层202材料的折射率小于衬底201材料的折射率，因此绝缘层202能够将半导体层213中传输的光波与衬底201完全隔离开口，从而消除衬底201吸收光波的不良影响。本实施例中，所述绝缘层202的材料为氧化硅。
苏搜半导体层213为波导，半导体层213内与绝缘层202内的自由载流子浓度不同，半导体层213与绝缘层202的材料折射率也不同，因此在平行于绝缘层202顶部表面传播的光波被束缚在半导体层213中，由此形成波导。
本实施例中，所述半导体层213的材料为硅，半导体层213为硅波导，所述半导体层213的厚度为100埃至50纳米。
所述石墨烯层215的材料为石墨烯，石墨烯层215的厚度为1埃至100埃；所述黑磷层217的材料为黑磷，黑磷层217的厚度为1埃至100埃。
本实施例提供的半导体结构能够应用于光器件中，例如，应用于能打开和关闭光的光调制器。当向石墨烯层215施加不同电压，石墨烯层215中电子的能量会发生改变。当向石墨烯层215施加充足的负电压时，电子被吸出而使得石墨烯层215不能在吸收光子，因此当光子通过石墨烯层215时，石墨烯层215为完全透明的，此时光被“打开”。当向石墨烯层215施加一定的正电压时，石墨烯层215也是透明的，但电子紧密的包裹在一起，使石墨烯层215无法吸收光子，从而有效的“关闭”光线。
并且，由于石墨烯层215顶部表面形成有黑磷层217，所述黑磷层217的材料为带隙材料，且通过改变黑磷层217的原子层层数，能够获得具备不同带隙的黑磷层217，使黑磷层217能够吸收可见光范围以及红外光线范围的波长。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底；
在所述基底表面形成半导体膜；
在所述半导体膜顶部表面形成石墨烯膜；
在所述石墨烯膜顶部表面形成黑磷膜；
在所述黑磷膜顶部表面形成图形化的掩膜层；
以所述图形化的掩膜层为掩膜，图形化所述黑磷膜、石墨烯膜以及半导体膜，在所述基底表面形成若干分立的半导体层、位于半导体层顶部表面的石墨烯层以及位于石墨烯层顶部表面的黑磷层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述石墨烯膜的方法包括：在所述半导体膜表面形成含碳材料膜；对所述含碳材料膜以及半导体膜进行第一退火处理，在所述半导体膜顶部表面形成石墨烯膜；在所述第一退火处理之后，去除所述含碳材料膜。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述含碳材料膜的材料为聚甲基丙乙烯酸甲酯、聚碳酸酯、聚酰胺、聚甲醛或聚四氟乙烯。
4.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第一退火处理为激光退火、毫秒退火或快速热退火。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述激光退火的退火温度为1400摄氏度至1500摄氏度。
6.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第一退火处理包括依次进行的升温过程、保温过程以及降温过程。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，在所述升温过程以及保温过程中，碳原子从所述含碳材料膜中分解出；在所述保温过程中，所述半导体膜顶部表面处于熔融状态，所述处于熔融状态的半导体膜顶部表面吸收所述分解出的碳原子；在所述降温过程中，所述碳原子从半导体膜顶部表面析出，析出的碳原子在半导体膜顶部表面凝聚成核，在所述半导体膜顶部表面形成石墨烯膜。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述石墨烯层的厚度为1埃至100埃；所述黑磷层的厚度为1埃至100埃。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述黑磷膜的工艺步骤包括：在所述石墨烯膜顶部表面沉积红磷膜；对所述红磷膜进行第二退火处理，将所述红磷膜转化为黑磷膜。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，采用化学气相沉积工艺形成所述红磷膜。
11.如权利要求9所述的半导体结构的形成方法，其特征在于，所述第二退火包括依次进行的激光退火过程以及降温过程。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述第二退火包括若干次循环依次进行的激光退火过程以及降温过程。
13.如权利要求11或12所述的半导体结构的形成方法，其特征在于，所述激光退火过程的退火温度为800摄氏度至1500摄氏度，所述降温过程的降温速率为50摄氏度每小时至200摄氏度每小时。
14.如权利要求1或9所述的半导体结构的形成方法，其特征在于，在形成所述图形化的掩膜层之前，还包括步骤：对所述黑磷膜进行刻蚀处理，调整所述黑磷膜的原子层层数。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，所述刻蚀处理的工艺参数为：腔室压强为5毫托至200毫托，O2流量为5sccm至200sccm，
Ar流量为50sccm至500sccm，源功率为50瓦至500瓦，偏置功率为0瓦至200瓦。
16.如权利要求1所述的半导体结构的形成方法，其特征在于，采用干法刻蚀工艺图形化所述黑磷膜、石墨烯膜以及半导体膜，刻蚀腔室压强为5毫托至200毫托，O2流量为5sccm至200sccm，CF4流量为50sccm至200sccm，
SF6流量为0sccm至200sccm，NF3流量为0sccm至200sccm，HBr流量为0sccm至200sccm，源功率为50瓦至500瓦，偏置功率为0瓦至200瓦。
17.一种半导体结构，其特征在于，包括：
基底；
位于所述基底表面的若干分立的半导体层；
位于所述半导体层顶部表面的石墨烯层；
位于所述石墨烯层顶部表面的黑磷层。
18.如权利要求17所述的半导体结构，其特征在于，所述半导体层的厚度为100埃至50纳米；所述石墨烯层的厚度为1埃至100埃；所述黑磷层的厚度为1埃至100埃。
19.如权利要求17所述的半导体结构，其特征在于，所述基底包括衬底以及位于衬底表面的绝缘层。
CN201510437373.XA 2015-07-23 2015-07-23 半导体结构及其形成方法 Active CN106711245B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510437373.XA CN106711245B (zh) 2015-07-23 2015-07-23 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510437373.XA CN106711245B (zh) 2015-07-23 2015-07-23 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN106711245A CN106711245A (zh) 2017-05-24
CN106711245B true CN106711245B (zh) 2018-01-02

Family

ID=58894638

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510437373.XA Active CN106711245B (zh) 2015-07-23 2015-07-23 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN106711245B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108133885A (zh) * 2017-11-07 2018-06-08 宁波大学 一种制备石墨烯肖特基结的方法
CN111290077B (zh) * 2018-12-06 2023-01-24 上海新微技术研发中心有限公司 双层隔离层的soi衬底

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103941345A (zh) * 2014-05-06 2014-07-23 苏州大学 基于二维层状材料的soi基微环滤波器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060167143A1 (en) * 2004-11-22 2006-07-27 General Electric Company Flame Retardant Poly(Arylene Ether)/Polyamide Composition
US8741998B2 (en) * 2011-02-25 2014-06-03 Sabic Innovative Plastics Ip B.V. Thermally conductive and electrically insulative polymer compositions containing a thermally insulative filler and uses thereof
CN102208545B (zh) * 2011-04-18 2013-03-27 电子科技大学 一种柔性光电子器件用基板及其制备方法
KR101444189B1 (ko) * 2013-02-15 2014-10-16 서울대학교산학협력단 나트륨 이차전지용 음극활물질, 이를 이용한 전극의 제조방법 및 이를 포함하는 나트륨 이차전지

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103941345A (zh) * 2014-05-06 2014-07-23 苏州大学 基于二维层状材料的soi基微环滤波器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Black Phosphorus Photodetector for Multispectral,High-Resolution Imaging;Michael Engel et al;《Nano Letters》;20141009;全文 *

Also Published As

Publication number Publication date
CN106711245A (zh) 2017-05-24

Similar Documents

Publication Publication Date Title
Liu et al. Single crystal growth of millimeter-sized monoisotopic hexagonal boron nitride
Huo et al. Interlayer coupling and optoelectronic properties of ultrathin two-dimensional heterostructures based on graphene, MoS 2 and WS 2
JP4996938B2 (ja) 半導体発光素子
Pak et al. Intrinsic optoelectronic characteristics of MoS2 phototransistors via a fully transparent van der Waals heterostructure
Wang et al. Digital etch technique for forming ultra-scaled germanium-tin (Ge 1− x Sn x) fin structure
CN106711245B (zh) 半导体结构及其形成方法
Hong et al. n‐Type doping effect of CVD‐grown multilayer MoSe2 thin film transistors by two‐step functionalization
Lee et al. Improved electrical properties of atomic layer deposited tin disulfide at low temperatures using ZrO2 layer
CN102556937A (zh) 具有悬臂梁结构的应变锗器件及其制备方法
JP2004214631A (ja) アモルファスおよび多結晶シリコンのナノ積層体
KR101678938B1 (ko) MPSx 물질을 이용한 광전소자
Yuh et al. Trap states of a-ZnO thin film transistors
US9935207B2 (en) Tunneling diode using graphene-silicon quantum dot hybrid structure and method of manufacturing the same
CN106298470B (zh) 半导体结构的形成方法
Tao et al. N-Channel and P-channel few-layer InSe photoelectric devices
Seven et al. Graphene/Al2O3/Si Schottky diode with integrated waveguide on a silicon-on-insulator wafer
Hong et al. The amazing world of self-organized Ge quantum dots for Si photonics on SiN platforms
Kim Controllable synthesis and optoelectronic applications of wafer-scale MoS2 films
KR20200120589A (ko) 반도체 장치 및 이의 제조 방법
Choi et al. Achieving high carrier density and high mobility in graphene using monolayer tungsten oxyselenide
Soman Optimizing fabrication techniques of materials and devices for integrated nanophotonics
CN106935481A (zh) 半导体器件的形成方法
Hishitani et al. Solution-derived SiO2 gate insulator formed by CO2 laser annealing for polycrystalline silicon thin-film transistors
Liu Tellurium-based Two-dimensional Nanostructures: Controlled Growth and Photodetector Applications
Aspiotis Two dimensional materials synthesis for electronic and optoelectronic applications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant