CN106683694A - 一种速率自适应的存储器接口电路 - Google Patents
一种速率自适应的存储器接口电路 Download PDFInfo
- Publication number
- CN106683694A CN106683694A CN201611180185.4A CN201611180185A CN106683694A CN 106683694 A CN106683694 A CN 106683694A CN 201611180185 A CN201611180185 A CN 201611180185A CN 106683694 A CN106683694 A CN 106683694A
- Authority
- CN
- China
- Prior art keywords
- passage
- comi
- signal
- interface
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
Landscapes
- Communication Control (AREA)
Abstract
本发明公开了一种速率自适应的存储器接口电路，通过发送速率控制模块实现的是根据各通道的发送速率而产生的发送控制信号，本发明采用发送速率控制模块实现了通信链路的发送速自适应，发送速率灵活可配置由于固定速率的接口，采用分时复用的方法最大化COMI接口的效率及数据吞吐率，本发明能够同时应用在各个通信链路和内部存储器之间。
Description
技术领域
本发明属于接口电路领域，具体涉及一种速率自适应的存储器接口电路。
背景技术
一般的总线控制类器件都带有外置的存储器接口，是由于总线控制器的内部存储空间有限，故通过提供外部置的存储器接口与单片的存储器相连接的方式扩展内部的存储空间进行数据的收发。比如1553B总线控制器的透明模式就提供一种外置存储器的接口，不过由于1553B总线速率固定，故该接口只提供固定的速率。
发明内容
本发明的目的在于克服上述不足，提供一种速率自适应的存储器接口电路，发送速率灵活可配置。
为了达到上述目的，本发明包括接收内部通道信号的内部接收同步电路，以及接收发送速率控制模块信号的接口控制电路，内部接收同步电路的信号发送至若干接收处理模块，所有接收处理模块的信号发送至第一输出逻辑单元，第一输出逻辑单元的信号通过第三输出逻辑单元发送至存储器接口；所述几口控制电路的信号发送至若干发送处理模块，所有发送处理模块的信号发送至第二输出逻辑单元，第二输出逻辑电源的信号通过第三输出逻辑单元发送至存储器接口，所有发送处理模块的输出信号依次通过通道X发送控制模块和内部发送同步电路后发送至内部通道。
所述接口控制电路通过ch1_rx_en、ch2_rx_en、……、chn_rx_en连接与其对应的接收处理模块，通过ch1_tx_en、ch2_tx_en、……、chn_tx_en连接与其对应的发送处理模块，接口控制电路的复位和COMI接口空闲时处于idle状态，当ch1_rx状态中ch1_rx_en使能，COMI接口使用权调度给通道1接收处理模块，ch1_tx状态中ch1_tx_en使能，COMI接口使用权调度给通道1发送处理模块，同理，chn_rx状态中chn_rx_en使能，COMI接口使用权调度给通道n接收处理模块，chn_tx状态中chn_tx_en使能，COMI接口使用权调度给通道n发送处理模块，在chn_rx或者chn_tx的状态中如果通道不需要COMI后立刻释放使用权，如果有通道需要占用COMI跳转至通道1发送处理模块或通道1接收处理模块，如果无COMI使用请求则跳转至idle。
所述接口控制电路中，chx_tx和chx_rx状态根据各通信链路的请求和使用优先级判断下一状态哪个通信链路将占用COMI接口，如果只有一个请求则直接跳转至请求部分，如果同时有多个请求则遵循接收优先于发送，通道1优先于通道2，通道2优先于通道3......通道n-1优先于通道n的原则进行仲裁判断。
所述发送速率控制模块包括发送开始同步模块，发送开始同步模块连接通道1发送速率控制模块、通道2发送速率控制模块、……、通道n发送速率控制模块。
与现有技术相比，本发明通过发送速率控制模块实现的是根据各通道的发送速率而产生的发送控制信号，本发明采用发送速率控制模块实现了通信链路的发送速自适应，发送速率灵活可配置由于固定速率的接口，采用分时复用的方法最大化COMI接口的效率及数据吞吐率，本发明能够同时应用在各个通信链路和内部存储器之间。
附图说明
图1为本发明适用范围示意图；
图2为本发明的原理框图；
图3为本发明的控制状态机迁徙示意图；
图4为本发明的控制子状态机迁徙示意图；
图5为本发明的发送速率控制模块电路原理框图；
图6为本发明的发送速率同步计数模块电路原理框图；
图7为本发明的发送开始同步模块逻辑示意图；
图8为本发明的经过图5中发送开始同步模块处理后的各通道发送速率计数启动信号时序图；
图9为本发明的同步模块实现电路原理图；
图10为本发明的通道X发送控制模块电路原理框图；
图11为本发明的发送处理模块逻辑示意图；
图12为本发明的接收处理模块逻辑示意图。
具体实施方式
下面结合附图对本发明做进一步说明。
参见图1和图2，本发明包括接收内部通道信号的内部接收同步电路，以及接收发送速率控制模块信号的接口控制电路，内部接收同步电路的信号发送至若干接收处理模块，所有接收处理模块的信号发送至第一输出逻辑单元，第一输出逻辑单元的信号通过第三输出逻辑单元发送至存储器接口；所述几口控制电路的信号发送至若干发送处理模块，所有发送处理模块的信号发送至第二输出逻辑单元，第二输出逻辑电源的信号通过第三输出逻辑单元发送至存储器接口，所有发送处理模块的输出信号依次通过通道X发送控制模块和内部发送同步电路后发送至内部通道。
本发明的适应范围是串行通信总线控制器件。多通道指的就是多个通信链路。本发明就是总线控制器上的存储器接口模块，该模块可实现对外部存储器(本发明中简称RAM)的一个读写访问。通过对RAM的写访问将通信链路上接收的数据写入RAM上的指定区域。通过读RAM将指的区域的数据通过总线控制器发到通信链路上。各通信链路对存储器接口(本发明中简称COMI)进行分时复用。本发明适用于COMI的数据吞吐率大于或者等于通信链路的数据吞吐率。如果每个链路的数据速率为1bps～100bps可配置，共有4个通信链路；COMI的数据宽度为32bit，且COMI时钟大于或者等于50MHz时，则可采用本发明实现的接口电路。虽然外置存储器的接口速率较串行链路通道较低，但是由于串行链路通道的数据位宽为1bit，而存储器接口根据数据线的位宽的数据吞吐率要大于通信链路。
参见图3，为接口控制电路的主状态机，由图可见复位和COMI接口空闲时处于idle状态。如果有任何通道请求COMI接口时跳转至图中chx_tx_chx_rx的子状态机中，在1中判断是哪个链路请求使用COMI接口，根据请求及优先级跳转至相应的状态ch1_rx(通道1接收)、ch2_rx(通道2接收)、chn_rx(通道n接收)、ch1_tx(通道1发送)、ch2_tx(通道2发送)或者chn_tx(通道n发送)。ch1_rx状态中ch1_rx_en使能，COMI接口使用权调度给通信链路1的接收部分。ch1_tx状态中ch1_tx_en使能，COMI接口使用权调度给通信链路1的发送部分。同理，chn_rx状态中chn_rx_en使能，COMI接口使用权调度给通信链路n的接收部分。chn_tx状态中chn_tx_en使能，COMI接口使用权调度给通信链路n的发送部分。在chn_rx或者chn_tx的状态中如果通道不需要COMI后立刻释放使用权，如果有通道需要占用COMI跳转至通道1，如果无COMI使用请求则跳转至idle。
参见图4，为接口控制电路的子状态机，由图可见在chx_tx_chx_rx状态根据各通信链路的请求和使用优先级判断下一状态哪个通信链路将占用COMI接口，如果只有一个请求则直接跳转至请求部分，如果同时有多个请求则遵循接收优先于发送，通道1优先于通道2，通道2优先于通道3......通道n-1优先于通道n的原则进行仲裁判断。注意在chx_tx_chx_rx状态不会跳转只idle状态，该状态下意味着有通道请求COMI还未得到使用权。只有在所有的通道都不请求COMI时才会回到idle状态。
参见图5，为发送链路控制模块的内部结构示意图，有一个发送开始同步模块和n个通道发送速率控制模块组成。发送开始同步模块是将所有请求COMI接口的启动信号同步为按照1、2、3…n的顺序启动的信号。如果不是所有的通道都请求COMI接口则按照从小到的顺序，依次启动。通道发送速率控制模块实现通道发送速率与COMI接口数据吞吐率的一个匹配功能，由参数可变的计数器构成。比如，COMI的数据宽度为32bit，时钟频率为50MHz，而通道1的通信速率时100Mbps，则通道1发送速率控制模块此时为一个模16的计数器。
参见图6，发送速率同步计数模块是实现发送速率自适应的一个关键模块，该计数器的选择端根据总线通信速率和存储器接口位款来配置。计数值满后产生一个发送使能信号，进行一次数据读取发送操作
参见图7，发送开始同步模块逻辑原理图如所示，第一个启动信号直接同步，采用第一个同步后的信号去同步第二个请求启动的信号，依此类推，最后同步后的信号是一串连续的启动信号。这样将不会出现同时有两个通道同时请求COMI接口。同步后的信号时序如图8所示。
参见图9，控制信号的同步逻辑采用脉冲展宽成电平，再将电平变化成脉冲的逻辑实现。数据信号直接采用不同时钟的寄存器同步实现。
参见图10，通道X发送控制模块实现的时根据通道使能信号选择数据发送通道，将从COMI取的数据之间发送到选通的通信链路中去。
参见图11，发送处理模块主要实现的功能是将串行数据转换为N位的并行数据送出COMI。由N个移位寄存器、一个模N的计数器和一个N位并行寄存器组成，计数器计满N时将N个移位寄存器的值同时存入N位并行寄存器中，并在下一时钟产生一个COMI接口的片选和写信号。
参见图12，接收处理模块主要实现的功能是将COMI接口并行的N位数据转换成串行数据送出。接收优先级高于发送的，任意一个通道接收到数据则先将接收的数据写入存储器中，接收的写***发送的读中。如果接收FIFO未空则一直接收写存储器，直到接收FIFO空，此时让出存储器接口可以继续进行发送。
输出逻辑部分单位的控制信号，如WR、RD和CS信号采用或逻辑实现，多位的DATA和ADDR信号采用多路选择器实现。
Claims (4)
1.一种速率自适应的存储器接口电路，其特征在于，包括接收内部通道信号的内部接收同步电路，以及接收发送速率控制模块信号的接口控制电路，内部接收同步电路的信号发送至若干接收处理模块，所有接收处理模块的信号发送至第一输出逻辑单元，第一输出逻辑单元的信号通过第三输出逻辑单元发送至存储器接口；所述几口控制电路的信号发送至若干发送处理模块，所有发送处理模块的信号发送至第二输出逻辑单元，第二输出逻辑电源的信号通过第三输出逻辑单元发送至存储器接口，所有发送处理模块的输出信号依次通过通道X发送控制模块和内部发送同步电路后发送至内部通道。
2.根据权利要求1所述的一种速率自适应的存储器接口电路，其特征在于，所述接口控制电路通过ch1_rx_en、ch2_rx_en、……、chn_rx_en连接与其对应的接收处理模块，通过ch1_tx_en、ch2_tx_en、……、chn_tx_en连接与其对应的发送处理模块，接口控制电路的复位和COMI接口空闲时处于idle状态，当ch1_rx状态中ch1_rx_en使能，COMI接口使用权调度给通道1接收处理模块，ch1_tx状态中ch1_tx_en使能，COMI接口使用权调度给通道1发送处理模块，同理，chn_rx状态中chn_rx_en使能，COMI接口使用权调度给通道n接收处理模块，chn_tx状态中chn_tx_en使能，COMI接口使用权调度给通道n发送处理模块，在chn_rx或者chn_tx的状态中如果通道不需要COMI后立刻释放使用权，如果有通道需要占用COMI跳转至通道1发送处理模块或通道1接收处理模块，如果无COMI使用请求则跳转至idle。
3.根据权利要求2所述的一种速率自适应的存储器接口电路，其特征在于，所述接口控制电路中，chx_tx和chx_rx状态根据各通信链路的请求和使用优先级判断下一状态哪个通信链路将占用COMI接口，如果只有一个请求则直接跳转至请求部分，如果同时有多个请求则遵循接收优先于发送，通道1优先于通道2，通道2优先于通道3......通道n-1优先于通道n的原则进行仲裁判断。
4.根据权利要求1所述的一种速率自适应的存储器接口电路，其特征在于，所述发送速率控制模块包括发送开始同步模块，发送开始同步模块连接通道1发送速率控制模块、通道2发送速率控制模块、……、通道n发送速率控制模块。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611180185.4A CN106683694A (zh) | 2016-12-19 | 2016-12-19 | 一种速率自适应的存储器接口电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611180185.4A CN106683694A (zh) | 2016-12-19 | 2016-12-19 | 一种速率自适应的存储器接口电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106683694A true CN106683694A (zh) | 2017-05-17 |
Family
ID=58870964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611180185.4A Pending CN106683694A (zh) | 2016-12-19 | 2016-12-19 | 一种速率自适应的存储器接口电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106683694A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111752490A (zh) * | 2020-07-02 | 2020-10-09 | 大陆汽车车身电子***（芜湖）有限公司 | 一种资源配置方法 |
| WO2023142546A1 (zh) * | 2022-01-27 | 2023-08-03 | 华为技术有限公司 | 调整存储介质的接口参数的方法和装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1889725A (zh) * | 2005-06-30 | 2007-01-03 | 华为技术有限公司 | 一种速率自适应协商装置及方法 |
| CN101937409A (zh) * | 2010-09-02 | 2011-01-05 | 中国电子科技集团公司第三十八研究所 | 分时复用存储器直接访问控制器 |
| US20120311371A1 (en) * | 2010-02-23 | 2012-12-06 | Ian Shaeffer | Time multiplexing at different rates to access different memory types |
| CN103064808A (zh) * | 2011-10-24 | 2013-04-24 | 北京强度环境研究所 | 优先级可调多通道dma控制器 |
| CN104809094A (zh) * | 2015-05-25 | 2015-07-29 | 中国电子科技集团公司第四十七研究所 | Spi控制器及其通信方法 |
-
2016
- 2016-12-19 CN CN201611180185.4A patent/CN106683694A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1889725A (zh) * | 2005-06-30 | 2007-01-03 | 华为技术有限公司 | 一种速率自适应协商装置及方法 |
| US20120311371A1 (en) * | 2010-02-23 | 2012-12-06 | Ian Shaeffer | Time multiplexing at different rates to access different memory types |
| CN101937409A (zh) * | 2010-09-02 | 2011-01-05 | 中国电子科技集团公司第三十八研究所 | 分时复用存储器直接访问控制器 |
| CN103064808A (zh) * | 2011-10-24 | 2013-04-24 | 北京强度环境研究所 | 优先级可调多通道dma控制器 |
| CN104809094A (zh) * | 2015-05-25 | 2015-07-29 | 中国电子科技集团公司第四十七研究所 | Spi控制器及其通信方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111752490A (zh) * | 2020-07-02 | 2020-10-09 | 大陆汽车车身电子***（芜湖）有限公司 | 一种资源配置方法 |
| CN111752490B (zh) * | 2020-07-02 | 2024-04-12 | 大陆汽车车身电子***（芜湖）有限公司 | 一种资源配置方法 |
| WO2023142546A1 (zh) * | 2022-01-27 | 2023-08-03 | 华为技术有限公司 | 调整存储介质的接口参数的方法和装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105975416B (zh) | 基于fpga的多通道异速数据发送*** | |
| CN102981776A (zh) | 双倍数据率虚拟静态随机存取存储器及其控制器、存取与操作方法、写入与读取方法 | |
| CN107015927A (zh) | 一种基于SoC支持多个SPI接口标准组的装置 | |
| JP6173340B2 (ja) | バス上の複数のデータ線を介してデータを送るシステムおよび方法 | |
| JP2011204254A (ja) | 構成可能な相互接続トポロジを用いたｉ／ｏ帯域幅の適応割当て | |
| CN103714038B (zh) | 一种数据处理方法和装置 | |
| CN102143056A (zh) | 封装体 | |
| CN102185750A (zh) | 封装体 | |
| CN102122652A (zh) | 封装体 | |
| CN103530245B (zh) | 一种基于fpga的srio互联交换装置 | |
| CN101937409B (zh) | 分时复用存储器直接访问控制器 | |
| CN102130100A (zh) | 封装体 | |
| KR20120056255A (ko) | 의사-동기 시분할 멀티플렉싱 | |
| CN110399317A (zh) | 一种嵌入式***的软件自适应的多功能控制器 | |
| CN112650701B (zh) | 一种精简串行传输电路 | |
| CN101404645A (zh) | 多端口的以太网接口及其实现方法和物理层接口 | |
| KR101652310B1 (ko) | 온-패키지 입력/출력 아키텍쳐를 위한 비-차단 전력 관리 | |
| CN106683694A (zh) | 一种速率自适应的存储器接口电路 | |
| CN104657297B (zh) | 计算设备扩展***及扩展方法 | |
| US20160109928A1 (en) | Integrated circuit and low power method of operation | |
| CN206757602U (zh) | 一种基于SoC支持多个SPI接口标准组的装置 | |
| CN111313869B (zh) | 一种千兆以太网收发器的时钟切换电路 | |
| CN102130099A (zh) | 封装体 | |
| CN101635631B (zh) | 节能网络装置及其相关方法 | |
| CN104572487A (zh) | 反射内存卡的内存访问装置及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20170517 |