JP2011204254A - 構成可能な相互接続トポロジを用いたi/o帯域幅の適応割当て - Google Patents
構成可能な相互接続トポロジを用いたi/o帯域幅の適応割当て Download PDFInfo
- Publication number
- JP2011204254A JP2011204254A JP2011116969A JP2011116969A JP2011204254A JP 2011204254 A JP2011204254 A JP 2011204254A JP 2011116969 A JP2011116969 A JP 2011116969A JP 2011116969 A JP2011116969 A JP 2011116969A JP 2011204254 A JP2011204254 A JP 2011204254A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- transceiver
- mode
- response
- contacts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
- H04L5/143—Two-way operation using the same type of signal, i.e. duplex for modulated signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
- H04L5/18—Automatic changing of the traffic direction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0292—Arrangements specific to the receiver end
- H04L25/0294—Provision for current-mode coupling
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Emergency Protection Circuit Devices (AREA)
- Dc Digital Transmission (AREA)
Abstract
【課題】装置及び方法は、I/Oインタフェースを様々な種類のインタフェースに構成することによって、ICなどの電気的構成部品のI/O帯域幅を割り当てる。
【解決手段】I/Oインタフェースは、双方向接点、一方向接点あるいはメンテナンス又は較正動作モードで使用されるメンテナンス用接点に構成される。I/Oインタフェースは、電子的構成部品内のデータワークロードの変化などのシステムパラメータに応答して、I/O帯域幅を最適に割り当てるように周期的に再構成される。システムパラメータには、送信・受信バスターンアラウンドの数、送信及び/又は受信データパケットの数、ユーザ選択可能な設定、送信及び/又は受信コマンドの数、1つ以上の電子的構成部品からの直接リクエスト、1つ以上の電子的構成部品内の待ち行列のトランザクションの数、送信バースト長設定、バスコマンドの持続時間又はサイクルカウント、などが含まれる。
【選択図】図1
【解決手段】I/Oインタフェースは、双方向接点、一方向接点あるいはメンテナンス又は較正動作モードで使用されるメンテナンス用接点に構成される。I/Oインタフェースは、電子的構成部品内のデータワークロードの変化などのシステムパラメータに応答して、I/O帯域幅を最適に割り当てるように周期的に再構成される。システムパラメータには、送信・受信バスターンアラウンドの数、送信及び/又は受信データパケットの数、ユーザ選択可能な設定、送信及び/又は受信コマンドの数、1つ以上の電子的構成部品からの直接リクエスト、1つ以上の電子的構成部品内の待ち行列のトランザクションの数、送信バースト長設定、バスコマンドの持続時間又はサイクルカウント、などが含まれる。
【選択図】図1
Description
本発明は、電気信号の転送に関する。
バス又はポイントツーポイントリンクなどの相互接続は、集積回路(「IC」)などの電子的構成部品、プリント回路基板又は電子デバイスの間で電気信号を転送するために使用される。バスは、典型的に「送受信」(すなわち送信又は受信)用の2つ以上の接続点を各々が有する複数の信号線を示す。各接続点は、トランシーバ回路(すなわち送受信機)又は単一の送信機又は受信機回路の一方に電気的に接続するか又は結合する。「ポイントツーポイントリンク」は1つ又は複数の信号線を示し、各々の信号線は典型的に2つのトランシーバ接続点を有し、各々のトランシーバ接続点は、送信機回路、受信機回路又はトランシーバ回路に結合される。例えば、ポイントツーポイントリンクは、一方の端部に又はその近くに結合された送信機と、他方の端部に又はその近くに結合された受信機とを含んでもよい。バス及びポイントツーポイントリンクの両方は、少なくとも1つの信号線として示された「リンク」を含み、各々は少なくとも2つの接続点を有する。各々の接続点は、送信機回路、受信機回路又はトランシーバ回路に電気的に結合される。
電子的構成部品の機能又は意図するワークロードに応じて、電子的構成部品の入力/出力(「I/O」)インタフェースの接点には、特定の電気信号方向を割り当ててもよい。電子的構成部品インタフェース、特に接点の数及び種類により、転送できる電気信号又はI/O帯域幅の量が制限される。例えば、電子的構成部品は、それによって送信されるか又は受信される電気信号の数が大きく変わる場合、多数の双方向接点を有してもよい。双方向接点は、使用時、共に電気信号の送信及び受信の両方を行う接点として示される。しかし、双方向接点は、電気信号の送受信の間の「ターンアラウンド」又は移行のために時間を必要とする。ダイナミックランダムアクセスメモリ(「DRAM」)などのいくつかの電子的構成部品では、双方向接点の「ターンアラウンド」に必要な時間はまた、DRAMの内部回路の状態機械の移行遅延に左右される。このターンアラウンド時間は、電気信号を転送するために利用可能な時間を消費し、このように、インタフェース電気信号転送効率又はI/O帯域幅を減少させる。対照的に、電子的構成部品は、送受信すべき電気信号の数が一般に知られている場合、多数の一方向接点を有することが可能である。一方向接点は、電気信号の送信又は受信に使用される接点として示される。一方向接点は、ターンアラウンド時間を必要とせず、したがって、インタフェース電気信号の転送効率又はI/O帯域幅を増大させるが、一方向接点は、送信又は受信される信号の数の大きな変化を効率的に処理できる柔軟性も有しない。
したがって、電気信号を転送するために適切な数及び種類の接点を含むように、電子的構成部品インタフェースを適応構成するための装置及び方法を提供することが望ましい。
装置及び方法は、I/Oインタフェースを様々な種類のインタフェースに構成することによって、ICなどの電気的構成部品のI/O帯域幅を割り当てる。本発明の一実施形態では、I/Oインタフェースは、双方向、一方向(専用の送信用接点又は専用の受信用接点のいずれかを含む)あるいはメンテナンス目的用(例えば、メンテナンス用接点又は較正動作モードを用いる)に構成される。I/Oインタフェースは、デフォルト又はユーザ選択可能な設定によって初期化設定される。I/Oインタフェースは、電子的構成部品内のデータワークロードの変化などのシステムパラメータに応答して、I/O帯域幅を最適に割り当てるように周期的に再構成可能である。システムパラメータには、1)送信・受信バスターンアラウンドの数、2)送信及び/又は受信コマンドの数、3)送信及び/又は受信データパケットの数、4)送信/受信バースト長の特性、5)1つ以上の電子的構成部品からの直接リクエスト、6)1つ以上の電子的構成部品内の待ち行列のトランザクションの数、7)バスコマンドの持続時間又はサイクルカウント、及び書込み可能、チップ選択、データバリッド、データレディなどの制御ストローブ、8)1つ以上の電気的構成部品の電力及び/又は温度、9)ソフトウェアアプリケーション又はオペレーティングシステムなどの実行可能なインストラクションからの情報、10)ユーザ選択可能な構成設定又はオーバライド、11)異なる帯域幅割当てを用いてより優れた性能が得られるかどうかを決定するために、それぞれの期間にわたる多数の統計値が含まれるが、それらに限定されない。システムパラメータの重要性は、本発明の実施形態で時間の経過に応じて加重することが可能である。
装置のI/O相互接続の効率(図2に図示)は、相互接続トポロジと、相互接続された電子的構成部品の間で送信されるワークロードとによって決定される。双方向インタフェース又は接点は、送信対受信データの比率の変化と共にワークロードについてより大きな柔軟性を提供する。しかし、電気バス又は送受信データの間の相互接続ターンアラウンド時間は、利用可能な合計送信時間の一部を消費する。図2のチャート200の曲線201で示したように、I/O相互接続の効率は、ワークロードが完全に送信又は受信された場合に100%に近づくが、この理由は、相互接続ターンアラウンドがそれらの場合に生じないからである。最悪の場合のワークロードは、50%/50%でインタリーブされた送信/受信データであり、この場合、電気的相互接続ターンアラウンドは、I/O相互接続の効率を最も悪化させる。この例では、I/O相互接続の効率は70%に悪化しているのが示されている。電気的相互接続のターンアラウンドによる実際の劣化は、データバースト長、データ送信時間、及び相互接続ターンアラウンド時間によって決定される。チャート200はI/O相互接続の効率のみを示し、メモリコアバンクコンフリクト、データストールなどの他のバス効率の損失を考慮していない。
50%/50%でインタリーブされた送信/受信データなどの例では、I/O相互接続の効率は、I/Oインタフェースの半分を一方向送信接点に、残りのインタフェースを一方向受信接点に構成することによって増加させることが可能である。一方向接点は、相互接続ターンアラウンドを必要とせず、図2の曲線202で示したように、特定のワークロードについて100%の効率をもたらす。しかし、一方向接点は、ワークロードについて、送信/受信データの1つの特定の比率よりも低い効率を提供する。一方向接点の二次効果は、バスターンアラウンドの待機の可能性がないので固定待ち時間を含み、特定量のデータの送信により長くかかるので僅かにより長い充てん時間を含む。
図1は、相互接続140によって電子的構成部品120に結合された電子的構成部品110を含む装置100を示している。本発明の一実施形態では、電子的構成部品110と120は、それぞれ、別個にパッケージされた半導体基板に形成された論理回路である。代わりの一実施形態では、電子的構成部品110は、メモリコントローラ、汎用プロセッサ又はグラフィックスプロセッサなどのマスタデバイスであり、電子的構成部品120は、マスタデバイスと通信するメモリデバイス、コプロセッサ、又は周辺I/Oブリッジなどの少なくとも1つの別個にパッケージされたIC又はチップである。他の実施形態では、電子的構成部品110と120は、互いに通信する集積回路でもよい。
本発明の一実施形態では、メモリデバイスは、DRAM、リードオンリーメモリ(「ROM」)、強誘電性RAM(「FRAM」)、磁気抵抗又は磁気RAM(「MRAM」)、スタティックアクセスメモリ(「SRAM」)、フラッシュメモリ(「フラッシュ」)、ダブルデータレートSDRAM(「DDR」)又はそれらの等価物などのメモリセルのアレイを有する集積回路デバイスの共通クラスである。メモリデバイスの例は、ダイレクトランバス(Direct Rambus)(登録商標)メモリデバイス(「DRDRAM」)、XDR(商標)メモリデバイス又はそれらの等価物を含む。
本発明の一実施形態では、電子的構成部品120は、コネクタインタフェースを有する基板に配置された複数のメモリデバイスを含むメモリモジュールである。
本発明の一実施形態では、電子的構成部品110と120は、同一のプリント回路基板に又は異なるそれぞれの回路基板に配置される。本発明の一実施形態では、電子的構成部品110と120は、単独で又は組み合わせて、汎用コンピュータ、サーバ、ビデオゲームコンソール、コンピュータグラフィックスカード又はプリンタなどの処理デバイスに含まれる。
本発明のさらに他の実施形態では、2つよりも多くの電子的構成部品が相互接続140によって結合される。
本発明の一実施形態では、相互接続140は、少なくとも2つの電子的構成部品、特に電子的構成部品インタフェースの間で電気信号を転送するためのバス又はポイントツーポイントリンクである。本発明の一実施形態では、相互接続140の導電要素140は、電気信号を導くためのワイヤ又は金属トレースである。1つ以上のターミネータ(例えば抵抗要素)により、本発明の実施形態の相互接続140の各々の信号線を終端することが可能である。
相互接続140は、データを含み得る電気信号、制御及びメンテナンス信号を単独で又は組み合わせて転送する。多数の専用データ又は制御信号群を含むデータ及び制御信号は、本発明の実施形態の専用線でマルチプレクスするか又は転送することが可能である。電圧又は電流モード信号処理を使用してもよい。本発明の一実施形態では、データ信号及び制御信号をサンプリングするためのクロック情報は、相互接続140で転送される。
装置100の事象の同期に使用されるクロック方法は、グローバル同期クロック(すなわち、単一のクロック周波数源が様々な電子的構成部品に配分される)、ソース同期クロック(すなわち、クロック及びデータがスキューを許容するように、データがクロックに沿ってソースからディスティネーションに搬送される)及びデータとクロックの両方の符号化の任意のものを含む。一実施形態では、差動信号処理が使用され、そして差動対線にわたって搬送される。代わりの実施形態では、1つ以上の共通の電圧又は電流基準が、それぞれの1つ以上の電流/電圧モードレベル信号処理で使用される。さらに他の実施形態では、多信号(すなわち、電圧/電流)レベルから形成されたシンボルを使用して情報が転送されるマルチレベル信号処理が、使用される。
相互接続140にわたる信号処理は、ノンリターンゼロ(「NRZ」)、マルチレベルのパルス振幅変調(「PAM」)、位相シフトキーイング、遅延又は時間変調、直交位相変調(「QAM」)及びトレリス符号化などの異なる変調方法を組み込むことが可能である。他の信号処理方法及び装置、例えば、光ファイバ、容量的に又はRF結合された構成要素ベースの装置及び方法を相互接続140によって使用してもよい。
本発明の一実施形態では、データは、データパケットと共に送受信コマンドを使用して転送される。送信コマンドは、読取り、書込み、又はプレチャージコマンドを含み得るが、それらに限定されない。
電子的構成部品110と120の各々は、インタフェース119と129をそれぞれ含む。本発明の一実施形態では、インタフェース119と129は複数の各接点116a−nと126a−nを含む。接点は、電子的構成部品に電気信号を入力するか又はそこから出力するための導電要素又はノードである。接点は、本発明の実施形態に金属面、ワイヤ、ピン又はそれらの等価物を含んでもよい。
相互接続140は、本発明の実施形態にnの信号線、電子的構成部品110から電子的構成部品120に電気信号を送信するためのtの信号線、電子的構成部品110と120の間で電気信号の送信及び受信の両方を行うためのbの信号線、電子的構成部品120から電子的構成部品110に電気信号を受信するためのrの信号線(n−t−b−m)、及びメンテナンス動作モード用のmの信号線を含む。本発明の一実施形態では、nの信号線は、インタフェース119内の接点116a−nに、及びインタフェース129内の接点126a−nにそれぞれ結合される。本発明の一実施形態では、接点116a−nは、トランシーバ115a−nにそれぞれ結合され、接点126a−nはトランシーバ126a−nにそれぞれ結合される。
トランシーバ115a−nと125a−nは、帯域幅割当て制御(「BAC」)ロジック130からの制御信号133と134に応答して、双方向又は一方向動作モードで動作するための送受信回路を含む。双方向動作モードで、トランシーバは、ターンアラウンド時間の後に電気信号を送信又は受信できる。一方向動作モードで、トランシーバは、電気信号の送信のみ又は受信のみ行うことができる。メンテナンス動作モードで、トランシーバは、データの送信又は受信に関しディスエーブルにされる。本発明の一実施形態では、各トランシーバ115a−nと125a−nは、制御信号133と134に応答してトランシーバの動作を決定するプログラマブルレジスタに結合される。
少なくとも1つのトランシーバが1つの動作モードから他の動作モードに変更されるとき、インタフェース119又は129が、単独で、構成される。両方のインタフェース119と120は、共通の信号線に結合された少なくとも2つのトランシーバが、1つの動作モードから他の動作モードに同一又は相補的な動作モードに変更されるときに構成される。例えば、インタフェース129は、n/2のトランシーバを一方向動作モード(送信)にプログラミングし、n/2のトランシーバを双方向動作モードにプログラミングすることによって構成可能である。同様に、インタフェース119は、n/2のトランシーバを一方向動作モード(受信、及び電子的構成部品120内の一方向トランシーバと同一のそれぞれの信号線に結合される)にプログラミングし、n/2のトランシーバを双方向動作モードにプログラミングすることによって構成可能である。このように、本発明の実施形態では、インタフェースは、複数のトランシーバの動作モードを変更することによって構成され、この場合、複数のトランシーバのそれぞれの組のトランシーバは、同一又は相補的モードで動作し、組はヌル又はゼロの組を含んでもよい。
本発明の実施形態では、電子的構成部品は、一方向動作モードで動作する多数のトランシーバを有することが可能である(例えば、一方は送信のみで動作、他方は受信のみで動作する2つのトランシーバ、あるいは両方が送信又は受信で動作する2つのトランシーバ)。一方向動作モードは、本発明の実施形態で異なるバースト長を含むことが可能である。例えば、電子的構成部品110で送信一方向動作モードで動作するトランシーバは、電子的構成部品120で送信一方向動作モードで動作するトランシーバよりも大きなバースト長を転送してもよい。本発明の実施形態では、一方向動作モードにより、無秩序に又は並列にデータを転送することも可能である。
本発明の一実施形態では、トランシーバ115a−nは、電子的構成部品110の出力Mux/シリアル回路111及び入力Mux/デシリアル回路112に結合される。出力Mux/シリアル回路111は、パラレル信号をトランシーバ115a−nのシリアル信号に変換する。入力Mux/デシリアル回路112は、トランシーバ115a−nのシリアル信号をパラレル信号に変換する。出力Mux/シリアル回路111及び入力Mux/デシリアル回路112は、BACロジック130からの制御信号131に応答して構成される。
トランシーバ125a−nは、電子的構成部品120の出力Mux/シリアル回路121及び入力Mux/デシリアル回路122に結合される。出力Mux/シリアル回路121は、パラレル信号をトランシーバ125a−nのシリアル信号に変換する。入力Mux/デシリアル回路122は、トランシーバ125a−nのシリアル信号をパラレル信号に変換する。出力Mux/シリアル回路111及び入力Mux/デシリアル回路122は、BACロジック130からの制御信号132に応答して構成される。
本発明の一実施形態では、出力Mux/シリアル回路111、入力Mux/デシリアル回路112、入力Mux/デシリアル回路122及び出力Mux/シリアル回路121は、データ情報を並べ替えることが可能なそれぞれの先入れ先出し(「FIFO」)バッファに結合される。
本発明の代わりの一実施形態では、電子的構成部品110と120は、出力mux/シリアル又は入力mux/デシリアル回路を使用しない。トランシーバ115a−nとトランシーバ125a−nとに結合された電気回路は、それぞれ、直接的に又は当該電気回路のロジック又はデジタル信号処理技術の組み合わせを通して、入出力信号の変化するビット幅を受け入れる。
BACロジック130は、インタフェース119と129を構成するために、トランシーバ115a−nと125a−nに、及びそれらから、ならびに出力Mux/シリアル回路111、入力Mux/デシリアル回路112、入力Mux/デシリアル回路122及び出力Mux/シリアル回路121に、制御信号を発生する。本発明の一実施形態では、BACロジック制御信号は、符号化されたコマンドによって相互接続140に転送される。本発明の代わりの一実施形態では、BACロジック130は、電子的構成部品110又は120に含まれる。本発明のなお他の実施形態では、BACロジック130は、電子的構成部品110と120とは別個の電子的構成部品に配置されるか、あるいはソフトウェアコード又は実行可能なインストラクションを通してバーチャルに実施される。本発明のさらに他の実施形態では、同様に、インタフェースを構成するための別のロジックは、いずれか又は両方の電子的構成部品110と120に配置される。本発明の一実施形態では、BACロジック130、ならびにここに記載した他のロジックは、単独又は組み合わせたハードウェア及びソフトウェアを含む。
図3は、本発明の実施形態の様々なそれぞれのシステムパラメータに応答してインタフェース119と129を構成するためのBACロジック130に、単独で又は組み合わせて、様々な種類のロジックを含む装置300を示している。装置300は、図1に示した同様の参照した要素を含み、これらは同様に動作し、上に説明されている。しかし、BACロジック130は、本発明の実施形態に、単独で又は組み合わせて、送受信(「T/R」)ターンアラウンドプロフィールロジック(Transmit and Receive (“T/R”) Turnaround Profile logic)304、T/Rプロフィールロジック(T/R Profile logic)301、メンテナンスロジック(Maintenance logic)302、及びマニュアルオーバライド及び制限ロジック(Manual Overrides and Limits logic)303を含む。マニュアルオーバライド及び制限信号310(Manual Override and Limits signal)は、本発明の一実施形態でマニュアルオーバライド及び制限ロジック(Manual Overrides and Limits logic)303に入力される。同様に、メンテナンス信号(Maintenance signal)310は、本発明の一実施形態でメンテナンスロジック(Maintenance logic)302に入力される。
図1に示した装置300は、低いI/O接点要件及び利用可能な低いシステムボードエリアを有するICなどの電子的構成部品に好ましい。デフォルトとして又は装置300の初期化において、インタフェース119と129は、本発明の実施形態で双方向インタフェースに構成される。BACロジック130、特にT/R ターンアラウンドプロフィールロジック(T/R Turnaround Profile logic)304及びT/R プロフィールロジック(T/R Profile logic)301は、バストラフィックを監視して、相互接続140のトラフィック値に応答してインタフェース119と129を再構成する。T/Rターンアラウンドプロフィールロジック(T/R Turnaround Profile logic)304は、ある期間いくつかの相互接続ターンアラウンドを監視し、T/Rプロフィールロジック(T/R Profile logic)は、ある期間にわたって送信データ及び受信データの量を監視する。
図4は、相互接続ターンアラウンド数に基づき電子的構成部品のインタフェースを本発明の実施形態に構成するための方法400を示している。本発明の一実施形態では、ここに記載した当該方法に示したロジックブロック又はステップは、通常動作、又は両方の初期化におけるインタフェースを構成するためのユーザ選択可能な設定を表す。本発明のなお他の実施形態では、ここに記載した当該方法に示したロジックブロック又はステップは、ハードウェア動作の実行を表す。本発明の代わりの一実施形態では、ロジックブロックは、単独で又は組み合わせて、ソフトウェアプログラム、ソフトウェアオブジェクト、ソフトウェアファンクション、ソフトウェアサブルーチン、ソフトウェアメソッド、ソフトウェアインスタンス、コードフラグメントなどのソフトウェアコンポーネントの実行を表す。本発明のなお他の実施形態では、ロジックブロックは、単独で又は組み合わせて、ソフトウェアオペレーション、ハードウェアオペレーション、ユーザオペレーションを表す。本発明の代わりの実施形態では、ここに記載した方法で、より少ないか又はより多いロジックブロックが実施される。
図4は、ロジックブロック401によって示されるように、パワーアップ又は初期化においてデフォルト設定として双方向インタフェースの構成を開始する。相互接続ターンアラウンドは、ロジックブロック402で示したようにある期間カウントされる。相互接続ターンアラウンドは、トランシーバ115a−nと125a−nが、電気信号の送信と電気信号の受信との間で移行するときとして規定される。本発明の一実施形態では、トランシーバ115a−nと125a−nからの制御信号133と134は、相互接続ターンアラウンドの数をT/Rターンアラウンドプロフィールロジック(T/R Turnaround Profile logic)304に提供する。ロジックブロック403で示したように、相互接続ターンアラウンドのカウントされた数が相互接続ターンアラウンド閾値を越えたかどうかについて、決定される。本発明の一実施形態では、ターンアラウンド閾値は、T/Rターンアラウンドプロフィールロジック(T/R Turnaround Profile logic)304に記憶される。ターンアラウンド閾値を超えた場合、制御はロジックブロック404に移行し、さもなければ、制御はロジックブロック402に移行して戻る。本発明の一実施形態では、制御がロジックブロック404に移行する前に、ターンアラウンド閾値が特定の期間にわたってロジックブロック402で数回越えた場合、一致投票がある。ロジックブロック404では、双方向インタフェースは一方向インタフェースに構成される。双方向動作モードの所定数のトランシーバは、一方向送信動作モードに構成され、所定数の双方向トランシーバが一方向受信動作モードに構成される。本発明の最良の形態の実施形態では、すべてのnのトランシーバは、ロジックブロック401及びロジックブロック404の双方向動作モードに構成され、1)n/2のトランシーバは一方向送信動作モードに構成され、n/2のトランシーバは一方向受信動作モードに構成され、あるいは2)3n/4のトランシーバは一方向送信動作モードに構成され、n/4のトランシーバは一方向受信動作モードに構成される。ロジックブロック405で、相互接続140の利用が監視される。ロジックブロック406で示したように、相互接続140の利用が、利用閾値未満に低下したかどうかが決定される。本発明の一実施形態では、利用閾値は、T/Rプロフィールロジック(T/R Profile logic)301に記憶される。相互接続140の利用が相互接続閾値未満に低下した場合、制御はロジックブロック401に移行して戻り、この場合、一方向インタフェースは双方向インタフェースに戻って構成され、さもなければ、制御はロジックブロック407に移行し、このブロックにより、本発明の最良の形態の実施形態の一方向動作モードにあるトランシーバが再構成される。再構成中、トランシーバの数には、送信のみ又は受信のみが再割当てされる。次に、制御はロジックブロック405に移行する。本発明の代わりの実施形態では、平均バースト長が監視され、バースト長閾値値と比較される。
図5は、電子的構成部品によって送受信されたデータパケットの絶対数、あるいは本発明の実施形態による電子的構成部品によって送信又は受信された送信対受信データパケットの比率に応答してインタフェースを構成するための方法500を示している。図5は、ロジックブロック501によって示されるように、パワーアップ又は初期化においてデフォルト設定として双方向インタフェースへの構成を開始する。送受信されたデータパケットは、ロジックブロック502で示したようにある期間カウントされる。本発明の一実施形態では、トランシーバ115a−nと125a−nからの制御信号133と134は、送受信データパケットの数をT/Rプロフィールロジック(T/R Profile logic)301に提供する。ロジックブロック503で示したように、送受信されたデータパケットのカウントされた数又はその比率がT/R閾値を越えたかどうかについて、決定される。本発明の一実施形態では、T/R閾値は、T/Rプロフィールロジック(T/R Profile logic)301に記憶される。T/R閾値を超えた場合、制御はロジックブロック504に移行し、さもなければ、制御はロジックブロック502に移行して戻る。ロジックブロック504では、双方向インタフェースは一方向インタフェースに構成される。所定数のトランシーバは、一方向送信動作モードに構成され、所定数の双方向トランシーバが一方向受信動作モードに構成される。ロジックブロック505では、特定のシステムパラメータの状態を示す制御信号が受信されたかどうかについて、決定される。以下に説明するように、制御信号は、電子的構成部品又はアプリケーションソフトウェアプログラムから要求された帯域幅を示すことが可能である。代わりの一実施形態では、制御信号は、ホストリクエストコマンドと組み合わせて、読取り/書込みコラム動作又はアドレス/データストローブ(「ADS」)(Address/Data strobe (“ADS”))を示す。制御信号が受信された場合、制御はロジックブロック502に移行して戻り、さもなければ、制御はロジックブロック506に移行し、ここで、インタフェースがさらに再構成される。例えば、インタフェースは、ロジックブロック504で、n/2の一方向送信動作モード及びn/2の一方向受信動作モードに構成されていた可能性がある。この場合、インタフェースは、電子的構成部品がまもなく大量のデータを送信することを示す制御信号に基づき、n/4の一方向受信動作モード及び3n/4の一方向送信動作モードに再構成可能である。本発明の他の実施形態では、ロジック505の制御信号は、相互接続利用の所定の閾値に応答する。
本発明の他の実施形態では、高い優先順位を有するデータパケットが重み付けされる。アプリケーション用にクオリティオブサービスが重要である場合、インタフェースは、送信キューの高い優先順位を有するデータパケットに応答して構成される。クオリティオブサービスは、より高い優先順位のデータパケットがより迅速に処理されることができるように、他のデータパケットよりも高い優先順位を特定のデータパケットに付与することを指す。この優先的な処理は、これらのより高い優先順位のデータパケットのサービス時間を短縮するために意図される。
高い優先順位のデータパケットを可能な限り速く処理させるために、nの一方向送信モードにインタフェースを構成して、決定された速度又は時間で高い優先順位のデータパケットを送信することが可能である。
本発明の代わりの一実施形態では、インタフェースは、データパケットに関し上述のようにいくつかの送受信コマンド又はその比率に応答して構成される。本発明の代わりの一実施形態では、送受信コマンドの数は、重みが付けられた高い優先性のデータを有するコマンドでカウントされる。
図6は、トランシーバのいくつかがディスエーブルにされるメンテナンス又は較正モード中に、インタフェースを構成するための方法600を示している。本発明の一実施形態では、メンテナンスロジック302は、メンテナンス信号310に応答してこの機能を実行する。方法600は、メンテナンス信号(Maintenance signal)が受信されたかどうかを決定することによって始まる。メンテナンス信号が受信された場合、制御はロジックブロック602に移行し、さもなければ、制御はロジックブロック601に移行して戻る。次に、インタフェースは、ロジックブロック602で一時的に又は永続的にディスエーブルにされる所定数のトランシーバに構成される。本発明の一実施形態では、n/4のトランシーバは一方向送信動作モードに構成され、n/2は一方向受信動作モードに構成され、n/4はメンテナンス動作モードに構成されるか又はディスエーブルにされる。本発明の他の実施形態では、n/2のトランシーバは双方向動作モードにあり、n/2はメンテナンス動作モードにあるか又はディスエーブルにされたリンクである。メンテナンス動作は、ロジックブロック603で実行される。本発明の一実施形態では、メンテナンス動作は、位相又はインピーダンス較正ならびに信号又は電子的構成部品の故障に基づくディスエーブルを含む。本発明の一実施形態では、電気信号は、ディスエーブルにされなかった相互接続で転送される。メンテナンス動作モードがロジックブロック604で完了したかどうかについて、決定が行われる。メンテナンス動作モードが完了していない場合、制御はロジックブロック603に通過して戻り、さもなければ、インタフェースがメンテナンス動作モードの前にその以前の構成に再構成された場合、制御はロジックブロック605に移行する。本発明の一実施形態では、方法600が何回も繰り返される。
図7は、マニュアルオーバライド及び限界に応答してインタフェースを構成するための方法700を示している。本発明の一実施形態では、マニュアルオーバライド及び制限ロジック(Manual Overrides and Limits logic)303は、マニュアルオーバライド及び制限信号320に応答してこの機能を実行する。方法700は、ロジックブロック701によって示されるように、双方向インタフェース及び/又は一方向インタフェースの構成を決定することから始める。本発明の一実施形態では、ロジックブロック701は、上述のように方法400又は500によって実行される。ロジックブロック702では、双方向動作モード及び一方向動作モードの最小数のトランシーバが獲得される。本発明の一実施形態では、それぞれのモードのトランシーバの最小の数が、マニュアルオーバライド及び制限ロジック(Manual Overrides and Limits logic)303に記憶されるか、あるいはマニュアルオーバライド及び限界信号(Manual Overrides and Limits signal)320によってマスタデバイス又は記憶レジスタから提供される。決定された構成がロジックブロック703の構成の最小を越えたかどうかについて、決定が行われる。構成の最小を越えた場合、最小の構成が、ロジックブロック704で示したように提示された構成で置き換えられる。例えば、ロジックブロック701が、インタフェースが一方向送信動作モードで動作すべきであり、少なくとも1つの一方向受信動作モードの最小が限界値又は要件であることを決定した場合、ロジックブロック704は、双方向動作モードで動作するn−1のトランシーバ、及び一方向受信動作モードで動作する1つのトランシーバへのインタフェースを構成する。本発明の他の実施形態では、マニュアルオーバライドは、最小値又は最大値と対照的に絶対値に設定してもよい。ロジックブロック705では、固定待ち時間が必要であるかどうかについて、あるいは相互接続ターンアラウンドを回避して、そして決定待ち時間を維持するために、一方向の方向性が常に限界値であるかどうかについて、決定が行われる。固定待ち時間が限界値でない場合、制御はロジックブロック707に移行し、さもなければ、制御はロジックブロック706に移行し、ロジックブロック701によって決定された構成は、固定待ち時間の限界値の構成によって優先される。ロジックブロック707では、電子的構成部品による特定の帯域幅に対するコマンドが受信されたかどうかについて、決定が行われる。電子的構成部品がより多くの読取り/書込み帯域幅を要求する場合、ロジックブロック708は、インタフェースがロジックブロック701で決定されるよりも、むしろ電子的構成部品によって要求されるように構成されることを示す。さもなければ、方法700は終了する。本発明の一実施形態では、方法700が何回も繰り返される。
本発明の代わりの一実施形態では、図9は、構成不可能な専用の一方向トランシーバと、当初双方向動作モードで動作する構成可能なトランシーバとの組み合わせを有する装置900を示している。本実施態様は、ある程度のワークロード柔軟性をなお維持しつつ、低いシリコンの領域及びI/Oインタフェースの低電力消費を必要とする用途に好ましい。電子的構成部品110のインタフェース119は接点916a〜916nを含み、電子的構成部品120は接点926a〜926nを含む。電子的構成部品110は、信号線t1とt2に結合された専用の一方向トランシーバ又は送信機911と913、ならびに信号線r1とr2に結合された一方向送信機又は受信機915と917を含む。同様に、電子的構成部品120は、信号線t1とt2に結合された専用の一方向トランシーバ又は受信機922と924、ならびに信号線r1とr2に結合されたトランシーバ又は送信機926と928を含む。構成可能なトランシーバ951と953は、それぞれ、信号線b1とbnによって構成可能なトランシーバ952と954に結合される。BACロジック130は、I/O帯域幅を割り当てるために、一方向動作モードに構成可能なトランシーバを構成する。例えば、n/3のトランシーバは専用の受信機一方向動作モードにあり、n/3のトランシーバは専用の送信動作モードにあり、受信又は送信動作モードに構成することができるn/3のトランシーバは双方向動作モードにある。デフォルトとして又は初期化時、BACロジック130は、インタフェースを、特にn/3のトランシーバを双方向動作モードで構成する。次に、BACロジック130は、n/3のトランシーバ送信及び2n/3のトランシーバ受信から、2n/3のトランシーバ送信及びn/3のトランシーバ受信の範囲に、インタフェースを構成するように、システムパラメータに応答してインタフェースを構成する。
図8は、専用の一方向トランシーバに結合されたインタフェースの双方向動作モードでトランシーバを構成するための方法800を示している。方法800は、インタフェースがn/2のトランシーバ送信(専用の一方向トランシーバ送信及び送信に構成された双方向トランシーバを含む)及びn/2のトランシーバ受信(専用の一方向トランシーバ及び受信に構成された双方向トランシーバを含む)からなるデフォルト構成を有するように、ロジックブロック801で、トランシーバを双方向動作で半分を送信に、及び半分を受信に設定することによって始まる。ロジックブロック802から理解されるように、インタフェースの意図する構成について、決定が行われる。本発明の一実施形態では、ロジックブロック802のインタフェースの意図する構成を決定するために、方法400又は500が使用される。次に、双方向動作モードの適切な数のトランシーバがロジックブロック803で構成され、方法800が終わる。本発明の一実施形態では、構成すべきトランシーバの数は、1の粒度だけ線形的に又は2進系列の粒度で増加させられる。本発明のなお他の実施形態では、方法800が何回も繰り返される。
図10は、本発明の実施形態の帯域幅リクエスト制御信号に応答してインタフェースを構成するためのBACロジック130のIC調停ロジック(IC Arbitrate logic)1040を含む装置1000を示している。装置1000は、図1に示した同様の参照した要素を含み、これらは同様に動作し、上に説明されている。BACロジック130は、本発明の実施形態に、単独で又は組み合わせて、それぞれの電子的構成部品110と120の調停ロジック1040及び制御ロジック1010と1020を含む。制御ロジック1010と1020は、予想されるICインタフェース要件に基づき、BACロジック130へのI/O帯域幅リクエスト制御信号1031と1032を発生する。本発明の一実施形態では、BACロジック130は、単独で又は組み合わせて、I/O帯域幅リクエスト制御信号1031と1032に応答して相互接続140を構成する。両方のI/O帯域幅リクエスト信号が受信された場合、調停ロジック1040がコンフリクトを解決する。例えば、調停ロジック1040は、接続された電子的構成部品の優先順位リストを含み、本発明の実施形態で、ある期間中に、最高の優先順位の電子的構成部品からのI/O帯域幅リクエストを容認して、他のリクエストを無視する。本発明の代わりの一実施形態では、調停ロジック1040は、それぞれの電子的構成部品からのI/O帯域幅リクエストを交互に容認する。制御ロジック1010と1020は、ファームウェア、汎用プロセッサ、コンビネーション及びシーケンシャルロジック、本発明の実施形態のオペレーティングシステム又はハイレベルソフトウェアなどの機械読取り可能なインストラクションを実行する処理ユニットである。
図15は、本発明の実施形態の調停ロジック1040、制御ロジック1010と1020の機能を実行するための方法1500を示している。方法1500は、ロジックブロック1501で示したように、リクエストされたI/O帯域幅を示す制御信号を発生する電子的構成部品を発生することによって始まる。例えば、制御ロジック1020は、すべてのトランシーバ送信をリクエストする調停ロジック1040への制御信号1032を発生する。ロジックブロック1502によって示されるように、多数のI/O帯域幅リクエストがそれぞれの電子的構成部品から受信されたかどうかについて、決定が行われる。本発明の一実施形態では、調停ロジック1040は、多数のI/O帯域幅リクエストが受信されたかどうかについて決定する。多数のI/O帯域幅リクエストが、ある期間内に受信されなかった場合、制御はロジックブロック1504に移行し、ここで、インタフェースは、I/O帯域幅リクエスト制御信号によって示されるように構成され、方法1500が終わる。多数のI/O帯域幅リクエストが、ある期間内に受信された場合、ロジックブロック1503で示したように、リクエストが調停される。本発明の一実施形態では、方法1500が何回も繰り返される。本発明の実施形態では、調停ロジック1040は、上述のようにI/O帯域幅リクエスト制御信号を調停する。
図11は、本発明の実施形態に、単独で又は組み合わせて、それぞれの電子的構成部品110と120に、データパケットキュー1150と1160、及びキューモニタロジック1110と1120を含む装置1100を示している。キューモニタロジック1110と1120は、相互接続140に送信すべき待ち行列のデータパケットの数又はデータパケットがデータパケットキュー1150と1160に記憶される平均時間にそれぞれ応答して、BACロジック130への制御信号1131と1132を発生する。装置1100は、図1に示した同様の参照した要素を含み、これらは同様に動作し、上に説明されている。しかし、BACロジック130は、いくつかの待ち行列のデータパケット又は送信すべきデータパケットの平均待機時間に応答して発生された制御信号1131と1132に応答してインタフェースを構成する。
図16は、相互接続140に送信すべき待ち行列のデータパケットの数又はキューに記憶されたデータパケットの平均待機時間に応答してインタフェースを構成するための方法1600を示している。方法1600は、ロジックブロック1601で示したように、送信待機しているデータパケットの数を獲得することによって始まる。データパケット閾値が獲得されて、ロジックブロック1602に示したように、送信待機しているデータパケットの数と比較される。本発明の一実施形態では、キューモニタロジック1110と1120は、同一又は異なる値であり得るデータパケット閾値を記憶する。待機しているデータパケットの数がデータパケット閾値を越えた場合、制御はロジックブロック1605に移行する。さもなければ、制御信号は、ロジックブロック1603で示したように発生される。本発明の一実施形態では、キューモニタロジック1110と1120は、それぞれ、BACロジック130への制御信号1131と1132を発生する。次に、インタフェースは、ロジックブロック1604で示したように制御信号1131と1132に応答してBACロジック130によって構成される。次に、データパケットを送信するための平均待機時間は、ロジックブロック1605で示したように獲得される。キューモニタロジック1110と1120は、それぞれ、データパケットキュー1150と1160で待ち行列のデータパケットの平均待機時間を獲得する。次に、平均待機時間の閾値が獲得されて、ロジックブロック1606で示したように、測定された平均待機時間と比較される。本発明の一実施形態では、平均待機時間の閾値は、それぞれ、キューモニタロジック1110と1120に記憶される。測定された平均待機時間が平均待機時間の閾値を越えた場合、制御はロジックブロック1607に移行し、ここで、制御信号がロジックブロック1607で示したように発生される。制御はロジックブロック1608に移行し、ここで、インタフェースが構成される。本発明の一実施形態では、キューモニタロジック1110と1120は、それぞれ、制御信号1131と1132を発生する。次に、インタフェースが、ロジックブロック1608で示されるように制御信号1131と1132に応答してBACロジック130によって構成され、方法1600が終わる。本発明の一実施形態では、方法1600が何回も繰り返される。
方法1600及び装置1100は、データパケットを待機するための送信キューのデプスを低減する。データパケットキュー1150と1160がいっぱいになった場合、これは、送信すべき新しいデータパケットを追加するためのキューエントリがないので、送信用電子的構成部品のストールを引き起こす。キューデプスの監視により、キューが、常にある空きのキューエントリを有することを保証することにより、電子的構成部品による計算の維持が可能になる。同様に、データパケットがキューで待機する時間量の監視は、キューサービス時間の測定である。各々の電子的構成部品のキューサービス時間を平均化することにより、送信機がタイムリにキューエントリを流すことを保証することによって、かつ受信機がタイムリにデータを得ることを保証することによって、性能の向上をもたらすことができる。本発明のなお他の実施形態では、インタフェースは、受信待機しているデータパケットの数又はデータパケットが受信される前の時間量に応答して再構成される。
図12は、単独で又は組み合わせて、それぞれの電子的構成部品110と120の電力モニタロジック1210と1230、及び温度(「Temp」)モニタロジック1220と1240と、本発明の実施形態のBACロジック130の電力及び温度(「P/T」)調停ロジック1280とを含む装置1200を示している。温度モニタロジック1220と1240、及び電力モニタロジック1210と1230は、電子的構成部品110又は120にそれぞれ統合するか、又は構成要素110又は120に別個に結合可能である。電力モニタロジック1210と1230は、電子的構成部品110と120の電力消費に応答して、BACロジック130への制御信号1233と1232を発生する。同様に、温度(Temp)モニタロジック1220と1240は、電子的構成部品110と120の温度に応答して、BACロジック130への制御信号1231と1234を発生する。装置1200は、図1に示した同様の参照した要素を含み、これらは同様に動作し、上に説明されている。しかし、BACロジック130、特にP/T調停ロジック1280は、それぞれの電子的構成部品110と120によって消費された温度及び電力に応答して発生された制御信号1231と1234に応答してインタフェースを構成する。本発明の一実施形態では、電力モニタロジック1210と1230は、電子的構成部品110と120の個々の構成部品用の電力センサを含む。例えば、電力モニタロジック1210と1230は、様々な動作状態における電子的構成部品の送信機及び受信機の電力消費を監視して、記録する。同様に、温度(Temp)モニタロジック1220と1240は、個々の構成要素の温度、ならびに本発明の実施形態で異なる冷却力学を有し得る全体の電子的構成部品温度を監視するために、個々の温度センサを含む。したがって、インタフェースは、バッテリなどの電力源を計画するか又は長持ちさせるために、電子的構成部品110と120の電力消費及び温度に応答して構成することができる。同様に、インタフェースはまた、性能、信頼性を低下させるか、あるいは故障を引き起こす可能性がある電子的構成部品110と120に対する熱効果を低減するために、電子的構成部品110と120の温度に応答して構成することができる。異なる電子的構成部品は異なる冷却メカニズムを有する場合があり、インタフェースの動的構成により、電子的構成部品が過熱して、信号、電子的構成部品の故障、又は性能劣化を引き起こす可能性を低減することが可能である。
図17は、電力消費に応答してインタフェースを構成するための方法1700を示している。方法1700は、ロジックブロック1701で示したように電子的構成部品による電力消費から始まる。電力消費閾値が獲得されて、ロジックブロック1702に示したように測定された電力消費値と比較される。本発明の一実施形態では、電力モニタロジック1210と1230は、同一又は異なるそれぞれの値であり得る電力消費閾値を記憶する。ロジックブロック1703では、比較に応答して制御信号が発生される。次に、インタフェースが、ロジックブロック1704で示したように制御信号に応答して構成される。ロジックブロック1705で、多数の電子的構成部品が電力消費制御信号を発生したかどうかについて、決定が行われる。単一の電力消費制御信号が受信された場合、方法1700が終わり、さもなければ、制御はロジックブロック1706に移行し、ここで、それぞれの電子的構成部品からの多数の電力消費制御信号が調停され、インタフェースが、ロジックブロック1707で示したように調停に応答して構成される。本発明の一実施形態では、方法1700が何回も繰り返される。本発明の一実施形態では、図10に関して上述したように、多数の電力消費制御信号が調停される。
図18は、温度に応答してインタフェースを構成するための方法1800を示している。方法1800は、ロジックブロック1801で示したように電子的構成部品による温度獲得から始まる。温度閾値が獲得されて、ロジックブロック1802に示したように、測定された温度値と比較される。本発明の一実施形態では、温度(Temp)モニタロジック1220と1240は、同一又は異なるそれぞれの値であり得る温度閾値を記憶する。ロジックブロック1803では、比較に応答して制御信号が発生される。次に、インタフェースが、ロジックブロック1804で示したように制御信号に応答して構成される。ロジックブロック1805で、多数の電子的構成部品が温度制御信号を発生したかどうかについて、決定が行われる。単一の温度制御信号が受信された場合、方法1800が終わり、さもなければ、制御はロジックブロック1806に移行し、ここで、それぞれの電子的構成部品からの多数の温度制御信号が調停され、インタフェースが、ロジックブロック1807で示したように調停に応答して構成される。本発明の一実施形態では、方法1800が何回も繰り返される。本発明の一実施形態では、図10に関して上述したように、多数の温度制御信号が調停される。
図13は、本発明の実施形態に、単独で又は組み合わせて、それぞれの電子的構成部品110と120に、統計値ロジック1320と1330を含む装置1300を示している。統計値ロジック1320と1330は、統計値に応答してBACロジック130への制御信号1331と1332を発生する。本発明の他の実施形態では、統計値ロジック1320又は1330は、電子的構成部品110、120に又はソフトウェアコードにあってもよい。装置1300は、図1に示した同様の参照した要素を含み、これらは同様に動作し、上に説明されている。しかし、BACロジック130は、それぞれの電子的構成部品110と120によって獲得された統計値によって発生された制御信号131−134及び制御信号1331と1332に応答してインタフェースを構成する。本発明の一実施形態では、統計値ロジック1320と1330は、ある期間にわたって統計値を獲得して、異なる帯域幅割当て又は異なるインタフェース構成を用いてより優れた性能が得られるかどうかを決定する。例えば、統計値ロジック1320と1330は、帯域幅利用及び/又は様々な構成(すべて一方向、すべて双方向、一方向及び双方向の混合)に対するサービス時間のようなパフォーマンスメトリックスに関する式を含む。同様の動作条件の下に以前の期間にわたって獲得された統計値を使用して、最適な帯域幅割当て又は構成を決定することができる。
図19は、統計値に応答してインタフェースを構成するための方法1900を示している。方法1900は、ロジックブロック1901によって示したようにそれぞれの期間にわたって、それぞれのインタフェース構成の多数の統計値を獲得することによって始まる。例えば、ゲームソフトウェアアプリケーションのそれぞれの実行中にデータを転送するための構成は、データを転送するためのそれぞれの転送時間と共に記憶される。次に、ロジックブロック1902は、ゲームソフトウェアアプリケーションの実行中にデータを転送するための最小の時間量などの単一又は多数の統計値に基づき最適なインタフェース構成を決定する。本発明の一実施形態では、統計値ロジック1320と1330は、様々な統計値を測定しかつ計算して、対応するそれぞれのインタフェース構成を記憶する機能を実行する。次に、最適なインタフェース構成を含む制御信号1331と1332などの統計値制御信号は、ロジックブロック1903で示したように発生される。次に、インタフェースが、ロジックブロック1904で示したように統計値制御信号に応答して構成され、方法1900が終わる。本発明の他の実施形態では、方法1900は、1回繰り返すか又は何回繰り返してもよい。
図14は、本発明の実施形態に、単独で又は組み合わせて、それぞれの電子的構成部品110と120に、ソフトウェアコンポーネント1420と1430を含む装置1400を示している。ソフトウェアコンポーネント1420と1430は、ファームウェア、アプリケーションソフトウェア又はオペレーティングシステムなどの実行可能な機械読取り可能なインストラクションである。本発明の実施形態では、ソフトウェアコンポーネントは、単独で又は組み合わせて、ソフトウェアプログラム、ソフトウェアオブジェクト、ソフトウェアファンクション、ソフトウェアサブルーチン、ソフトウェアメソッド、ソフトウェアインスタンス、コードフラグメントを含む。ソフトウェアコンポーネント1430と1420は、ソフトウェア構成要素1430と1420のインストラクションのイベント、状態又は実行に応答して、BACロジック130への制御信号1431と1432を発生する。例えば、ソフトウェアコンポーネント1430は、特定のインストラクションコードセグメントの実行中の特定のインタフェース構成のために、リクエスト又は制御信号1432を発生するゲームソフトウェアアプリケーションである。装置1400は、図1に示した同様の参照した要素を含み、これらは同様に動作し、上に説明されている。
図20は、ソフトウェアに応答してインタフェースを構成するための方法2000を示している。方法2000は、ロジックブロック2001で示したようにゲームアプリケーションソフトウェアプログラムなどのソフトウェアコンポーネントを実行することによって始まる。次に、ソフトウェアコンポーネントは、ロジックブロック2002で示したようにソフトウェアコンポーネントの実行に応答して制御信号を発生する。本発明の一実施形態では、制御信号は、特定の構成をリクエストするか又は送信状態などの電子的構成部品の状態又は到来する状態を示す。インタフェースは、ロジックブロック2003で示したように制御信号に応答して構成され、方法2000が終わる。本発明の一実施形態では、方法2000が何回も繰り返される。
本発明の好ましい実施態様の前述の説明は、例示と説明の目的で提示してきた。包括的であること、又は開示した正確な形態に本発明を限定することは意図されない。明らかに、多くの修正及び変更が当業者には明白であろう。本発明の原理とその実用上の用途を最良に説明し、これによって、様々な実施形態について、かつ意図される特定の使用に適する種々の修正について、他の当業者が本発明を理解できるようにするために、実施形態を選択し、説明してきた。本発明の範囲は、冒頭の特許請求の範囲及びそれらの等価物によって規定されることが意図される。
Claims (62)
- 集積回路であって、
第1の接点と第2の接点とを含むインタフェースと、
前記第1の接点に結合された第1のトランシーバと、
前記第2の接点に結合された第2のトランシーバと、を備え、
前記集積回路が、第1のモード及び第2のモードで動作可能であり、
前記第1の動作モード中に、前記第1のトランシーバは信号を送受信でき、前記第2のトランシーバは信号を送受信でき、
前記第2の動作モード中に、前記第1のトランシーバは信号の送信のみを行うことができ、前記第2のトランシーバは信号の受信のみを行うことができる集積回路。 - 前記集積回路に結合された制御ロジックが制御信号を発生でき、前記集積回路が、前記制御信号に応答して前記第1の動作モードで動作する、請求項1に記載の集積回路。
- 前記第1のトランシーバがある期間中に送信と受信との間で移行する回数に応答して、前記制御信号が発生される、請求項2に記載の集積回路。
- 前記制御信号が、送信コマンドの数と受信コマンドの数とに応答して発生される、請求項2に記載の集積回路。
- 前記制御信号が、初期化においてユーザ選択可能な設定に応答して発生される、請求項2に記載の集積回路。
- 前記制御信号が、通常動作モード中にユーザ選択可能な設定に応答して発生される、請求項2に記載の集積回路。
- 前記制御信号が、データの優先度に応答して発生される、請求項4に記載の集積回路。
- 前記制御信号が、送信データパケット数と受信データパケット数とに応答して発生される、請求項2に記載の集積回路。
- 前記制御信号が、データの優先度に応答して発生される、請求項8に記載の集積回路。
- 前記制御ロジックが他の集積回路に含まれ、前記制御ロジックが帯域幅要件に関する情報を有する、請求項2に記載の集積回路。
- 前記制御ロジックが、実行可能なインストラクションを含む、請求項2に記載の集積回路。
- 前記実行可能なインストラクションが、アプリケーションソフトウェアプログラムに含まれる、請求項11に記載の集積回路。
- 前記実行可能なインストラクションが、オペレーティングソフトウェアプログラムに含まれる、請求項11に記載の集積回路。
- 前記実行可能なインストラクションが、ファームウェアに含まれる、請求項11に記載の集積回路。
- 前記制御信号が、送信されるべく待機するデータパケット数に応答して発生される、請求項2に記載の集積回路。
- 前記制御信号が、受信されるべく待機するデータパケット数に応答して発生される、請求項2に記載の集積回路。
- 前記制御信号が、送信されるべくデータパケットが待機する平均時間に応答して発生される、請求項2に記載の集積回路。
- 前記制御信号が、前記集積回路の電力消費に応答して発生される、請求項2に記載の集積回路。
- 前記制御信号が、前記集積回路の温度に応答して発生される、請求項2に記載の集積回路。
- 前記制御信号が、第1の期間中に獲得された第1の統計値と、第2の期間中に獲得された第2の統計値とに応答して発生される、請求項2に記載の集積回路。
- 前記集積回路が第1の帯域幅リクエストを発生でき、他の集積回路が第2の帯域幅リクエストを発生でき、前記制御信号が、前記第1の帯域幅リクエストと前記第2の帯域幅リクエストとに応答して発生される、請求項2に記載の集積回路。
- 前記集積回路が、前記集積回路の温度を表す第1の温度信号を発生でき、他の集積回路が、他の集積回路の温度を表す第2の温度信号を発生でき、前記制御信号が、前記第1の温度信号と前記第2の温度信号とに応答して発生される、請求項2に記載の集積回路。
- 前記制御信号が周期的に発生される、請求項2に記載の集積回路。
- 前記制御ロジックが、オーバライド信号に応答して制御信号を発生する、請求項2に記載の集積回路。
- 前記制御ロジックが、閾値に応答して制御信号を発生する、請求項2に記載の集積回路。
- 前記閾値が最小帯域幅である、請求項25に記載の集積回路。
- 前記閾値が最高温度値である、請求項25に記載の集積回路。
- 前記閾値が最大電力消費値である、請求項25に記載の集積回路。
- 前記閾値が、前記第1のトランシーバがある期間中に送信と受信との間で移行する回数である、請求項25に記載の集積回路。
- 前記閾値が最小の待ち時間値である、請求項25に記載の集積回路。
- 前記集積回路が第3のモードで動作可能であり、
前記第3の動作モード中に、前記第1のトランシーバは信号を送受信でき、前記第2のトランシーバは信号の送信又は受信に関しディスエーブルにされる、請求項2に記載の集積回路。 - 前記第3の動作モードが位相較正モードである、請求項31に記載の集積回路。
- 前記第3の動作モードがインピーダンス較正モードである、請求項31に記載の集積回路。
- 前記第2のトランシーバが、電力制約に応答してディスエーブルにされる、請求項31に記載の集積回路。
- 前記第2のトランシーバが、ハードウェア装置の故障に応答してディスエーブルにされる、請求項31に記載の集積回路。
- 前記第2のトランシーバが、信号故障に応答してディスエーブルにされる、請求項31に記載の集積回路。
- 前記集積回路が第3のモードで動作可能であり、
前記第3の動作モード中に、前記第1のトランシーバは信号の送信のみを行うことができ、前記第2のトランシーバはディスエーブルにされる、
請求項2に記載の集積回路。 - 前記集積回路が、第3のモードで動作可能であり、
前記第3の動作モード中に、前記第1のトランシーバは信号の受信のみを行うことができ、前記第2のトランシーバはディスエーブルにされる、
請求項2に記載の集積回路。 - 前記第3の動作モードが位相較正モードである、請求項38に記載の集積回路。
- 前記第3の動作モードがインピーダンス較正モードである、請求項38に記載の集積回路。
- 前記制御信号が、アドレス/データストローブ、書込みイネーブル信号、チップ選択信号、データバリッド信号、又はデータレディ信号からなる群から選択される、請求項2に記載の集積回路。
- 前記第1のトランシーバ及び前記第2のトランシーバが、入力マルチプレックスデシリアライザ回路及び出力マルチプレックスシリアライザ回路に結合される、請求項2に記載の集積回路。
- 回路であって、
第1の組の接点と第2の組の接点とを含む複数の接点を有するインタフェースと、
前記第1の組の接点が送信し、前記第2の組の接点が受信するように構成できる前記インタフェースに結合された制御ロジックと、
を含む回路。 - 前記複数の接点が第3の組の接点を含み、前記制御ロジックが、送受信するように前記第3の組の接点を構成できる、請求項43に記載の回路。
- 前記複数の接点が第3の組の接点を含み、前記制御ロジックが、ディスエーブルにされるように前記第3の組の接点を構成できる、請求項43に記載の回路。
- 回路であって、
第1の組の接点と、第2の組の接点と、第3の組の接点と、第4の組の接点とを含む複数の接点を有するインタフェースと、
前記第1の組の接点が送信し、前記第2の組の接点が受信し、前記第3の組の接点が送受信し、前記第4の組の接点がディスエーブルにされるように構成できる前記インタフェースに結合された制御ロジックと、
を含む回路。 - メモリシステムであって、
制御信号に応答して、複数の接点を一方向接点と双方向接点とに、適応して又はユーザ規定により分割されることができる入力/出力コネクタインタフェースと、
前記入力/出力コネクタインタフェースに結合された制御信号を出力できる制御ロジックと、
を備えるメモリシステム。 - 前記一方向接点が、第1の信号を受信するのみのための第1の接点と、第2の信号を送信するのみのための第2の接点とを含む、請求項47に記載のメモリシステム。
- 前記複数の接点が、前記制御信号に応答してディスエーブルにされるメンテナンス接点を含む、請求項47に記載のメモリシステム。
- 装置であって、
第1の集積回路であって、
第1のトランシーバに結合された第1の接点と、
第2のトランシーバに結合された第2の接点と、を含み、
前記第1の集積回路が、第1のモード及び第2のモードで動作可能であり、
前記第1の動作モード中に、前記第1のトランシーバは信号を送受信でき、前記第2のトランシーバは信号を送受信でき、
前記第2の動作モード中に、前記第1のトランシーバは信号を送信でき、前記第2のトランシーバは信号を受信できる、第1の集積回路と、
前記第1の集積回路に結合された第2の集積回路であって、
第1のトランシーバに結合された第1の接点と、
第2のトランシーバに結合された第2の接点と、を含み、
前記第2の集積回路が、第1のモード及び第2のモードで動作可能であり、
前記第1の動作モード中に、前記第1のトランシーバは信号を送受信でき、前記第2のトランシーバは信号を送受信でき、
前記第2の動作モード中に、前記第1のトランシーバは信号を受信でき、前記第2のトランシーバは信号を送信できる、第2の集積回路と、
を備える装置。 - 第1のトランシーバに結合された第1の接点と、
第2のトランシーバに結合された第2の接点と、を含む、
前記第1の集積回路と前記第2の集積回路とに結合された第3の集積回路であって、
前記第3の集積回路が、第1のモード及び第2のモードで動作可能であり、
前記第1の動作モード中に、前記第1のトランシーバは信号を送受信でき、前記第2のトランシーバは信号を送受信でき、
前記第2の動作モード中に、前記第1のトランシーバは信号を受信でき、前記第2のトランシーバは信号を送信できる、第3の集積回路、
をさらに備える、請求項50に記載の装置。 - 前記装置が汎用コンピュータである、請求項50に記載の装置。
- 前記装置がコプロセッサである、請求項50に記載の装置。
- 前記装置がビデオゲームコンソールである、請求項50に記載の装置。
- 前記装置がコンピュータグラフィックスカードである、請求項50に記載の装置。
- 前記装置がプリンタである、請求項50に記載の装置。
- 装置であって、
マスタデバイスであって、
第1の接点と第2の接点とを含むコネクタインタフェースと、
前記第1の接点に結合された第1のトランシーバと、
前記第2の接点に結合された第2のトランシーバと、を含み、
前記マスタデバイスが、第1のモード及び第2のモードで動作可能であり、
前記第1の動作モード中に、前記第1のトランシーバは信号を送受信でき、前記第2のトランシーバは信号を送受信でき、
前記第2の動作モード中に、前記第1のトランシーバは信号の送信のみを行うことができ、前記第2のトランシーバは信号の受信のみを行うことができる、マスタデバイスと、
前記マスタデバイスに結合されたメモリであって、
第1の接点と第2の接点とを含むコネクタインタフェースと、
前記第1の接点に結合された第1のトランシーバと、
前記第2の接点に結合された第2のトランシーバと、を含み、
前記メモリが、第1のモード及び第2のモードで動作可能であり、
前記第1の動作モード中に、前記第1のトランシーバは信号を送受信でき、前記第2のトランシーバは信号を送受信でき、
前記第2の動作モード中に、前記第1のトランシーバは信号の受信のみを行うことができ、前記第2のトランシーバは信号の送信のみを行うことができる、メモリと、
を備える装置。 - 前記マスタデバイスがメモリコントローラである、請求項57に記載の装置。
- 前記マスタデバイスがプロセッサである、請求項57に記載の装置。
- 前記メモリが集積回路メモリデバイスである、請求項57に記載の装置。
- 前記メモリが、複数の集積回路メモリデバイスを含むメモリモジュールである、請求項57に記載の装置。
- 前記マスタデバイス及びメモリが、メモリコマンドに応答して第1の動作モードで動作する、請求項57に記載の装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/766,334 US7158536B2 (en) | 2004-01-28 | 2004-01-28 | Adaptive-allocation of I/O bandwidth using a configurable interconnect topology |
US10/766,334 | 2004-01-28 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006551401A Division JP4800224B2 (ja) | 2004-01-28 | 2005-01-25 | 構成可能な相互接続トポロジを用いたi/o帯域幅の適応割当て |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011204254A true JP2011204254A (ja) | 2011-10-13 |
Family
ID=34795639
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006551401A Expired - Fee Related JP4800224B2 (ja) | 2004-01-28 | 2005-01-25 | 構成可能な相互接続トポロジを用いたi/o帯域幅の適応割当て |
JP2011116969A Pending JP2011204254A (ja) | 2004-01-28 | 2011-05-25 | 構成可能な相互接続トポロジを用いたi/o帯域幅の適応割当て |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006551401A Expired - Fee Related JP4800224B2 (ja) | 2004-01-28 | 2005-01-25 | 構成可能な相互接続トポロジを用いたi/o帯域幅の適応割当て |
Country Status (4)
Country | Link |
---|---|
US (4) | US7158536B2 (ja) |
EP (3) | EP2293198A1 (ja) |
JP (2) | JP4800224B2 (ja) |
WO (1) | WO2005072335A2 (ja) |
Families Citing this family (74)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6760772B2 (en) | 2000-12-15 | 2004-07-06 | Qualcomm, Inc. | Generating and implementing a communication protocol and interface for high data rate signal transfer |
US8812706B1 (en) | 2001-09-06 | 2014-08-19 | Qualcomm Incorporated | Method and apparatus for compensating for mismatched delays in signals of a mobile display interface (MDDI) system |
US7702293B2 (en) * | 2001-11-02 | 2010-04-20 | Nokia Corporation | Multi-mode I/O circuitry supporting low interference signaling schemes for high speed digital interfaces |
US7424013B1 (en) | 2001-12-20 | 2008-09-09 | Applied Micro Circuits Corporation | System and method for granting arbitrated bids in the switching of information |
US8418129B1 (en) | 2001-12-14 | 2013-04-09 | Qualcomm Incorporated | Method for automatically generating code to define a system of hardware elements |
US7352694B1 (en) * | 2001-12-14 | 2008-04-01 | Applied Micro Circuits Corporation | System and method for tolerating data link faults in a packet communications switch fabric |
DE602004030236D1 (de) | 2003-06-02 | 2011-01-05 | Qualcomm Inc | Erzeugen und implementieren eines signalprotokolls und einer schnittstelle für höhere datenraten |
AU2004300958A1 (en) | 2003-08-13 | 2005-02-24 | Qualcomm, Incorporated | A signal interface for higher data rates |
CA2538308C (en) * | 2003-09-10 | 2013-05-14 | Qualcomm Incorporated | High data rate interface |
KR20080052699A (ko) | 2003-10-15 | 2008-06-11 | 퀄컴 인코포레이티드 | 높은 데이터 레이트 인터페이스 |
KR100827573B1 (ko) | 2003-10-29 | 2008-05-07 | 퀄컴 인코포레이티드 | 높은 데이터 레이트 인터페이스 |
TWI381686B (zh) | 2003-11-12 | 2013-01-01 | Qualcomm Inc | 具有改良的鏈路控制之高資料速率介面 |
KR20060096161A (ko) | 2003-11-25 | 2006-09-07 | 콸콤 인코포레이티드 | 향상된 링크 동기화를 제공하는 고속 데이터 레이트인터페이스 |
KR100906319B1 (ko) | 2003-12-08 | 2009-07-06 | 퀄컴 인코포레이티드 | 링크 동기화를 갖는 고 데이터 레이트 인터페이스 |
US7158536B2 (en) * | 2004-01-28 | 2007-01-02 | Rambus Inc. | Adaptive-allocation of I/O bandwidth using a configurable interconnect topology |
CA2775734C (en) | 2004-03-10 | 2014-01-07 | Qualcomm Incorporated | High data rate interface apparatus and method |
RU2355121C2 (ru) | 2004-03-17 | 2009-05-10 | Квэлкомм Инкорпорейтед | Устройство и способ интерфейса с высокой скоростью передачи данных |
WO2005096594A1 (en) | 2004-03-24 | 2005-10-13 | Qualcomm Incorporated | High data rate interface apparatus and method |
DE102004044785A1 (de) * | 2004-04-10 | 2005-10-27 | Leica Microsystems Semiconductor Gmbh | Vorrichtung und Verfahren zur Bestimmung von Positionierkoordinaten für Halbleitersubstrate |
US7088137B2 (en) * | 2004-05-04 | 2006-08-08 | International Business Machines Corporation | System, method and program product for extending range of a bidirectional data communication bus |
US8650304B2 (en) | 2004-06-04 | 2014-02-11 | Qualcomm Incorporated | Determining a pre skew and post skew calibration data rate in a mobile display digital interface (MDDI) communication system |
ATE518343T1 (de) | 2004-06-04 | 2011-08-15 | Qualcomm Inc | Schnittstellenvorrichtung und -verfahren für hohe datenraten |
US8723705B2 (en) | 2004-11-24 | 2014-05-13 | Qualcomm Incorporated | Low output skew double data rate serial encoder |
US8667363B2 (en) | 2004-11-24 | 2014-03-04 | Qualcomm Incorporated | Systems and methods for implementing cyclic redundancy checks |
US7315265B2 (en) * | 2004-11-24 | 2008-01-01 | Qualcomm Incorporated | Double data rate serial encoder |
US8699330B2 (en) | 2004-11-24 | 2014-04-15 | Qualcomm Incorporated | Systems and methods for digital data transmission rate control |
US8539119B2 (en) | 2004-11-24 | 2013-09-17 | Qualcomm Incorporated | Methods and apparatus for exchanging messages having a digital data interface device message format |
EP1825600A4 (en) * | 2004-11-24 | 2011-06-22 | Qualcomm Inc | Digital Data Interface Device |
US8692838B2 (en) * | 2004-11-24 | 2014-04-08 | Qualcomm Incorporated | Methods and systems for updating a buffer |
US8873584B2 (en) | 2004-11-24 | 2014-10-28 | Qualcomm Incorporated | Digital data interface device |
DE102005020062B4 (de) * | 2005-04-29 | 2011-07-21 | Globalfoundries Inc. | Mobile drahtlose Datenspeichereinrichtung und entsprechendes Verfahren zum speichern von Daten |
US7583689B2 (en) * | 2005-11-01 | 2009-09-01 | Alcatel Lucent | Distributed communication equipment architectures and techniques |
US8692839B2 (en) | 2005-11-23 | 2014-04-08 | Qualcomm Incorporated | Methods and systems for updating a buffer |
US8730069B2 (en) | 2005-11-23 | 2014-05-20 | Qualcomm Incorporated | Double data rate serial encoder |
JP2007324681A (ja) * | 2006-05-30 | 2007-12-13 | Funai Electric Co Ltd | Ieeeシリアルバスへの接続機器 |
US7779174B2 (en) * | 2006-11-03 | 2010-08-17 | Samsung Electronics Co., Ltd. | Method and apparatus for dynamically changing burst length using direct memory access control |
US7647442B2 (en) * | 2007-05-22 | 2010-01-12 | Keng-Kuei Su | Series-connected control system |
WO2008146252A2 (en) * | 2007-06-01 | 2008-12-04 | Nokia Corporation | System and method for delivering service guide information |
EP2037020B1 (de) * | 2007-09-12 | 2015-11-04 | Groz-Beckert KG | Profilstab und Tragstab für einen Webschaft |
US20090187680A1 (en) * | 2008-01-21 | 2009-07-23 | Shih-Chieh Liao | Controller System With Programmable Bi-directional Terminals |
US8171181B2 (en) * | 2008-05-05 | 2012-05-01 | Micron Technology, Inc. | Memory module with configurable input/output ports |
CN102047229A (zh) * | 2008-05-29 | 2011-05-04 | 先进微装置公司 | 用于存储装置训练的嵌入式可编程元件 |
JP4405565B2 (ja) * | 2008-06-19 | 2010-01-27 | 株式会社東芝 | メモリシステムおよびメモリデバイス |
US8341303B2 (en) * | 2008-06-30 | 2012-12-25 | Intel Corporation | Asymmetrical universal serial bus communications |
US8166225B2 (en) * | 2009-04-09 | 2012-04-24 | Tenx Technology Inc. | USB interface data transmission device and USB interface data communication system |
US20110022870A1 (en) * | 2009-07-21 | 2011-01-27 | Microsoft Corporation | Component power monitoring and workload optimization |
US8732343B1 (en) * | 2009-12-16 | 2014-05-20 | Symantec Corporation | Systems and methods for creating dataless storage systems for testing software systems |
US8417812B1 (en) * | 2010-07-12 | 2013-04-09 | Vmware, Inc. | Methods and systems for detecting anomalies during IO accesses |
US8719401B1 (en) | 2010-07-12 | 2014-05-06 | Vmware, Inc. | Decentralized input/output resource management |
US8543753B2 (en) * | 2011-04-06 | 2013-09-24 | International Business Machines Corporation | Multi-use physical architecture |
US9929972B2 (en) | 2011-12-16 | 2018-03-27 | Qualcomm Incorporated | System and method of sending data via a plurality of data lines on a bus |
US9466042B2 (en) * | 2012-01-24 | 2016-10-11 | International Business Machines Corporation | Facilitating the design of information technology solutions |
US8885435B2 (en) * | 2012-09-18 | 2014-11-11 | Silicon Image, Inc. | Interfacing between integrated circuits with asymmetric voltage swing |
US9092205B2 (en) | 2012-10-25 | 2015-07-28 | International Business Machines Corporation | Non-interrupting performance tuning using runtime reset |
US10558437B1 (en) | 2013-01-22 | 2020-02-11 | Altera Corporation | Method and apparatus for performing profile guided optimization for high-level synthesis |
EP2784951B1 (en) * | 2013-03-28 | 2017-05-17 | Alcatel Lucent | Method of Optical Data Transmission |
US20160092383A1 (en) * | 2014-09-26 | 2016-03-31 | Kuljit S. Bains | Common die implementation for memory devices |
GB2536725B (en) * | 2015-03-27 | 2018-06-13 | Displaylink Uk Ltd | USB connections |
US10834672B2 (en) | 2015-09-23 | 2020-11-10 | International Business Machines Corporation | Power management of network links |
US9595495B1 (en) * | 2015-09-28 | 2017-03-14 | Altera Corporation | Multi-level signaling for on-package chip-to-chip interconnect through silicon bridge |
CN105279039B (zh) * | 2015-11-30 | 2019-04-23 | 联想(北京)有限公司 | 信息处理方法及装置 |
US10003456B2 (en) * | 2016-02-26 | 2018-06-19 | Qualcomm Incorporated | Soundwire XL turnaround signaling |
US10324879B2 (en) | 2016-09-28 | 2019-06-18 | International Business Machines Corporation | Mitigation of side effects of simultaneous switching of input/output (I/O data signals |
KR20180074197A (ko) | 2016-12-23 | 2018-07-03 | 삼성전자주식회사 | 버스 트래픽 컨트롤 장치 및 이를 갖는 버스 시스템 |
TWI632554B (zh) * | 2017-02-16 | 2018-08-11 | 瑞昱半導體股份有限公司 | 記憶體測試方法 |
US10846253B2 (en) * | 2017-12-21 | 2020-11-24 | Advanced Micro Devices, Inc. | Dynamic page state aware scheduling of read/write burst transactions |
CN109344105B (zh) * | 2018-10-24 | 2021-07-09 | 盛科网络(苏州)有限公司 | 总线接口*** |
WO2020145956A1 (en) | 2019-01-09 | 2020-07-16 | Hewlett-Packard Development Company, L.P. | Data link changes based on requests |
US20200233821A1 (en) * | 2020-03-23 | 2020-07-23 | Intel Corporation | Unidirectional information channel to monitor bidirectional information channel drift |
US11144482B1 (en) * | 2020-05-05 | 2021-10-12 | Micron Technology, Inc. | Bidirectional interface configuration for memory |
CN113868167A (zh) * | 2020-06-30 | 2021-12-31 | 华为技术有限公司 | 一种芯片模组及通信***、端口分配方法 |
US11946972B2 (en) * | 2020-08-06 | 2024-04-02 | Semiconductor Components Industries, Llc | Monitoring of interconnect lines |
IT202100015488A1 (it) * | 2021-06-14 | 2022-12-14 | St Microelectronics Srl | Microcontrollore e procedimento di funzionamento corrispondente |
CN115225113A (zh) * | 2022-07-13 | 2022-10-21 | 佛山市星曼信息科技有限公司 | 通信端口匹配方法、装置、通信模块及存储介质 |
Citations (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6159585A (ja) * | 1984-08-31 | 1986-03-27 | Fujitsu Kiden Ltd | Icカ−ドとカ−ドリ−ダライタとの接続方式 |
JPS62196967A (ja) * | 1986-02-25 | 1987-08-31 | Matsushita Electric Works Ltd | 電話回線を使用した監視制御システム |
JPH02170638A (ja) * | 1988-12-22 | 1990-07-02 | Sony Corp | バスラインで接続されたic回路網 |
JPH0581368A (ja) * | 1991-09-21 | 1993-04-02 | Nec Corp | スキヤンパスにおける双方向端子のモード検証方法 |
JPH05344025A (ja) * | 1992-06-08 | 1993-12-24 | Fujitsu Ten Ltd | 無線機 |
JPH06311569A (ja) * | 1993-04-23 | 1994-11-04 | Keyence Corp | 通信回線用中継装置及び通信システム |
JPH08221353A (ja) * | 1994-12-05 | 1996-08-30 | Motorola Inc | データ処理システムにおいてデータを多次元転送する方法 |
JPH08228197A (ja) * | 1995-11-10 | 1996-09-03 | Hitachi Ltd | データ伝送システム |
US5684966A (en) * | 1993-08-16 | 1997-11-04 | Thomas A. Gafford | Method for operating a repeater for distributed arbitration digital data buses |
JPH1090360A (ja) * | 1996-09-17 | 1998-04-10 | Toshiba Corp | Lsi端子のショート/オープン検査装置 |
JPH1198486A (ja) * | 1997-09-19 | 1999-04-09 | Nippon Antenna Co Ltd | Catv用分配器 |
JPH11177951A (ja) * | 1997-12-08 | 1999-07-02 | Hitachi Denshi Ltd | 双方向伝送装置 |
JP2000147069A (ja) * | 1998-11-13 | 2000-05-26 | Fuji Xerox Co Ltd | 半導体集積回路及びその試験方法 |
US6243776B1 (en) * | 1998-07-13 | 2001-06-05 | International Business Machines Corporation | Selectable differential or single-ended mode bus |
JP2002101236A (ja) * | 2000-09-21 | 2002-04-05 | Ricoh Co Ltd | Lsi装置および電子機器 |
EP1450223A1 (de) * | 2003-02-24 | 2004-08-25 | Hartmut B. Dr. Brinkhus | Universeller konfigurierbarer Schnittstellenschaltkreis für E/A-Ankopplungen zum einem Prozess |
Family Cites Families (103)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3115102A (en) | 1959-10-14 | 1963-12-24 | Evans Prod Co | Freight bracing equipment |
US3638121A (en) | 1960-12-20 | 1972-01-25 | Lockheed Aircraft Corp | Nonperiodic energy communication system capable of operating at low signal-to-noise ratios |
US3922491A (en) | 1972-05-08 | 1975-11-25 | Ericsson Telefon Ab L M | Telecommunication plant in which a wide-band channel if wanted is connected by the side of a telephone connection |
US7137048B2 (en) | 2001-02-02 | 2006-11-14 | Rambus Inc. | Method and apparatus for evaluating and optimizing a signaling system |
GB2081913B (en) | 1979-12-14 | 1983-08-03 | Hewlett Packard Ltd | Noise margin measurement and error probability prediction |
EP0154551A3 (en) | 1984-03-06 | 1987-12-16 | Codex Corporation | Apparatus for enabling a first processor to cause a second processor to effect a transfer of data between said processors |
US4648133A (en) | 1984-08-07 | 1987-03-03 | The Unites States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Synchronization tracking in pulse position modulation receiver |
JPH0235831A (ja) | 1988-07-26 | 1990-02-06 | Nec Corp | 光受信増幅回路 |
US5111208A (en) | 1989-02-23 | 1992-05-05 | Hazeltine Corporation | Calibration of plural - channel system |
US5122978A (en) | 1989-09-07 | 1992-06-16 | Amdahl Corporation | Pulse width measurement technique |
US6751696B2 (en) * | 1990-04-18 | 2004-06-15 | Rambus Inc. | Memory device having a programmable register |
US5243626A (en) | 1991-08-29 | 1993-09-07 | Apple Computer, Inc. | Method for clocks synchronization for receiving pulse position encoded signals |
US5265211A (en) * | 1992-01-02 | 1993-11-23 | International Business Machines Corporation | Arbitration control logic for computer system having dual bus architecture |
US5621913A (en) | 1992-05-15 | 1997-04-15 | Micron Technology, Inc. | System with chip to chip communication |
US5485490A (en) | 1992-05-28 | 1996-01-16 | Rambus, Inc. | Method and circuitry for clock synchronization |
US5436908A (en) | 1992-06-17 | 1995-07-25 | National Semiconductor Corporation | Common edge output skew detection circuit |
JP3522788B2 (ja) | 1992-10-29 | 2004-04-26 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
US5523760A (en) | 1993-04-12 | 1996-06-04 | The Regents Of The University Of California | Ultra-wideband receiver |
US5715409A (en) * | 1993-05-24 | 1998-02-03 | I-Tech Corporation | Universal SCSI electrical interface system |
JPH06350654A (ja) | 1993-06-14 | 1994-12-22 | Toshiba Corp | クロック同期制御検証装置 |
US5485602A (en) * | 1993-12-27 | 1996-01-16 | Motorola, Inc. | Integrated circuit having a control signal for identifying coinciding active edges of two clock signals |
US5554945A (en) | 1994-02-15 | 1996-09-10 | Rambus, Inc. | Voltage controlled phase shifter with unlimited range |
US5771356A (en) * | 1995-01-04 | 1998-06-23 | Cirrus Logic, Inc. | Apparatus for controlling FIFO buffer data transfer by monitoring bus status and FIFO buffer thresholds |
US5852640A (en) | 1995-06-26 | 1998-12-22 | Kliza; Phillip S. | Clock distribution apparatus with current sensed skew cancelling |
US5869979A (en) * | 1996-04-05 | 1999-02-09 | Altera Corporation | Technique for preconditioning I/Os during reconfiguration |
US5859881A (en) | 1996-06-07 | 1999-01-12 | International Business Machines Corporation | Adaptive filtering method and apparatus to compensate for a frequency difference between two clock sources |
US5742798A (en) | 1996-08-09 | 1998-04-21 | International Business Machines Corporation | Compensation of chip to chip clock skew |
US6005895A (en) | 1996-12-20 | 1999-12-21 | Rambus Inc. | Apparatus and method for multilevel signaling |
US6125157A (en) | 1997-02-06 | 2000-09-26 | Rambus, Inc. | Delay-locked loop circuitry for clock delay adjustment |
US6026125A (en) | 1997-05-16 | 2000-02-15 | Multispectral Solutions, Inc. | Waveform adaptive ultra-wideband transmitter |
CA2302466A1 (en) | 1997-07-31 | 1999-02-11 | Stanford Syncom Inc. | Means and method for a synchronous network communications system |
US6442644B1 (en) | 1997-08-11 | 2002-08-27 | Advanced Memory International, Inc. | Memory system having synchronous-link DRAM (SLDRAM) devices and controller |
ATE232317T1 (de) | 1997-10-10 | 2003-02-15 | Rambus Inc | Verfahren und vorrichtung zur ausfallsicheren resynchronisation mit minimaler latenzzeit |
US6282184B1 (en) * | 1997-12-22 | 2001-08-28 | Nortel Networks Limited | Common digitizing rate for multiple air interfaces for generic cell sites in cellular radio |
US6047346A (en) | 1998-02-02 | 2000-04-04 | Rambus Inc. | System for adjusting slew rate on an output of a drive circuit by enabling a plurality of pre-drivers and a plurality of output drivers |
US6389013B1 (en) * | 1998-03-31 | 2002-05-14 | Alcatel Usa Sourcing, L.P. | OC3 delivery unit; low level maintenance bus |
US6580709B1 (en) * | 1998-04-29 | 2003-06-17 | Nec America, Inc. | Sonet system and method which performs TSI functions on the backplane and uses PCM buses partitioned into 4-bit wide parallel buses |
US6163570A (en) | 1998-05-11 | 2000-12-19 | Conexant Systems, Inc. | Methods and apparatus for verifying transmit power levels in a signal point limited transmission system |
US6101567A (en) * | 1998-06-03 | 2000-08-08 | Lucent Technologies Inc. | Parallel backplane physical layer interface with scalable data bandwidth |
US6181166B1 (en) * | 1998-06-19 | 2001-01-30 | Intel Corporation | Tristate driver for integrated circuit interconnects |
JP2000035831A (ja) | 1998-07-21 | 2000-02-02 | Nec Corp | 可変閾値電圧トランジスタを用いた低スキュークロックツリー回路 |
US6510503B2 (en) | 1998-07-27 | 2003-01-21 | Mosaid Technologies Incorporated | High bandwidth memory interface |
JP2000047768A (ja) * | 1998-07-31 | 2000-02-18 | Mitsubishi Electric Corp | 多値論理デバイス、バスシステム及びネットワークシステム |
US6282210B1 (en) | 1998-08-12 | 2001-08-28 | Staktek Group L.P. | Clock driver with instantaneously selectable phase and method for use in data communication systems |
US6724772B1 (en) * | 1998-09-04 | 2004-04-20 | Advanced Micro Devices, Inc. | System-on-a-chip with variable bandwidth |
US6173345B1 (en) | 1998-11-03 | 2001-01-09 | Intel Corporation | Method and apparatus for levelizing transfer delays for a channel of devices such as memory devices in a memory subsystem |
EP1043662B1 (en) * | 1999-04-08 | 2002-07-31 | Microchip Technology Inc. | Apparatus and method for reconfiguring the pin assignments of one or more functional circuits in a microcontroller |
US6421389B1 (en) | 1999-07-16 | 2002-07-16 | Time Domain Corporation | Baseband signal converter for a wideband impulse radio receiver |
US6463392B1 (en) | 1999-08-16 | 2002-10-08 | Agilent Technologies, Inc. | System and method for adjusting a sampling time in a logic analyzer |
US6603818B1 (en) | 1999-09-23 | 2003-08-05 | Lockheed Martin Energy Research Corporation | Pulse transmission transceiver architecture for low power communications |
US6321282B1 (en) | 1999-10-19 | 2001-11-20 | Rambus Inc. | Apparatus and method for topography dependent signaling |
US6396329B1 (en) | 1999-10-19 | 2002-05-28 | Rambus, Inc | Method and apparatus for receiving high speed signals with low latency |
US6643787B1 (en) | 1999-10-19 | 2003-11-04 | Rambus Inc. | Bus system optimization |
US6457089B1 (en) * | 1999-10-21 | 2002-09-24 | International Business Machines Corporation | Microprocessor bus structure |
US6456221B2 (en) | 1999-10-28 | 2002-09-24 | The National University Of Singapore | Method and apparatus for signal detection in ultra wide-band communications |
US6560716B1 (en) | 1999-11-10 | 2003-05-06 | Lsi Logic Corporation | System for measuring delay of digital signal using clock generator and delay unit wherein a set of digital elements of clock generator identical to a set of digital elements of delay unit |
US6662305B1 (en) | 1999-11-23 | 2003-12-09 | Intel Corporation | Fast re-synchronization of independent domain clocks after powerdown to enable fast system start-up |
US6657468B1 (en) | 1999-12-20 | 2003-12-02 | Rambus Inc. | Apparatus and method for controlling edge rates of digital signals |
US6910146B2 (en) * | 1999-12-31 | 2005-06-21 | Intel Corporation | Method and apparatus for improving timing margin in an integrated circuit as determined from recorded pass/fail indications for relative phase settings |
US6810087B2 (en) | 2000-01-04 | 2004-10-26 | General Electric Company | Ultra-wideband communications system |
US6889357B1 (en) | 2000-05-10 | 2005-05-03 | Micron Technology, Inc. | Timing calibration pattern for SLDRAM |
US6434081B1 (en) | 2000-05-12 | 2002-08-13 | Micron Technology, Inc. | Calibration technique for memory devices |
US6369652B1 (en) | 2000-05-15 | 2002-04-09 | Rambus Inc. | Differential amplifiers with current and resistance compensation elements for balanced output |
WO2001090864A2 (en) | 2000-05-22 | 2001-11-29 | Igor Anatolievich Abrosimov | Timing control means for automatic compensation of timing uncertainties |
US6535043B2 (en) * | 2000-05-26 | 2003-03-18 | Lattice Semiconductor Corp | Clock signal selection system, method of generating a clock signal and programmable clock manager including same |
JP2002040108A (ja) | 2000-07-27 | 2002-02-06 | Advantest Corp | 半導体デバイス試験装置のタイミング校正方法・半導体デバイス試験装置 |
US6469555B1 (en) | 2000-08-18 | 2002-10-22 | Rambus, Inc | Apparatus and method for generating multiple clock signals from a single loop circuit |
DE10047342A1 (de) | 2000-09-25 | 2002-05-08 | Siemens Ag | Verfahren zum Ausgleich von Kanalqualitätsunterschieden in einem WDM-System |
US6877052B1 (en) * | 2000-09-29 | 2005-04-05 | Intel Corporation | System and method for improved half-duplex bus performance |
US6448815B1 (en) | 2000-10-30 | 2002-09-10 | Api Networks, Inc. | Low voltage differential receiver/transmitter and calibration method thereof |
US6484232B2 (en) | 2000-11-30 | 2002-11-19 | Compaq Information Technologies Group, L.P. | Adaptive calibration technique for high speed memory devices |
US6675117B2 (en) | 2000-12-12 | 2004-01-06 | Teradyne, Inc. | Calibrating single ended channels for differential performance |
US6907490B2 (en) * | 2000-12-13 | 2005-06-14 | Intel Corporation | Method and an apparatus for a re-configurable processor |
US6725304B2 (en) * | 2000-12-19 | 2004-04-20 | International Business Machines Corporation | Apparatus for connecting circuit modules |
US6606576B2 (en) * | 2001-01-19 | 2003-08-12 | Koninklijke Philips Electronics N.V. | Real-time channel calibration method and arrangement |
US6873939B1 (en) | 2001-02-02 | 2005-03-29 | Rambus Inc. | Method and apparatus for evaluating and calibrating a signaling system |
US20020149824A1 (en) | 2001-02-27 | 2002-10-17 | Yves Beaulieu | Synchronization of an optical pulse stream with an electrical signal |
US6717992B2 (en) | 2001-06-13 | 2004-04-06 | Time Domain Corporation | Method and apparatus for receiving a plurality of time spaced signals |
US6842816B1 (en) * | 2001-07-31 | 2005-01-11 | Network Elements, Inc. | Configurable glueless microprocessor interface |
US6907062B2 (en) | 2001-08-06 | 2005-06-14 | Broadcom Corporation | PRBS generator selection in modem communication |
US7099424B1 (en) | 2001-08-28 | 2006-08-29 | Rambus Inc. | Clock data recovery with selectable phase control |
US7227852B2 (en) | 2001-09-21 | 2007-06-05 | Sony Corporation | Wireless transmission system, wireless transmission method, wireless reception method, transmitting apparatus and receiving apparatus |
US6871248B2 (en) * | 2001-09-29 | 2005-03-22 | Hewlett-Packard Development Company, L.P. | Isochronous transactions for interconnect busses of a computer system |
DE60237301D1 (de) | 2001-10-22 | 2010-09-23 | Rambus Inc | Phaseneinstellvorrichtung und verfahren für ein speicherbaustein-signalisierungssystem |
KR100448709B1 (ko) * | 2001-11-29 | 2004-09-13 | 삼성전자주식회사 | 데이터 버스 시스템 및 그 제어방법 |
US6911874B2 (en) | 2002-02-04 | 2005-06-28 | Honeywell International Inc. | Ultra-wideband impulse generation and modulation circuit |
US7162731B2 (en) | 2002-02-07 | 2007-01-09 | Advent Networks, Inc. | Radio frequency characterization of cable plant and corresponding calibration of communication equipment communicating via the cable plant |
US6968416B2 (en) * | 2002-02-15 | 2005-11-22 | International Business Machines Corporation | Method, system, and program for processing transaction requests during a pendency of a delayed read request in a system including a bus, a target device and devices capable of accessing the target device over the bus |
US7099422B2 (en) | 2002-04-19 | 2006-08-29 | General Electric Company | Synchronization of ultra-wideband communications using a transmitted-reference preamble |
US7313127B2 (en) | 2002-04-19 | 2007-12-25 | General Electric Company | Method and apparatus for synchronizing a radio telemetry system by way of transmitted-reference, delay-hopped ultra-wideband pilot signal |
US7073022B2 (en) * | 2002-05-23 | 2006-07-04 | International Business Machines Corporation | Serial interface for a data storage array |
US7486894B2 (en) * | 2002-06-25 | 2009-02-03 | Finisar Corporation | Transceiver module and integrated circuit with dual eye openers |
US7221911B2 (en) | 2002-08-16 | 2007-05-22 | Wisair Ltd. | Multi-band ultra-wide band communication method and system |
US7003605B2 (en) * | 2002-09-12 | 2006-02-21 | International Business Machines Corporation | Method and system for an improved differential form of transitional coding |
US7082153B2 (en) | 2002-09-23 | 2006-07-25 | Lucent Technologies Inc. | Variable spacing pulse position modulation for ultra-wideband communication links |
US7119549B2 (en) | 2003-02-25 | 2006-10-10 | Rambus Inc. | Output calibrator with dynamic precision |
TW594490B (en) * | 2003-03-20 | 2004-06-21 | Via Tech Inc | Bus for control chipset and the arbitration method |
US7046166B2 (en) | 2003-04-29 | 2006-05-16 | Rockwell Scientific Licensing, Llc | Modular wireless integrated network sensor (WINS) node with a dual bus architecture |
US7072355B2 (en) * | 2003-08-21 | 2006-07-04 | Rambus, Inc. | Periodic interface calibration for high speed communication |
US6934197B2 (en) * | 2003-10-10 | 2005-08-23 | Infineon Technologies Ag | Method and circuit configuration for digitizing a signal in an input buffer of a DRAM device |
DE10349381B4 (de) * | 2003-10-21 | 2005-08-25 | Groz-Beckert Kg | Webschaft mit neuartigem Eckverbinder |
US7158536B2 (en) * | 2004-01-28 | 2007-01-02 | Rambus Inc. | Adaptive-allocation of I/O bandwidth using a configurable interconnect topology |
US7400670B2 (en) | 2004-01-28 | 2008-07-15 | Rambus, Inc. | Periodic calibration for communication channels by drift tracking |
-
2004
- 2004-01-28 US US10/766,334 patent/US7158536B2/en not_active Expired - Lifetime
-
2005
- 2005-01-25 JP JP2006551401A patent/JP4800224B2/ja not_active Expired - Fee Related
- 2005-01-25 EP EP10180766A patent/EP2293198A1/en not_active Withdrawn
- 2005-01-25 EP EP10180758A patent/EP2293447A1/en not_active Withdrawn
- 2005-01-25 WO PCT/US2005/002319 patent/WO2005072335A2/en active Application Filing
- 2005-01-25 EP EP05706081A patent/EP1716474B1/en not_active Expired - Fee Related
-
2006
- 2006-11-10 US US11/558,757 patent/US7420990B2/en not_active Expired - Lifetime
-
2008
- 2008-07-22 US US12/177,747 patent/US8073009B2/en not_active Expired - Fee Related
-
2011
- 2011-05-18 US US13/110,217 patent/US8149874B2/en not_active Expired - Fee Related
- 2011-05-25 JP JP2011116969A patent/JP2011204254A/ja active Pending
Patent Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6159585A (ja) * | 1984-08-31 | 1986-03-27 | Fujitsu Kiden Ltd | Icカ−ドとカ−ドリ−ダライタとの接続方式 |
JPS62196967A (ja) * | 1986-02-25 | 1987-08-31 | Matsushita Electric Works Ltd | 電話回線を使用した監視制御システム |
JPH02170638A (ja) * | 1988-12-22 | 1990-07-02 | Sony Corp | バスラインで接続されたic回路網 |
JPH0581368A (ja) * | 1991-09-21 | 1993-04-02 | Nec Corp | スキヤンパスにおける双方向端子のモード検証方法 |
JPH05344025A (ja) * | 1992-06-08 | 1993-12-24 | Fujitsu Ten Ltd | 無線機 |
JPH06311569A (ja) * | 1993-04-23 | 1994-11-04 | Keyence Corp | 通信回線用中継装置及び通信システム |
US5684966A (en) * | 1993-08-16 | 1997-11-04 | Thomas A. Gafford | Method for operating a repeater for distributed arbitration digital data buses |
JPH08221353A (ja) * | 1994-12-05 | 1996-08-30 | Motorola Inc | データ処理システムにおいてデータを多次元転送する方法 |
JPH08228197A (ja) * | 1995-11-10 | 1996-09-03 | Hitachi Ltd | データ伝送システム |
JPH1090360A (ja) * | 1996-09-17 | 1998-04-10 | Toshiba Corp | Lsi端子のショート/オープン検査装置 |
JPH1198486A (ja) * | 1997-09-19 | 1999-04-09 | Nippon Antenna Co Ltd | Catv用分配器 |
JPH11177951A (ja) * | 1997-12-08 | 1999-07-02 | Hitachi Denshi Ltd | 双方向伝送装置 |
US6243776B1 (en) * | 1998-07-13 | 2001-06-05 | International Business Machines Corporation | Selectable differential or single-ended mode bus |
JP2000147069A (ja) * | 1998-11-13 | 2000-05-26 | Fuji Xerox Co Ltd | 半導体集積回路及びその試験方法 |
JP2002101236A (ja) * | 2000-09-21 | 2002-04-05 | Ricoh Co Ltd | Lsi装置および電子機器 |
EP1450223A1 (de) * | 2003-02-24 | 2004-08-25 | Hartmut B. Dr. Brinkhus | Universeller konfigurierbarer Schnittstellenschaltkreis für E/A-Ankopplungen zum einem Prozess |
JP2004288173A (ja) * | 2003-02-24 | 2004-10-14 | Hartmut B Brinkhus | プロセス接続のためのインタフェース回路 |
Also Published As
Publication number | Publication date |
---|---|
EP2293447A1 (en) | 2011-03-09 |
EP1716474B1 (en) | 2011-11-02 |
US7158536B2 (en) | 2007-01-02 |
US20110219162A1 (en) | 2011-09-08 |
US8149874B2 (en) | 2012-04-03 |
EP1716474A4 (en) | 2007-05-02 |
JP2007524166A (ja) | 2007-08-23 |
US8073009B2 (en) | 2011-12-06 |
EP1716474A2 (en) | 2006-11-02 |
US20080276020A1 (en) | 2008-11-06 |
JP4800224B2 (ja) | 2011-10-26 |
US20050165970A1 (en) | 2005-07-28 |
US7420990B2 (en) | 2008-09-02 |
US20070071032A1 (en) | 2007-03-29 |
WO2005072335A2 (en) | 2005-08-11 |
EP2293198A1 (en) | 2011-03-09 |
WO2005072335A3 (en) | 2006-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4800224B2 (ja) | 構成可能な相互接続トポロジを用いたi/o帯域幅の適応割当て | |
KR101032550B1 (ko) | 단일 및 통합 커맨드를 모두 구비한 메모리 시스템 | |
US6574688B1 (en) | Port manager controller for connecting various function modules | |
US9105316B2 (en) | Integrated circuit package with multiple dies and a multiplexed communications interface | |
US6934785B2 (en) | High speed interface with looped bus | |
US9367517B2 (en) | Integrated circuit package with multiple dies and queue allocation | |
EP2333673B1 (en) | Signal sampling and transfer | |
US7624221B1 (en) | Control device for data stream optimizations in a link interface | |
EP2330514A1 (en) | An integrated circuit package | |
EP2339476A1 (en) | Interface connecting dies in an IC package | |
EP3326347B1 (en) | Method and system for usb 2.0 bandwidth reservation | |
US20090187683A1 (en) | Adaptive link width control | |
US20110135046A1 (en) | Integrated circuit package with multiple dies and a synchronizer | |
JP6194664B2 (ja) | シリアル伝送装置及びシリアル伝送システム | |
CN116560486A (zh) | 调整存储介质的接口参数的方法和装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130327 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131003 |