CN106601301B - 一种电熔丝存储单元和电熔丝存储阵列 - Google Patents

Abstract

本发明提供一种电熔丝存储单元和电熔丝存储阵列，涉及半导体技术领域。包括：电熔丝，所述电熔丝具有第一端和与所述第一端相对的第二端；第一晶体管，所述第一晶体管的漏极与所述电熔丝的所述第一端连接，所述第一晶体管的栅极连接读字线，所述第一晶体管的源极连接第一位线；第二晶体管，所述第二晶体管的漏极与所述电熔丝的所述第二端连接，所述第二晶体管的栅极连接熔烧字线。本发明实施例中的电熔丝存储单元通过增加与读字线相连的NMOS晶体管传输门来克服对读操作的限制，使用不同NMOS晶体管使读写分开，来达成限制流经读电流的作用，使得读操作的次数不受限制，并且用预充电路和新的读时序来提高电熔丝存储阵列的读操作速度。

Description

一种电熔丝存储单元和电熔丝存储阵列

技术领域

本发明涉及半导体技术领域，具体而言涉及一种电熔丝存储单元和电熔丝存储阵列。

背景技术

在半导体技术领域中，电可编程熔丝(eFuse)技术由于具有与CMOS逻辑器件兼容以及易于使用等优势而作为一次可编程(OTP)存储器在很多电路中得到广泛的应用。

eFuse技术根据电迁移理论，通过电熔丝被电流的熔断与否来存储信息，多晶硅电熔丝在熔断前电阻很小，在持续的大电流熔断后电阻可视做无穷大，并且电熔丝断裂的状态将永久的保持。eFuse技术已经广泛的用于冗余电路来改善芯片失效的问题或者晶片的ID，设备的基本码等等，来取代小容量的一次可编程存储器。

图1A示出了现有的eFuse存储单元的示意图，eFuse存储单元，包括电熔丝和一个NMOS晶体管，图1B示出了现有的eFuse存储阵列的示意图，其包括多行和多列eFuse存储单元，每个eFuse存储单元中的NMOS的栅极连接字线WL，字线WL是控制读操作的信号线，通过电熔丝的电流受到读电流和持续时间的限制，因此，限制了读操作的次数。而读访问时间则受到与熔烧字线(Burning world line，简称BWL)相连的NMOS晶体管的限制，加重了位线和字线的负载。

由于多晶硅电熔丝的宽度越来越窄，对于读操作的限制变的更加严重，例如在28nm节点技术时。上述问题的存在，使得eFuse技术只能用于受限的读操作次数的应用中，例如，当***开启时，用相应的SRAM存储eFuse的宏观数据，而***的充电次数比读操作的次数少，容易存在使SRAM匹配***时钟速度的要求。

因此，有必要提出一种新的电容丝存储单元和电熔丝存储阵列，以解决上述技术问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对现有技术的不足，本发明提供一种电熔丝存储单元，包括：

电熔丝，所述电熔丝具有第一端和与所述第一端相对的第二端；

第一晶体管，所述第一晶体管的漏极与所述电熔丝的所述第一端连接，所述第一晶体管的栅极连接读字线，所述第一晶体管的源极连接第一位线；

第二晶体管，所述第二晶体管的漏极与所述电熔丝的所述第二端连接，所述第二晶体管的栅极连接熔烧字线。

进一步，所述第一晶体管和所述第二晶体管均为NMOS晶体管。

进一步，所述第一晶体管为PMOS晶体管。

进一步，所述第一晶体管的尺寸比所述第二晶体管的尺寸小两个数量级。

进一步，在熔烧时，所述第二晶体管的导通电阻比所述电熔丝的电阻大一个数量级。

进一步，所述第一晶体管的导通电阻比所述熔丝的电阻小一个数量级。

进一步，所述第二晶体管的源极接地。

进一步，所述电熔丝的所述第一端连接第二位线。

本发明另一实施例中提供一种电熔丝存储阵列，包括：

若干行读字线、若干行熔烧字线、若干列第一位线和若干列第二位线；

成多行和多列排列的若干个电熔丝存储单元，每个所述电熔丝存储单元包括：电熔丝，所述电熔丝具有第一端和与所述第一端相对的第二端，第一晶体管，所述第一晶体管的漏极与所述电熔丝的所述第一端连接，所述第一晶体管的栅极连接其所在行的所述读字线，所述第一晶体管的源极连接其所在列的所述第一位线，第二晶体管，所述第二晶体管的漏极与所述电熔丝的所述第二端连接，所述第二晶体管的栅极连接其所在行的所述熔烧字线；

若干个第三晶体管，每个所述第三晶体管的漏极连接其所在列的所述第一位线，构成若干个预充电路。

进一步，所述第三晶体管的栅极连接预充电路控制线，所述第三晶体管的源极连接电源线。

进一步，还包括若干个PMOS晶体管，每个所述PMOS晶体管的漏极分别与其所在列的所述第二位线相连。

进一步，所述第一晶体管、所述第二晶体管和所述第三晶体管均为NMOS晶体管。

进一步，所述第一晶体管为PMOS晶体管。

进一步，所述第三晶体管为PMOS晶体管。

进一步，所述第一晶体管的尺寸比所述第二晶体管的尺寸小两个数量级。

进一步，在熔烧时，所述第二晶体管的导通电阻比所述电熔丝的电阻大一个数量级。

进一步，所述第一晶体管的导通电阻比所述电熔丝的电阻小一个数量级。

进一步，所述第二晶体管的源极接地，所述电熔丝的所述第一端连接其所在列的所述第二位线。

综上所述，本发明实施例中的电熔丝存储单元通过增加与读字线相连的NMOS晶体管传输门来克服对读操作的限制，使用不同NMOS晶体管使读写分开，来达成限制流经读电流的作用，使得读操作的次数不受限制，并且用预充电路和新的读时序来提高电熔丝存储阵列的读操作速度。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1A示出了现有的eFuse存储单元的结构示意图；

图1B示出了现有的eFuse存储阵列的结构示意图；

图2为本发明的一个实施例的eFuse存储单元的结构示意图；

图3为本发明的一个实施例的eFuse存储阵列的结构示意图；

图4示出了现有技术的存储阵列的时序图和本发明实施例二中的存储阵列的时序图，其中，时序图4a为现有技术的存储阵列的时序图，时序图4b为本发明实施例二中的eFuse存储阵列的时序图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。

为了彻底理解本发明，将在下列的描述中提出详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

实施例一

下面，参照图2来描述本发明的一个实施例提出的一种eFuse存储单元。

示例性地，如图2所示的本发明的eFuse存储单元，包括以下元件：

包括电熔丝20，所述电熔丝20具有第一端1和与所述第一端1相对的第二端2。所述电熔丝的所述第一端连接第二位线(未示出)。

示例性地，所述电熔丝20的材料可以包括多晶硅。其中所述第一端1为电熔丝20的阳极，所述第二端为电熔丝20的阴极。

还包括第一晶体管21，所述第一晶体管21的漏极与所述电熔丝20的所述第一端1连接，所述第一晶体管21的栅极连接读字线RWL，所述第一晶体管21的源极连接读位线RBL。

还包括第二晶体管22，所述第二晶体管22的漏极与所述电熔丝20的所述第二端2连接，所述第二晶体管22的栅极连接熔烧字线BWL。进一步地，所述第二晶体管22的源极接地。

在一个示例中，所述第一晶体管21为NMOS晶体管，所述第二晶体管22为NMOS晶体管。其中，所述第一晶体管21的尺寸比所述第二晶体管22的尺寸小两个数量级。在熔烧时，所述第二晶体管22的导通电阻比所述电熔丝20的电阻大一个数量级。而所述第一晶体管21的导通电阻比所述电熔丝20的电阻小一个数量级。

通过增加与读字线相连的NMOS晶体管传输门来克服对读操作的限制。NMOS晶体管传输门用于限制流经读电流，并且使得读操作的次数不受限制。

其中克服读操作次数的挑战主要表现在以下方面：

(1)最大读电流(read current)的大小受到限制，例如，读电流为最大熔烧电流(burning current)的1/10，当最大熔烧电流为15mA时，则最大读电流为1.5mA；最大读出时间也相应的受到限制，例如，最大读出时间(read flow time)为1s，则读访问次数约为10000000次，计算式为1/100ns＝10000000。

(2)熔烧前(未熔烧时)测得的最大流经电流受到限制，例如为最大熔烧电流的1/100，当最大熔烧电流为15mA时，则其为0.15mA。并且没有次数限制。

示例性地，所述第一晶体管还可以PMOS晶体管，也可实现相同的功能。

综上所述，本发明实施例中的电熔丝存储单元通过增加与读字线相连的NMOS晶体管传输门来克服对读操作的限制，使用不同NMOS晶体管使读写分开，来达成限制流经读电流的作用，使得读操作的次数不受限制。

实施例二

本发明的另一实施例中还提供一种电熔丝存储阵列，该电熔丝存储阵列包括前述实施例中的电熔丝存储单元。

具体地，参考图3对本发明实施例中的电熔丝存储阵列进行详细描述。

本实施的电熔丝存储阵列包括若干个电熔丝存储单元30，所述若干个电熔丝存储单元30成多行和多列排列，例如，排列成m行，n列，其中m和n为整数。

本发明实施例中的电熔丝存储阵列还包括若干行读位线RBL(例如，读位线RBL1、读位线RBL2等)、若干行读字线RWL(例如，读字线RWL1、读字线RWL2等)、若干行熔烧字线BWL(例如，熔烧字线BWL1、熔烧字线BWL2等)、若干列第一位线BL1和若干列第二位线BL2。本实施例中，第一位线BL1和第二位线BL2的数量均与电熔丝存储单元的列数对应，例如，有n列电熔丝存储单元，则有n列第一位线BL1，以及n列第二位线BL2。读字线RWL和熔烧字线BWL的数量均与电熔丝存储单元的行数对应，例如，有m行电熔丝存储单元，则可设置m行读字线RWL，以及m行熔烧字线BWL。其中，第一位线BL1为读位线。

本发明实施例中的电熔丝存储阵列还包括若干个第三晶体管32，每个所述第三晶体管32的漏极连接其所在列的所述第一位线BL1，构成多个预充电路。

示例性地，第三晶体管32为NMOS晶体管。第三晶体管32的数量可等于电熔丝存储单元的列数，例如，如果若干个电熔丝存储单元30排列为n列，则有n个第三晶体管32，每一个第三晶体管32对应一列电熔丝存储单元。进一步地，每个第三晶体管32的源极连接电源线Vdd，电源线Vdd适用于提供电源电压，每个第三晶体管32的栅极连接至预充电路控制线，预充电路控制线用于控制第三晶体管32的导通或截止。

进一步地，所述第三晶体管32还可以为PMOS晶体管，也同样可以实现相同的功能。

本发明实施例中的电熔丝存储阵列还包括若干个PMOS晶体管31，每个所述PMOS晶体管31的漏极分别与其所在列的第二位线BL2相连，所述PMOS晶体管的数量可等于电熔丝存储单元的列数，例如，如果若干个电熔丝存储单元30排列为n列，则有n个PMOS晶体管31，每一个PMOS晶体管31对应一列电熔丝存储单元。进一步地，每个所述PMOS晶体管31的源极连接电源线Vdd，电源线Vdd适用于提供电源电压，每个所述PMOS晶体管的栅极连接至列译码器，列译码器适用于向每列PMOS晶体管提供列译码信号，该列译码信号用于控制PMOS晶体管的导通或截止。

示例性地，每个所述电熔丝存储单元30包括：电熔丝，所述电熔丝具有第一端和与所述第一端相对的第二端，第一晶体管，所述第一晶体管的漏极与所述电熔丝的所述第一端连接，所述第一晶体管的栅极连接其所在行的所述读字线RWL，所述第一晶体管的源极连接其所在列的所述第一位线BL1，第二晶体管，所述第二晶体管的漏极与所述电熔丝的所述第二端连接，所述第二晶体管的栅极连接其所在行的所述熔烧字线BWL。

示例性地，所述电熔丝的材料可以包括多晶硅。其中所述第一端为电熔丝的阳极，所述第二端为电熔丝的阴极。

进一步地，所述第二晶体管的源极接地，每个存储单元包括的电熔丝的第一端连接其所在列的第二位线BL2。

在一个示例中，所述第一晶体管为NMOS晶体管，所述第二晶体管为NMOS晶体管。其中，所述第一晶体管的尺寸比所述第二晶体管的尺寸小两个数量级。在熔烧时，所述第二晶体管的导通电阻比所述熔丝的电阻大一个数量级。而所述第一晶体管的导通电阻比所述熔丝的电阻小一个数量级。

本发明实施例中涉及的电熔丝存储阵列具有不同的读操作时序(read operationtiming)。如图4示出了现有技术的存储阵列的时序图和本发明实施例中的存储阵列的时序图，其中时序图4a为现有技术的存储阵列的时序图，时序图4b为本发明实施例中的存储阵列的时序图。其中，对于现有技术来说，如时序图4a所示，每个电熔丝存储单元只具有一个NMOS晶体管，该NMOS晶体管的栅极连接其所在行的字线，当电路进行读操作时，PMOS晶体管接高电平，PMOS晶体管关闭，第一行字线接高电平，则读单元1中的NMOS晶体管N1导通，之后，与位于另一行的读单元2中的NMOS晶体管N2栅极相连接的字线接高电平，则N2导通。

如时序图4b所示，对于本发明实施例中的电熔丝存储阵列的读单元电路工作为读操作状态时，将熔烧字线BWL1始终接高电平，而预充电路接低电平，与读单元1中的第一晶体管的栅极相连接的读字线RWL1接高电平，则第一晶体管导通，则将存储在节点中的数据读出到读位线BL1，再将预充电路接高电平，与读单元1中的第一晶体管的栅极相连接的读字线RWL1接低电平，则第一晶体管截止；同理，将熔烧字线BWL2始终接高电平，而预充电路接低电平，与读单元2中的第一晶体管的栅极相连接的读字线RWL2接高电平，则第一晶体管导通，则将存储在节点中的数据读出到读位线BL1，再将预充电路接高电平，与读单元2中的第一晶体管的栅极相连接的读字线RWL2接低电平，则第一晶体管截止。通过每个读单元中的第一晶体管的导通来实现读操作。其中，本实施例中，在进行读操作时，尽量保持熔烧字线BWL处于高电平。另外，由于本发明中增加的作为读操作晶体管的第一晶体管的尺寸比第二晶体管的尺寸小两个数量级，因此字线和位线的负载变的更小，与现有技术相比，本实施例中的电熔丝存储阵列的读操作速度更快。

因此，可以通过以下方式来增加读访问速度，(1)通过增加与读字线BWL相连的NMOS晶体管以减小位线负载，(2)增加预充电路，该预充电路可以辅助匹配***中的SRAM的数据读取速度(3)在预充电路的位线、第二晶体管和第一晶体管之间使用前述内容中提到的时序，使得读电流大于SRAM的读电流。

综上所述，本发明实施例中的电熔丝存储阵列，使用不同NMOS晶体管使读写分开，来达成限制流经读电流的作用，使得读操作的次数不受限制，并且用预充电路和新的读时序来提高电熔丝存储阵列的读操作速度。

本发明已经通过上述两个实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，例如，所述第一晶体管为PMOS晶体管，所述第三晶体管为PMOS晶体管，也可实现同样的功能，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (12)

1.一种电熔丝存储单元，包括：

电熔丝，所述电熔丝具有第一端和与所述第一端相对的第二端；

第一晶体管，所述第一晶体管的漏极与所述电熔丝的所述第一端连接，所述第一晶体管的栅极连接读字线，所述第一晶体管的源极连接第一位线；

第二晶体管，所述第二晶体管的漏极与所述电熔丝的所述第二端连接，所述第二晶体管的栅极连接熔烧字线；

所述第一晶体管的尺寸比所述第二晶体管的尺寸小两个数量级；

所述第一晶体管的导通电阻比所述熔丝的电阻小一个数量级；

在熔烧时，所述第二晶体管的导通电阻比所述电熔丝的电阻大一个数量级。

2.根据权利要求1所述的电熔丝存储单元，其特征在于，所述第一晶体管和所述第二晶体管均为NMOS晶体管。

3.根据权利要求1所述的电熔丝存储单元，其特征在于，所述第一晶体管为PMOS晶体管。

4.根据权利要求1所述的电熔丝存储单元，其特征在于，所述第二晶体管的源极接地。

5.根据权利要求1所述的电熔丝存储单元，其特征在于，所述电熔丝的所述第一端连接第二位线。

6.一种电熔丝存储阵列，包括：

若干行读字线、若干行熔烧字线、若干列第一位线和若干列第二位线；

成多行和多列排列的若干个电熔丝存储单元，每个所述电熔丝存储单元包括：电熔丝，所述电熔丝具有第一端和与所述第一端相对的第二端，第一晶体管，所述第一晶体管的漏极与所述电熔丝的所述第一端连接，所述第一晶体管的栅极连接其所在行的所述读字线，所述第一晶体管的源极连接其所在列的所述第一位线，第二晶体管，所述第二晶体管的漏极与所述电熔丝的所述第二端连接，所述第二晶体管的栅极连接其所在行的所述熔烧字线；

若干个第三晶体管，每个所述第三晶体管的漏极连接其所在列的所述第一位线，构成若干个预充电路；

所述第一晶体管的尺寸比所述第二晶体管的尺寸小两个数量级；

所述第一晶体管的导通电阻比所述电熔丝的电阻小一个数量级；

在熔烧时，所述第二晶体管的导通电阻比所述电熔丝的电阻大一个数量级。

7.根据权利要求6所述的电熔丝存储阵列，其特征在于，所述第三晶体管的栅极连接预充电路控制线，所述第三晶体管的源极连接电源线。

8.根据权利要求6所述的电熔丝存储阵列，其特征在于，还包括若干个PMOS晶体管，每个所述PMOS晶体管的漏极分别与其所在列的所述第二位线相连。

9.根据权利要求6所述的电熔丝存储阵列，其特征在于，所述第一晶体管、所述第二晶体管和所述第三晶体管均为NMOS晶体管。

10.根据权利要求6所述的电熔丝存储阵列，其特征在于，所述第一晶体管为PMOS晶体管。

11.根据权利要求6所述的电熔丝存储阵列，其特征在于，所述第三晶体管为PMOS晶体管。

12.根据权利要求6所述的电熔丝存储阵列，其特征在于，所述第二晶体管的源极接地，所述电熔丝的所述第一端连接其所在列的所述第二位线。

Images