CN106575667B - 半导体约瑟夫森结及其相关的传输子量子位 - Google Patents

半导体约瑟夫森结及其相关的传输子量子位 Download PDF

Info

Publication number
CN106575667B
CN106575667B CN201580036335.1A CN201580036335A CN106575667B CN 106575667 B CN106575667 B CN 106575667B CN 201580036335 A CN201580036335 A CN 201580036335A CN 106575667 B CN106575667 B CN 106575667B
Authority
CN
China
Prior art keywords
josephson junction
semiconductor
layer
nanostructure
crystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580036335.1A
Other languages
English (en)
Other versions
CN106575667A (zh
Inventor
C·马卡斯
P·克罗格斯拉普
T·S·叶斯帕森
J·尼加德
K·彼得松
T·拉森
F·屈梅斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobenhavns Universitet
Original Assignee
Kobenhavns Universitet
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobenhavns Universitet filed Critical Kobenhavns Universitet
Publication of CN106575667A publication Critical patent/CN106575667A/zh
Application granted granted Critical
Publication of CN106575667B publication Critical patent/CN106575667B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/225—Oblique incidence of vaporised material on substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C23C14/28—Vacuum evaporation by wave energy or particle radiation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50—Substrate holders
    • C23C14/505—Substrate holders for rotation of the substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/541—Heating or cooling of the substrates
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B11/00—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method
    • C30B11/04—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method adding crystallising materials or reactants forming it in situ to the melt
    • C30B11/08—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method adding crystallising materials or reactants forming it in situ to the melt every component of the crystal composition being added during the crystallisation
    • C30B11/12—Vaporous components, e.g. vapour-liquid-solid-growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/06—Heating of the deposition chamber, the substrate or the materials to be evaporated
    • C30B23/066—Heating of the material to be evaporated
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/62—Whiskers or needles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/068—Nanowires or nanotubes comprising a junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/413—Nanosized electrodes, e.g. nanowire electrodes comprising one or a plurality of nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/437—Superconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66469—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with one- or zero-dimensional channel, e.g. quantum wire field-effect transistors, in-plane gate transistors [IPG], single electron transistors [SET], Coulomb blockade transistors, striped channel transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66977—Quantum effect devices, e.g. using quantum reflection, diffraction or interference effects, i.e. Bragg- or Aharonov-Bohm effects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0268—Manufacture or treatment of devices comprising copper oxide
    • H10N60/0296—Processes for depositing or forming superconductor layers
    • H10N60/0381—Processes for depositing or forming superconductor layers by evaporation independent of heat source, e.g. MBE
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0912—Manufacture or treatment of Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/11—Single electron tunnelling devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/12—Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/128—Junction-based devices having three or more electrodes, e.g. transistor-like structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/805—Constructional details for Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/82—Current path
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/83—Element shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/85—Superconducting active materials
    • H10N60/855—Ceramic materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/762—Nanowire or quantum wire, i.e. axially elongated structure having two dimensions of 100 nm or less
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/81—Of specified metal or metal alloy composition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/89—Deposition of materials, e.g. coating, cvd, or ald
    • Y10S977/891—Vapor phase deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/936—Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
    • Y10S977/938—Field effect transistors, FETS, with nanowire- or nanotube-channel region
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/943—Information storage or retrieval using nanostructure

Abstract

本公开涉及基于半导体的约瑟夫森结及其在量子计算领域内的应用，特别地，可调谐约瑟夫森结器件已经用于构造可门控传输子量子位。一个实施例涉及一种约瑟夫森结，包括包含超导体(Al)材料和半导体(InAs)材料的细长的混合纳米结构和弱链接，其中半导体弱链接由细长的混合纳米结构的半导体段形成，其中超导体材料已经被去除。

Description

半导体约瑟夫森结及其相关的传输子量子位
技术领域
本公开涉及基于半导体的约瑟夫森(Josephson)结及其在量子计算领域内的应用，特别地，已经用于构造可门控传输子(transmon)的量子位的可调谐约瑟夫森结器件。
背景技术
量子计算机的基本元素是量子比特-也称为“量子位”。与表示0和1的经典位相反，量子位还能够表示两个状态的量子叠加。因此，状态可以在量子物理学的规律内用概率进行形式化。因此，状态可以在量子物理学的规律内***纵和观察。
许多物理对象已经被建议作为量子位的潜在实现。然而，固态电路和超导电路特别令人感兴趣，因为它们提供可扩展性-用更大数量的相互作用量子位来制作电路的可能性。超导量子位通常基于约瑟夫森结(JJ)。约瑟夫森结基本上是通过弱链接耦合的两个超导体。弱链接可以是例如薄的绝缘阻挡层、非超导金属的短段、或者减弱在接触点处的超导性的物理收缩。
约瑟夫森结可以通过超导电极之间的绝缘Al2O3隧道势垒(即弱链接)来制造。对于这种超导体-绝缘体-超导体(SIS)约瑟夫森结，最大允许超电流、临界电流IC和约瑟夫森耦合能量
Figure GDA0002480535330000011
(其中e是电子电荷)由JJ面积和绝缘体厚度确定并通过样品制造固定。
要实现的第一个量子位之一是电荷量子位：单个库柏对盒。单个库柏对盒包括一个小岛，其通过在一侧上的JJ连接到超导储存器并且通过在另一侧上的栅电容Cg和栅电压Vg偏置。当结处于其超导状态时，库柏对可以隧穿到岛和从岛离开。可以通过栅极电压来控制岛的电位。除了约瑟夫森耦合能量之外，单个库柏对盒还可以通过库珀对的库仑能量(即，充电能量，表示为EC＝e2/2CT)表征，其中CT表示岛与其电路之间的总电容，即CT＝Cg+CJ，其中CJ是JJ的电容。
具有可调谐的临界电流和基于约瑟夫森结的超导量子位在量子计算领域是优选的，并且已经使用所谓的超导量子干涉装置(SQUID)实现，其允许借助于外部磁场来调谐Ej。
SQUID基于单个库柏对盒的附加件，例如其可以具有与单个库柏对盒的JJ并联添加的JJ，从而形成环，通过该环可以施加磁场。在该配置中，SQUID是所谓的DC-SQUID。因此，典型的电荷量子位(即简单的单个库柏对盒)是过时的，至少因为它是不可调谐的。
然而，几个问题涉及可调谐量子位，特别是涉及为了调谐量子位而施加的外部磁场。首先，外部磁场可以降低约瑟夫森能量和充电能量的比率，从而引入对电荷噪声的敏感性。其次，磁通量可能被捕获在***中。第三，将磁体放置在一个或多个量子位的附近可能是不方便的。最后，管理用于相互作用量子位的磁场可能是复杂的。
发明内容
为了克服与调谐量子位有关的问题，特别是使用外部磁场调谐约瑟夫森耦合能量，本公开为可调谐量子位提出了完全不同的设置。本公开特别地提供了不需要用于调谐量子位的外部磁场的设置。因此，本公开提供了用于调谐约瑟夫森耦合能量的替代的和更好的解决方案。
本公开在第一方面涉及一种约瑟夫森结，包括包含超导体材料和半导体材料的细长的混合纳米结构和弱链接，其中所述弱链接由细长的混合纳米结构的半导体段形成，其中超导体材料已经被去除以提供半导体弱链接。
因此，本公开可以被视为对超导体-常规-超导体(SNS)JJ的典型JJ(即超导体-绝缘体-超导体(SIS)JJ)的修改，即通过用绝缘体(I)取代常规元件(N)，其中所述常规元件是半导体材料。
具有半导体材料而不是绝缘体的效果在于，这样的配置允许通过控制常规元件的载流子密度的电场来调谐约瑟夫森耦合能量Ej，并由此调谐超导电极的耦合。因此，可以通过半导体的耗尽来控制约瑟夫森能量。因此，本公开提供了一种用于借助于非磁场调谐约瑟夫森耦合能量的解决方案，从而克服与例如量子位附近的磁场相关的问题。
本发明的第二方面一般涉及可调约瑟夫森器件，包括如刚刚描述的约瑟夫森结和静电侧栅极，该静电侧栅极位于邻近约瑟夫森结的弱链接处并且被配置为施加和控制弱链接两端的电压。
本发明的第三方面涉及一种侧栅极控制的电荷量子位，包括超导岛；超导电极；将岛和电极互连的约瑟夫森结，该约瑟夫森结包括半导体弱链接和静电侧栅极；以及借助于主栅极电容耦合超导岛和超导电极的主栅极电压。所述电荷量子位优选地被配置使得通过调谐静电侧栅极的电压来控制半导体弱链接中的电子密度。
典型的电荷量子位或单个库柏对盒包括超导岛；超导电极；将岛和电极互连的约瑟夫森结，该约瑟夫森结包括弱链接；以及借助于主栅极电容耦合超导岛和超导电极的主栅极电压。因此，根据本发明的侧栅极控制的电荷量子位与典型的电荷量子位的不同之处在于，约瑟夫森结包括半导体弱链接和静电侧栅极。这些差异的效果在于，它们允许侧栅极控制的电荷量子位被配置使得通过调谐静电侧栅极的电压来控制半导体弱链接中的电子密度。根据定义，电荷量子位由能量比EJ/EC限制，即远小于1。
本发明的第四方面涉及一种侧栅极控制的传输子量子位，包括超导岛；超导电极；将岛和电极互连的约瑟夫森结，该约瑟夫森结包括半导体弱链接和静电侧栅极；将超导岛分流接地的分流电容；以及借助于主栅极电容耦合超导岛和超导电极的主栅极电压。同样，传输子量子位优选地被配置使得半导体弱链接中的电子密度通过调谐静电侧栅极的电压来控制。也就是说，可以配置传输子量子位，使得通过调谐静电侧栅极的电压通过半导体弱链接的耗尽来提供约瑟夫森能量的控制。
典型的传输子量子位与典型的电荷量子位的不同之处在于，它还包括分流电容。换句话说，传输子量子位是一种特殊类型的电荷量子位。分流电容负责降低充电能量EC。这意味着能量比EJ/EC不再处于电荷量子位定义之内，而是进入一种新的状态，称为传输子状态。因此，根据定义，传输子量子位是一个量子位，其中EJ>>EC，或者更具体地，其中EJ/EC≥20。
利用传输子量子位的这种定义，本公开的侧栅极控制的传输子量子位通过将传输子量子位的超导岛分流接地的分流电容而不同于目前公开的侧栅极控制的电荷量子位。
典型的传输子量子位常规地配置有具有SIS配置的JJ。另外，典型的传输子量子位也常规地配置有两个JJ，通常在DC-SQUID配置中。因此，根据本发明的侧栅极控制的传输子量子位与典型的传输子量子位有很大不同。由根据本发明的侧栅极控制的传输子量子位定义的特征的效果在于，大大简化了对许多量子位的缩放。例如，需要超导电流回路的典型的传输子量子位首先意味着需要大电流，并且复杂的控制电子器件必须通过正常的同轴线、滤波器和衰减器进入低温环境。这可以使用本发明来避免。与通量脉冲相比，片上电压脉冲(即与使用电压调谐量子位相关的片上电压脉冲)相对容易被屏蔽，并且将减少量子位控制线之间的串扰。本发明的主要优点是控制约瑟夫森能量的新能力，因此通过半导体的耗尽控制传输子量子频率，类似于场效应晶体管中的电导的控制，从而将新的量子计算领域与成熟的半导体技术结合。可调谐的约瑟夫森结已经被实现并且用于构造和实现侧栅极控制的传输子量子位，这在本文的示例中得到证明。
本发明的第五方面涉及一种由混合半导体超导体纳米结构制造约瑟夫森结的方法。
附图说明
图1示出了根据本发明的侧栅极控制的传输子量子位的示例。
图2示出了根据本发明的与侧栅极控制的传输子量子位的强耦合的示例。
图3示出了根据本发明的侧栅极控制的传输子量子位的相干控制的示例。
图4示出了根据本发明的侧栅极控制的传输子量子位的相干控制的上述示例的进一步细节。
图5示出了根据本发明的侧栅极控制的传输子量子位中的量子相干的示例。
图6示出了将第二面层沉积到(第一)面层上的原理，在这种情况下，钒层已经被沉积在具有InAs/Al的全壳混合纳米尺度器件上。
图7的(a)示出了具有两个面层和金接触的实际器件的示意性原理。
图7的(b)示出了具有两个面层和金接触的实际器件的图片。
图8示出了图7的(b)中的器件的间隙性质的测量。
具体实施方式
如前所述，本公开的第一方面涉及约瑟夫森结，包括包含超导体材料和半导体材料的细长的混合纳米结构和弱链接，其中所述弱链接由细长的混合纳米结构的半导体段形成，其中超导体材料已经被去除以提供半导体弱链接。细长的混合纳米结构可以被视为形成超导线，并且通过具有非超导半导体段形成弱链接而由该线形成JJ，其中通过库柏对可以在适当的条件下隧穿。因此，本公开的重要元素是包括半导体和超导体材料的混合纳米结构，其中半导体纳米结构的结晶结构与第一面层之间的外延匹配可以被提供并且被配置为在半导体纳米结构中引入超导体硬间隙，并且将在下面进行描述。
混合纳米结构
在集成超导体技术和半导体技术时的一个关键方面是实现金属形式的半导体与超导体之间几乎完美的界面，特别是具有InAs和Al的混合纳米结构。到目前为止，半导体/金属(SE/M)界面在原子尺度上已经是不受控制的。然而，包括具有半导体与金属之间的外延界面的细长的结晶半导体纳米结构(例如纳米线(晶体)或纳米晶须(晶体)或纳米棒(晶体))的纳米级器件(或纳米级)已经在Krogstrup等的“Epitaxy of semiconductor-superconductor nanowires(半导体超导体纳米线的外延)”，Nature Materials(自然材料)(2015)以及待审查申请EP 14175342(提交于2014年7月2日)和EP 15154459(提交于2015年12月12日)中公开，这些文献可以以全文并入本文。
已经通过VLS和分子束外延(MBE)的组合通过自下而上生长半导体/金属芯-壳纳米线晶体实现和示例了这些纳米尺寸器件。一个示例使用用于纳米线晶体的InAs，并且Al以外延匹配的单平面界面生长，这可以被认为是无障碍接触的最终极限。在某些条件下，常规超导体可以在半导体纳米线中引入拓扑非平凡超导状态。基于具有强自旋轨道的半导体纳米线中的邻近效应的建议是吸引人的，因为关键成分是本领域已知的。然而，接近的半导体的所有先前的示例在超导间隙下方显示显著的隧穿电导，暗示了使得拓扑保护无效的子间隙状态的连续体-这一未解决的问题被称为“软间隙问题”。这样的软间隙将引起马约拉纳量子位的去相干，并且已经被认为是这种器件中的拓扑量子信息的未来的主要路障。但是结果是，引入的超导的硬度主要取决于半导体/超导体(SE/SU)界面的质量和均匀性。这种情况类似于传统半导体器件的情况，其中所涉及的界面的质量是确定性能的主要参数。为此，通过异质结构的外延生长的发明，半导体技术得以革命化，其能够实现半导体界面的原子尺度设计和电子能带结构、掺杂水平和应变的定制轮廓。然而，到目前为止，半导体外延的世界与超导的世界没有什么关系。
但随着具有外延Al的InAs纳米线的出现，已经证明对于低于超导转变温度的温度，铝变为超导，并且Al壳由于邻近效应而将超导间隙引入到InAs中。然而，与所有以前的研究相反，引入的间隙由于完全均匀的InAs//Al界面而保持为硬的，即，没有子间隙状态。因此，已经解决了软间隙问题，因为通过使用外延Al-InAs超导体-半导体混合纳米线证明了由半导体中的邻近效应引起的硬的超导间隙。
细长的结晶纳米结构可以是纳米线(晶体)或纳米晶须(晶体)或纳米棒(晶体)的形式。其可以设置有一个或多个基本上平面的侧面。术语“纳米线”和“纳米线晶体”在本文中可以互换使用，因为其可以隐含地理解本文提及的纳米线是结晶结构。
本文使用的用于约瑟夫森结的混合纳米结构通常沿着纳米结构(例如，如超导线)的纵向方向是超导的，并且通过从混合纳米结构的段中去除超导材料从而破坏纳米结构的小段中的超导性质来创建用在JJ中的弱链接。
在一个实施例中，细长的混合纳米结构包括具有至少一个基本上平面的侧面的细长的结晶半导体纳米结构，以及沿着结晶半导体纳米结构的长度的至少一部分沉积在至少一个侧面上的结晶超导体第一面层，其中半导体纳米结构的结晶结构与半导体纳米结构与结晶超导体之间形成的界面上的第一面层的结晶结构外延匹配。弱链接由细长的混合纳米结构的半导体段形成，其中第一面层已经被去除以提供半导体弱链接。
在另一个实施例中，细长的混合纳米结构包括具有多个基本上平面的侧面的细长的结晶半导体纳米结构，以及覆盖结晶半导体纳米结构的长度的至少一部分的一个或多个所述平面侧面的结晶超导体第一面层，其中所述半导体纳米结构的结晶结构在至少一个侧面的界面上与所述第一面层的结晶结构外延匹配，并且其中所述弱链接由所述细长的混合纳米结构的半导体段形成，其中所述第一面层已经被去除以提供半导体弱链接。
细长的结晶纳米结构可以以半导体材料提供。例如，选自诸如InAs、InP、InSb、GaAs、GaSb、AlSb和InGaAs的III-V族组合，或者诸如Si或Ge的IV族元素，或者诸如ZnO，ZnSe和CdSe的II-VI组合，或者I-VII组合的半导体材料。所述面层自然可以是金属的，但可以是许多类型的材料。此外，所述面层可以设置在具有低于临界温度Tc的超导性质的材料中。优选的结晶半导体纳米结构可以是InAs，特别是因为InAs纳米结构由于高度透明的肖特基无障碍SN界面而允许高质量的场效应JJ。
细长的半导体纳米结构是结晶的，即它是单个晶体或者它由几个晶体组成，例如大的单晶元素，形成结晶结构。在一些实施例中，细长的结晶纳米结构可以被视为基本上一维的结晶结构。已经展示在具有带有纤锌矿(WZ)/FCC或锌掺杂(ZB)/FCC晶体取向的Al面层的InAs中，其可以在半导体(SE，例如InAs)与金属(M，例如Al)之间形成均匀的晶体形态和高度有序且良好限定的外延SE/M界面。然而，可以利用具有类似结构和晶格间距的其它材料组合来实现外延匹配。对于相关的FCC金属，这例如可以是Au和Ag，而对于半导体，这例如是“
Figure GDA0002480535330000071
族”的其它成员：GaSb和AlSb。因此，可以用许多材料组合来实现接触到细长的结晶纳米结构的高质量外延生长。
在半导体与超导体之间具有外延匹配具有至少一个主要效果。超导体第一面层形成原子级精确的SN界面，导致在半导体纳米结构中的、具有在超导间隙下方的低密度状态的接近引入的间隙。换句话说，外延匹配产生硬间隙。
在本发明的一个实施例中，细长的结晶纳米结构的侧面与第一面层之间的每个二维界面在至少一个维度上，可能在两个维度上是晶格匹配和/或域匹配的。
自然地，第一面层可以是结晶的。结晶纳米结构的侧面与第一面层之间的二维界面可以是外延的。甚至进一步地，结晶纳米结构的每个侧面与第一面层之间的二维界面可以是外延的，例如同时外延匹配。因此，纳米结构的结晶结构可以与第一面层的结晶结构外延匹配。也如前所述，结晶纳米结构的侧面与第一面层之间的每个二维界面可以在至少一个维度，优选地在两个维度上域匹配和/或晶格匹配。因此，在一个实施例中，结晶纳米结构的(多个)侧面与第一面层之间的每个二维界面在两个维度上同时外延匹配、域匹配和晶格匹配。
如果两个结晶层的结晶结构相等，则两个结晶层之间的界面中的外延匹配可能不是完全不寻常的。然而，在这种情况下，发明人已经证明，即使当细长的结晶纳米结构的晶体结构(和/或晶相)与第一面的晶体结构(和/或晶相)不同时，例如当细长的结晶纳米结构的晶体结构(和/或晶相)和第一面层的晶体结构(和/或晶相)属于不同的晶格***时和/或者在细长的结晶纳米结构的布拉维点阵与第一面层的布拉维点阵不同的情况下，也可以实现外延界面。如果例如细长的结晶纳米结构的晶体结构是闪锌矿(ZB)，则第一面层的结晶结构不是闪锌矿，即晶体结构不同。相应地，如果例如细长的结晶纳米结构的晶体结构是纤锌矿，则第一面层的晶体结构不是纤锌矿，即晶体结构不同。例如，细长的结晶纳米结构的晶体结构可以是闪锌矿(ZB)或纤锌矿(WZ)，并且面层的晶体结构属于立方晶体***，例如原始立方体、BCC或FCC，如本文使用InAs纳米线(ZB或WZ)与Al(FCC)外延匹配的第一面层所展示的。
在另一个实施例中，第一面层包括一个或多个大的单个晶体段，其中细长的结晶纳米结构与(多个)所述单个晶体段之间的界面是外延匹配的，例如在所有侧面上同时外延匹配。
细长的结晶纳米结构可以是均质的，即由纵向/轴向方向和/或径向方向上的相同化合物材料形成。然而，细长的结晶纳米结构本身可以是异质结构，例如，异质结构的纳米线晶体。例如，结晶纳米结构可以是在轴向和/或径向方向上由不同化合物构成的异质结构纳米线晶体。
如前所述，通常在具有不同晶体结构的层之间提供外延界面，这对于半导体(通常是纤锌矿或闪锌矿)和金属(通常是BCC或FCC)之间的外延界面是开放的。在一个实施例中，面层因此选自以下群组：Al、Ca、Ni、Cu、Kr、Sr、Rh、Pd、Ag、Ce、Yb、Ir、Pt、Au、Pb、Ac、Th、Li、Na、K、V、Cr、Fe、Rb、Nb、Mo、Cs、Ba、Eu、Ta和W。这些金属中的一些在临界温度以下变为超导。然而，也可以提供其它材料的面层，其中可以实现与细长的结晶纳米结构的外延界面，例如，选自高温陶瓷超导体的群组，例如氧化铜或铜酸盐超导体，其通常具有钙钛矿晶体结构。
细长的结晶纳米结构的横截面可以例如是正方形、六边形或八边形，分别提供总共四个、六个或八个侧面。因此，面层可以覆盖侧面中的1、2、3、4、5、6、7、8或更多个侧面的至少一部分。
第一面层的厚度可以小于300nm，或小于250nm，或小于200nm，或小于150nm，或小于100nm，或小于90nm，或小于80nm，或小于70nm，或小于60nm，或小于50nm，或小于45nm，或小于40nm，或小于35nm，或小于30nm，或小于25nm，或小于20nm，或小于19nm，或小于18nm，或小于17nm，或小于16nm，或小于15nm，或小于14nm，或小于13nm，或小于12nm，或小于11nm，或小于10nm，或小于9nm，或小于8nm，或小于7nm，或小于6nm，或小于5nm。
在第一面层的生长的初始阶段，可以在细长的结晶纳米结构表面处形成岛。在该生长期间，衬底的温度可以在岛之间的间隔方面起重要作用。如果温度足够低，则间隔太小，使得岛将在第一面层的非常薄的厚度处合并。如下面进一步讨论的，这可以导致表面驱动晶粒生长。如果在面层的生长/沉积期间的温度低于-20℃，或低于-25℃，或甚至低于-30℃，则可以仅获得低于15nm的第一面层的厚度。
细长的结晶纳米结构的直径可以在10nm和200nm之间，例如在10nm和20nm之间，或者在20nm和30nm之间，或者在30nm和40nm之间，或者在40nm和50nm之间，或者在50nm和60nm之间，或者在60nm和70nm之间，或者在70nm和80nm之间，或者在80nm和90nm之间，或者在90nm和100nm之间，或者在100nm和110nm之间，或者在110nm和120nm之间，或者在120nm和140nm之间，或者在140nm和160nm之间，或者在160nm和180nm之间，或者在180nm和200nm之间。
细长的结晶纳米结构的长度可以在1μm和20μm之间，或者在1μm和2μm之间，或者在2μm和3μm之间，或者在3μm和4μm之间，或者在4μm和5μm之间，或者在5和6μm之间，或者在6和7μm之间，或者在7和8μm之间，或者在8μm和9μm之间，或者在9μm和10μm之间，或者在10μm和12μm之间，或者在12μm和14μm之间，或者在14μm和16μm之间，或者在16μm和18μm之间，或者在18μm和20μm之间。
在本发明的一个实施例中，半导体段的长度为在10nm和500nm之间，或者在20nm和400nm之间，或者在40nm和300nm之间，更优选地在100nm和250nm之间，最优选地在150nm和200nm之间。
在本发明的另一个实施例中，结晶半导体纳米结构的横截面为正方形，从而提供总共四个侧面；或六边形，从而提供总共六个侧面。
在本发明的一些实施例中，结晶半导体纳米结构的直径在10nm和200nm之间，例如在10nm和20nm之间，或者在20nm和30nm之间，或者在30nm和40nm之间，或者在40nm和50nm之间，或者在50nm和60nm之间，或者在60nm和70nm之间，或者在70nm和80nm之间，或者在80nm和90nm之间，或者在90nm和100nm之间，或者在100nm和110nm之间，或者在110nm和120nm之间，或者在120nm和140nm之间，或者在140nm和160nm之间，或者在160nm和180nm之间，或者在180nm和200nm之间。
在本发明的其它实施例中，结晶半导体纳米结构的长度为在1μm和20μm之间，或者在1μm和2μm之间，或者在2μm和3μm之间，或者在3μm和4μm之间，或者在4μm和5μm之间，或者在5μm和6μm之间，或者在6μm和7μm之间，或者在7μm和8μm之间，或者在8μm和9μm之间，或者在9μm和10μm之间，或者在10μm和12μm之间，或者在12μm和14μm之间，或者在14μm和16μm之间，或者在16μm和18μm之间，或者在18μm和20μm之间。
第二面层
其它超导体具有不同的有利特性，例如比由铝提供的更高的临界温度，特别是更高的临界磁场。作为超导体，铝具有约1.3开尔文的临界转变温度Tc和低临界磁场Bc。对于许多应用，期望具有更高Tc和Bc的其它超导体。例如，铌具有～9开尔文的Tc和～5开尔文的钒Tc；使用这些元素作为超导体将因此使得超导器件能够在液氦温度(4开尔文)以上工作，使得它们对于各种超导应用更具吸引力。此外，铌和钒具有高的Bc，使得超导器件能够在存在相当大(特斯拉阶)场尺度的情况下工作，例如具有马约拉纳费米子(Majorana Fermion)结合态的拓扑量子信息。其它超导体和合金具有甚至更高的Tc和Bc。
然而，可能很难找到其中具有这些其它类型的超导体的外延匹配是可获得的半导体材料。另一个巧妙的选择可以是使用第一面层，例如，以外延匹配的铝的形式，作为用于将第二面层交接到混合纳米结构的耦合层，例如，以在Tc以下变为超导的另一种类型的材料、合金或金属的形式的第二面层。在另一个实施例中，本公开的混合纳米结构因此包括位于外部上或覆盖第一面层的至少一部分的第二面层。图6示出了将第二面层直接沉积到第一面层上的原理，在这种情况下，钒层已经被沉积到具有InAs/Al的全壳混合物上。
第一面层可以具有与纳米结构的结晶结构外延匹配的结晶结构。在这种情况下，第二面层的结构不一定重要，即第二面层可以具有与纳米结构的结晶结构外延匹配或不外延匹配的结晶结构。第二面层甚至可以具有非晶结构。但是半导体纳米结构的结晶结构与第一面层之间的外延匹配优选地被配置为在具有第二面层的超导性质的半导体纳米结构中引入超导体硬间隙。这是第二面层的主要优点。
结晶纳米结构可以以半导体材料提供，第一面层可以设置在具有低于第一临界温度的超导性质的第一材料中，并且第二面层可以设置在具有低于第二临界温度的超导性质的第二材料中。
第二面层的材料可以从在临界温度以下变为超导的材料列表当中选择，并且这样的列表是本领域已知的，例如，它可以选自超导陶瓷材料的群组，特别是铜酸盐例如YBCO(YBa2Cu3O7-x)或超导合金。存在本领域已知的并且可以在此使用的许多类型的超导合金，例如MgB2、诸如具有Ti和N的各种分数的NiTi和NbTiN的铌合金、以及Zr100-xMx，其中x是在0至100范围内的任何数并且M是选自以下群组的金属：Fe、Co、Ni、Cu、Ru、Rh、Pd、Os、Ir、Pt和Au。
结晶纳米结构优选地以例如选择以下集合的半导体材料提供，诸如InAs、InP、InSb、GaAs、GaSb、AlSb和InGaAs等III-V族组合，或诸如Si或Ge等IV族元素，或诸如SiGe等IV族组合，或诸如ZnO、ZnSe和CdSe等II-VI族组合，或I-VII族组合。
第一面层和第二面层解决方案的主要优点在于，通过邻近效应，组合的第一面层和第二面层可以有效地表现为具有第二面层的超导性质的超导体，但具有第一面层的外延匹配性质。例如，在具有Al的外延匹配的第一面层和具有在第一面层的顶部上的钒的非外延匹配的第二面面层的InAs纳米线的情况下，由于在InAs与Al之间的外延匹配导致的由Al引入的硬间隙也将借助于钒-铝-InAs邻近效应从钒层中引入，从而获得具有硬间隙和大约5开尔文的Tc(对应于钒的Tc)的超导器件。第一面层仅需要具有几纳米的厚度，而第二面层可以更厚。此外，第一面层+第二面层方法将适用于许多类型的混合纳米结构，例如全壳和半壳混合物。此外，在第一面层与第二面层之间形成超导接触是比较简单的(例如如果使用金属)。此外，第二面层可以通过许多不同的工艺(例如，蒸发、溅射、脉冲激光沉积或化学气相沉积)来沉积，所有这些工艺都比MBE更不复杂和更省时。因此，具有第一面层和第二面层的解决方案提供了从任意金属、材料或合金制造硬引入间隙的途径。
在沉积第二面层之前，第一面层的表面可能需要化学清洁，例如以化学蚀刻或机械清洁的形式，例如以离子铣削、等离子体清洁等的形式，以便于接触到第二面层。在本文公开的示例中，Al的表面被氩研磨以去除由于样品已经在两次沉积之间暴露于环境条件(氧气)而存在的Al-氧化物。如果样品保持在两个面层的沉积之间的真空中，则通常不需要清洁。
例如，如果需要，则在通过化学或机械方法清洁第一面层的暴露表面之后，可以通过常规蒸发或溅射将第二面层添加到第一面层上。因此，在第一面层与第二面层之间的界面将不是完美的。然而，在例如两个层中的高电子密度的情况下，例如在金属-金属界面的情况下，容易形成硬间隙接触。如果第一面层的厚度远小于第二面层的厚度，并且远小于第一面层中的相干长度(例如对于铝，其为微米量级)，则所得的第一面层和第二面层的组合将表现为超导体，其Tc和Bc接近第二面层的Tc和Bc，并且同时具有第一面层的外延性质，从而使得能够在半导体中引入硬间隙。第二面层的厚度易于控制，并且可以从几纳米到适合于特定应用的任何适当的厚度，例如在5nm和500nm之间，或者在10nm和200nm之间，或者在20nm和100nm之间。
一旦已经提供了外延的第一面层，则可以清洁第一面层表面的表面以去除例如氧化物。例如，可以提供氩离子铣削以去除第一面层表面上的氧化物。然而，如果起始薄壳器件从未暴露于空气，则不需要清洁。随后可以通过例如标准的电子束蒸发来沉积任何选择的较厚的超导体第二面层。
已经实现并表征了具有双面层的混合结构。图7的(a)示出了具有两个面层(铝和钒)和金接触的实际器件的示意性原理。图7的(b)示出了实际器件的图片。图7的(b)中的器件的间隙性质已经被测量并且在图8的(a)-(c)中示出。间隙出现在4开尔文以上。在低温下，间隙是具有Δ*＝700meV的间隙幅度的硬间隙(因子～100)，其在单面层器件的情况下几乎比铝的间隙大四倍。
对于一些化合物，使得在第一面层和第二面层之间形成良好接触可能是一个问题。例如，陶瓷高Tc超导体在沉积为第二面层时需要氧，这在例如铝的情况下将不可避免地氧化第一面层。在这种情况下，添加薄的(约0.3纳米到10纳米)惰性材料层，诸如金或另一种惰性金属，诸如铂、铱、钯、锇、银、铼或铑，以便在第一面层与第二面层之间形成期望的间隔物，这有利于保护第一面层的表面。在另一个实施例中，混合纳米结构因此包括位于第一面层与第二面层之间的第三面层(或中间层或界面层)。第三面层优选地为惰性材料，例如贵金属，诸如金或铂或铱或钯或锇或银或铼或铑。此外，第三面层的厚度小于10nm，或小于5nm，或小于4nm，或小于3nm，或小于2nm，或小于1nm，或小于0.5nm。在例如金的情况下，可以直接添加到MBE中或随后通过蒸发加入。如果第三面层的厚度足够薄，则三层(第一面层、第三面层和第二面层)的性质将仍然由较厚的第二面层占主导。
可调谐约瑟夫森器件
关于本发明的第二方面，涉及可调谐约瑟夫森器件，静电侧栅极可以被配置为通过调谐静电侧栅极的电压来控制半导体弱链接中的电子密度(从而确定临界电流和约瑟夫森结中的耦合能量)。该器件可以例如是低功率低温电子器件、诸如用于脑磁图和/或诸如用于电压-频率标准中的磁场传感器、以及诸如用于天文学的辐射检测器。
静电侧栅极可以被配置为通过调谐静电侧栅极的电压来通过半导体弱链接中的耗尽来控制约瑟夫森能量。
电荷量子位
关于本发明的第三方面，涉及电荷量子位，特别是侧栅极控制的电荷量子位，电荷量子位中的约瑟夫森结可以是如上关于本发明第一方面所述的约瑟夫森结。
传输子量子位
关于本发明的第四方面，涉及传输子量子位，特别是侧栅极控制的传输子量子位，传输子量子位中的约瑟夫森结可以是如上关于本发明第一方面所述的约瑟夫森结。
在本发明的一些实施例中，侧栅极控制的传输子量子位可以耦合到超导传输线腔，例如λ/2，传输线腔可以例如具有在1GHz和10GHz之间(例如大约6GHz)的裸谐振频率。此外，传输线可以具有在1000和2000之间(诸如1500)的品质因数。
所述传输线腔可以用于利用检测(诸如零差检测)的量子位的分散读取。
生长纳米线的方法
细长的结晶半导体纳米结构可以在提高的温度(例如高于300℃、高于350℃或高于400℃)下例如在平面衬底上的法线方向上生长。重要的是，第一面层在与先前已经尝试的方法相比大大降低的温度(例如低于50℃或低于20℃)下直接生长/沉积在结晶半导体纳米结构的至少一个平面上。为了提供薄的第一面层，例如在10nm量级上，温度可以甚至进一步降低，即低于0℃，或低于-5℃，或低于-10℃，或低于-15℃，或低于-20℃，或低于-25℃，或低于-30℃。温度的降低还可有助于防止在沉积第一面层之前任何材料粘附在半导体表面处。由此获得在半导体表面与第一面层之间的无氧化物界面，即可以获得半导体纳米结构和金属/超导体之间的无氧化物的外延界面/接触。如所展示的，在常规[0001]WZ/[111]ZB方向上生长的纳米线具有立方金属相形式的面层，其中[11-2]垂直于纳米线的侧面，[111]沿着纳米线轴。这确实是独特的，因为对称性允许大的单个晶体段在纳米线的所有面上同时外延匹配。
发明人已经认识到，如果第一面层在非常低的温度下沉积，则可以生长第一面层，使得面层和细长的结晶纳米结构之间的二维界面外延匹配，即使当纳米结构和第一面层具有基本上不同的结晶结构也是如此。这打开了在混合纳米结构(如纳米线)的平面表面上的半导体和金属之间的外延匹配的门，如本文所示。生长方法中的关键问题是当沉积第一面层时的低温，以提供面层的小晶粒的初始表面驱动的生长。因此，在已经生长细长的纳米结构之后，必须关闭所有源(例如在MBE室中)，使得生长室是空的，然后降低温度，如果使用外部冷却源(如液氮)则在数秒或数分钟之内可以降低至低于0℃或低得多。
在提供第一面层之前，背景压力也可以降低。如果该过程在真空室中进行，则背景压力可以降低。这还可以帮助防止在沉积第一面层之前在纳米线表面处防止任何材料粘附。本公开的方法可以被视为用于产生金属/超导体接触和/或与半导体混合纳米结构(例如纳米线)的界面的方法。
因此，通过以下方法，可以通过气液固体(VLS)生长和分子束外延(MBE)在真空室中制造混合纳米结构。
a)借助于气液固体(VLS)生长，在高于400℃的提高的温度下在平面衬底上沿法线方向生长一个或多个细长的结晶纳米结构，例如纳米线(晶体)，
b)关闭所有生长材料源并降低温度，从而将具有结晶纳米结构的衬底冷却至低于-30℃的温度，以及
c)优选地借助于MBE，将结晶的第一面层直接沉积在至少一个平面表面上，例如，结晶纳米结构的侧面。
所述方法可以借助于气液固体生长和借助于分子束外延来提供。因此，平面衬底可以位于真空室中并且可以利用催化颗粒(诸如Au颗粒)来制备，这是细长的结晶纳米结构的正常生长方法。
为了撞击平面(例如在生长第一面层时细长的结晶纳米结构的侧面)，在沉积第一面层期间，面层的源可以以相对于衬底的法线方向位于有限的角度处，例如，小于10度或小于5度，例如2-3度(例如在MBE真空室内部)。为了覆盖细长的结晶纳米结构的额外的侧面，可以在沉积面层期间旋转衬底。
如前所述，在沉积面层之前，衬底的温度可以优选地降低到低于10℃，或低于0℃，或低于-5℃，或低于-10℃或低于-15℃，或低于-20℃，例如低于-25℃，更优选地低于-30℃的温度。这些低温已在标准MBE室中通过降低背景压力并等待几个小时而实现。然而，通过施加外部冷却源(例如液氮)可以更快地降低温度，以冷却衬底。然后可以达到用于沉积/生长面层的甚至更低的温度。然而，最重要的是，可以大大减少达到低温的时间。
纳米线面上的金属相的厚度由下式给出：
Figure GDA0002480535330000151
其中ΩS是原子体积，
Figure GDA0002480535330000152
是入射光束相对于面法线的角度，f是生长物质的入射通量，并且χ是为了光束有效地击中这些面的时间的校正因子。Al生长的对应平面生长速率
Figure GDA0002480535330000153
为0.3μm/小时到0.5μm/小时。在生长之后，在生长室中开启任何热源(用于衬底保持器、离子计、光源的电源)之前，衬底可以从源移开并置于室温下的缓冲室中。
其它材料组合的外延域匹配
可能难以预测将形成外延界面的材料组合。例如，半导体上的金属的表面扩散长度在文献中通常不可用，并且对于给定的金属，大量的可能平面和表面取向使得难以预测域匹配。然而，在厚壳限制中，其中应变和颗粒驱动的生长占优势，当具有相似对称基团(ZB或WZ和FCC)的SE和M晶体沿着相同类型的对称类定向时，最低能量构型是最可能的，特别是如果双晶匹配不大。对于在常规[0001]WZ/[111]ZB方向上生长的纳米线，具有垂直于面的[11-2]和沿纳米线轴的[111]的立方金属相是独特的，因为其对称性允许大的单个晶体段在纳米线的所有面上同时外延匹配。因此，自然期望，如果该取向与特定金属的半导体匹配，则很可能在厚膜极限中形成。因此，令人关注的是在立方金属中搜索在该取向中的匹配。表1、表2和表3列出了在InAs、InSb和GaAs的重要情况下生长的一系列金属的域应变。在一般标记
Figure GDA0002480535330000161
中，我们区分分量中的界面单元的界面匹配和沿NW的长度和横向方向的相应应变，如从松弛体积值所预期的。
如果ZB和FCC取向沿着相同类型的对称类，则这两个数在平行和垂直方向上是相同的。下表是对可能的可行材料组合的建议-在表中的不匹配的组合可以在其它取向上形成外延界面。
Figure GDA0002480535330000162
Figure GDA0002480535330000171
表1.在面外取向[11-2]中具有不同立方金属的InAs的域匹配。
Figure GDA0002480535330000172
Figure GDA0002480535330000181
表2在面外取向[11-2]中具有不同立方金属的InSb的域匹配。
Figure GDA0002480535330000182
表3：在面外取向[11-2]中，具有不同立方金属的GaAs的域匹配。
电器件的制造
在生长之后，可以通过例如短时间超声处理(例如甲醇)使细长的混合纳米结构从它们的生长衬底释放，并且随后可将少量所得悬浮液沉积在用500nm SiO2覆盖的掺杂Si衬底上。然后可以使用光学暗视野显微镜相对于预定对准标记来定位所得到的超导线，并且可以使用电子束光刻(例如6％共聚物，4％聚[甲基丙烯酸甲酯](PMMA))和Ni/Au或Ti/Au(AJA国际，ATC ORION蒸发器)的～5/100nm的电子束蒸发来接触线的末端。可以通过在金属蒸发室内进行的考夫曼(Kaufmann)氩离子研磨(用Al：300伏加速度，46mA发射电流，120秒的离子研磨，该过程可再现地产生与Al壳的接触)去除Al表面上的氧化物。
对于具有暴露半导体(即去除的超导体材料)的器件，可以通过电子束光刻在4％PMMA抗蚀剂中限定狭窄的蚀刻窗口，并且为了去除面层，例如，在Al的情况下在12％氢氟酸中蚀刻约2秒。随后可以使用原子层沉积在20-30nm的氧化铪中涂覆该器件。为了辅助电接触，第二光刻步骤可能是过时的，因为第一面层可以用作用于暴露下面的半导体的蚀刻掩模。低温电测量可以在稀释制冷机(例如Leiden Cryogenics或Oxford Triton)中进行，例如使用具有10μV交流激励的Stanford SR830锁定。
本公开的其它方面涉及混合纳米结构的各种应用，例如，包括如本文所公开的混合纳米结构的量子点接触，其具有半导体芯和超导面层，例如，量子点，其包括其中半导体芯已被暴露并且与正常导体(例如Au)接触的第一部分，半导体芯暴露的第二部分(即超导材料被去除)，以及其中利用超导使得纳米级器件的表面与超导体接触的第三部分。另一个应用是超导场效应晶体管，其包括一个或多个本发明公开的混合纳米结构和/或电器件/接触，例如，可调谐约瑟夫森结。
JJ制造工艺
可以借助于上述方法提供具有半导体和超导体材料的细长的混合纳米结构。为了提供约瑟夫森结，超导体材料必须从纳米结构的段中去除以产生弱链接。这可以借助于抗蚀剂掩模(例如PMMA)来提供。蚀刻段的长度可以由抗蚀剂掩模和/或蚀刻溶液的尺寸(例如浓度和温度)控制。蚀刻段的底切的量可以通过蚀刻时间来控制。
在可以通过沉积提供接触之前可以使用原位离子研磨以去除自然氧化物，来使得超导接触混合纳米结构的超导体材料。可替代地，可以使用抗蚀剂或厚的接触作为掩蔽层通过阳极化超导体表面来形成接触。阳极化表面可以用作栅极电介质。在第二替代方案中，干法蚀刻也可以用于形成接触。
在蚀刻和/或形成接触的步骤中使用抗蚀剂掩模之前，可以存在烘烤芯片的步骤，优选地在高于100℃的温度下，例如在小于10分钟，诸如9分钟，诸如8分钟，诸如7分钟，诸如6分钟，诸如5分钟，诸如4分钟，诸如3分钟，诸如2分钟或诸如1分钟的时间内，在其上放置和/或形成一个或多个结构。烘烤可以在170℃和200℃之间的温度，优选地约185℃。
可以通过旋涂法施加抗蚀剂，例如使用A4抗蚀剂或EL9抗蚀剂。旋涂方法可以在角速度和时间上变化。优选地，角速度可以在2000rpm到6000rpm之间，例如4000rpm。时间可以优选地在30秒和2分钟之间，更优选地在30秒和1分钟之间，最优选地为约45秒。在施加抗蚀剂之后，可以有另外的步骤，例如在小于10分钟，诸如9分钟，诸如8分钟，诸如7分钟，诸如6分钟，诸如5分钟，诸如4分钟，诸如3分钟，诸如2分钟或诸如1分钟的时间内烘烤所述结构。烘烤可以在170℃和200℃之间的温度，优选地约185℃。此外，在烘烤之后可以存在暴露区域结构的步骤。所述区域可以由窗口限定，并且通常可以使用***，例如100keV电子束***。此外，曝光剂量可以根据电子束***来定义。例如，使用100keV电子束***，剂量可以在600μC/cm2和1800μC/cm2之间，最优选地在1200μC/cm2左右。
下面在示例5和6中给出了关于如何制备JJ和接触的更多细节的示例。
示例
借助于具有Al的外延层的InAs纳米线实现了本要求保护的可调谐约瑟夫森结的示例。此可调谐JJ用于提供侧栅极控制的传输子量子位，即可门控的传输子量子位，也称为“门控子(gatemon)”量子位。在下面的示例中，展示了JJ和二次量子位的表征。
示例1-侧栅极控制的传输子量子位
图1中的A示出具有半导体弱链接的InAs-Al纳米线形式的混合纳米结构的扫描电子显微照片，其中Al已经被去除，形成约瑟夫森结。通过湿法蚀刻外延Al壳的段(～180nm)形成弱链接。插图示出了外延InAs/Al界面的透射电子显微照片。超导Al、半导体InAs之间的外延界面导致InAs芯中的接近引入的间隙，其具有低于超导间隙的低密度状态(硬间隙)。InAs纳米线通过MBE生长形成，并且直径为约75nm，具有原位生长的～30nm厚的Al壳。
图1中的B和C示出了根据本公开的完成的可调谐约瑟夫森结器件的光学显微照片。可调谐约瑟夫森结的总电容，即侧栅极控制的传输子量子位CT的总电容由T形Al岛到周围Al接地平面的电容确定。耦合传输线腔的中心管脚在图1中的C中示出。相干时间在1μs级别。如图所示的器件耦合到具有裸谐振频率fC＝5.96GHz和品质因数Q～1500的λ/2超导传输线腔。通过在氧化的高电阻率Si衬底上湿蚀刻Al膜来图案化所述腔和量子位引线。纳米线接触和栅极也使用离子研磨步骤的剥离工艺由Al形成图案，以在沉积之前去除天然Al2O3。
图1中的D示出了读出和控制电路的示意图。所述腔用于利用零差检测的量子位的色散读出。通过半导体芯的超电流泄漏链接未蚀刻区域并确定约瑟夫森耦合能量EJ(VG)，其可通过用附近侧栅极电压VG改变半导体芯中的电子密度来调谐。
示例2-与侧栅极控制的传输子量子位的强耦合
通过利用fQ～fC测量作为腔驱动频率和栅极电压VG的函数的在低驱动功率下的腔传输(图2中的A)来研究侧栅极控制的腔耦合。蓝色实线表示裸腔谐振频率fC，而绿色实线表示从数据提取的栅极电压依赖性量子位频率fQ(VG)。
图2中的B示出了在A中的紫色箭头所指示的位置处作为腔驱动的函数的腔传输。已经观察到(图2中的B)作为VG的函数的谐振中的非周期性波动，具有广泛***的传输峰的区域。腔谐振中的这些取决于栅极的可重复波动与纳米线传输中的介观波动相关联，该波动也表现为导致侧栅极控制的传输子频率的波动的正常状态电导GN(VG)的波动。变化的量子位频率进而拉动腔谐振，导致观察到的响应。***腔峰值表示强耦合方式中的混合量子位和腔状态。发现耦合强度g超过了量子位和腔去相关速率，允许解决真空拉比分离。
图2中的C示出了从A提取的作为fQ的函数的混合量子位腔状态之间的频率***。从拟合到数据，可以提取g/2π＝99MHz。
图2中的D示出了作为腔驱动和量子位频率fQ的函数的来自A的数据的参数图。该图显示为混合量子位腔状态避免了交叉。
示例3-侧栅极控制的传输子量子位的相干控制
图3中的A示出作为栅极电压VG的函数的量子位谐振频率，并且被观察为不同的特征。量子位控制的展示已在色散方案中进行，fQ-fC>>g/2π。fQ是通过测量在第二个2μs微波音调之后的量子位状态依赖性腔响应获得的。当量子位驱动与fQ共振时，观察到腔响应的峰值，产生可重现的栅极电压依赖性。
图4中的B示出了通过对时间τ施加微波脉冲而在A中的点B(VG＝3.4V)执行的相干拉比振荡，以驱动量子位，随后是读出微波脉冲以探测腔响应。主图显示了作为驱动频率和τ的函数的相干量子位振荡。下图显示了在量子位谐振频率下的相干振荡，对应于围绕Bloch球体的X轴的旋转。
图4中的C示出通过施加栅极电压脉冲ΔVG以在图3中的A(VG＝3.27V)中的点C处执行的关于Bloch球体的Z轴的相干振荡，以对于时间τ使得量子位谐振频率失谐。首先施加15ns的微波脉冲以将量子位旋转到Bloch球体的X-Y平面中，并且在栅极脉冲之后，使用第二微波脉冲将量子位旋转出X-Y平面以用于读出。主图示出了作为ΔVG和τ的函数的相干Z旋转。主图插图显示了基于从图3中的A提取的ΔfQ(VG)的模拟量子位进化。下图显示了对于ΔVG＝20.9mV，作为τ的函数的相干Z振荡。在图4中的B和图4中的C中，经解调的腔响应VH通过将X个旋转拟合到阻尼正弦曲线而被转换为归一化的量子位状态概率。图3中的A和图4中的B的下图中的实线曲线也适合于指数衰减的正弦函数。观察到的进动频率与从图3中的A中的光谱数据预测的ΔfQ一致(图4中的C主图插图)。
示例4-侧栅极控制的传输子量子位中的量子相干
图5中的A在左图中示出了样品1在图3中的A中的点B处的寿命测量。(VG＝3.4V)。30ns脉冲将量子位激发到|1>-状态，并且在读出之前改变等待时间τ。实线是对指数曲线的拟合。右图显示用于确定样品1的T2*的Ramsey实验，其中在读出之前在两个略微失谐的15ns脉冲之间具有等待时间τ。实曲线被拟合到指数衰减的正弦曲线。
如图5中的B所示，对于具有fQ＝4.426GHz(VG＝-11.3V)的样品2，如A中那样重复寿命和拉姆齐(Ramsey)实验。在红色中，通过在两个之间***脉冲进行哈恩(Hahn)回波实验。衰减包络通过改变第二π/2微波脉冲的相位
Figure GDA0002480535330000231
并提取振荡的振幅来测量。实红线是对指数曲线的拟合。
示例5-用于蚀刻的配方
抗蚀掩模：
在185℃预烘烤1分钟
旋转A4抗蚀剂4000rpm 45s
在185℃下烘烤4分钟
电子束曝光：
限定窗口进行蚀刻。我们使用了100keV电子束***。
剂量1200uC/cm2
发展：
60s MIBK：IPA 1:3
10s IPA
用氮气干燥
O2等离子清洗
蚀刻
12s美国仟思(Transene)铝蚀刻剂，D型在50℃下进行
30s去离子水室温
10s IPA
用氮气干燥
在丙酮中去除抗蚀剂掩模
示例6-用于提供栅极的接触和沉积的配方
抗蚀掩模：
在185℃预烘1分钟
旋转EL9抗蚀剂4000rpm 45s
在185℃下烘烤1分钟
旋转A4抗蚀剂4000rpm 45s
在185℃下烘烤4分钟
电子束曝光：
剂量1200uC/cm2
发展：
60s MIBK：IPA 1:3
10s IPA
用氮气干燥
O2等离子清洗
使用电子束蒸发***的金属沉积：
氩离子研磨以去除氧化铝
1nm Ti
150nm Al
用丙酮提起

Claims (51)

1.一种约瑟夫森结，包括包含超导体材料和半导体材料的细长的混合纳米结构和弱链接，其中所述弱链接由所述细长的混合纳米结构的半导体段形成，其中所述半导体材料被暴露以提供半导体弱链接，并且其中在所述超导体和半导体材料之间的界面被配置为使得能够在所述半导体材料中接近所述超导体引入超导体硬间隙。
2.根据权利要求1所述的约瑟夫森结，其中所述细长的混合纳米结构包括结晶半导体纳米结构和超导体材料的结晶结构化的第一面层，并且其中所述半导体纳米结构的结晶结构与所述结晶半导体纳米结构和超导体材料的结晶结构化的第一面层之间的界面上的所述第一面层的结晶结构外延匹配。
3.根据权利要求1所述的约瑟夫森结，其中所述细长的混合纳米结构包括：
-具有多个基本上平面的侧面的细长的结晶半导体纳米结构；以及
-结晶超导体第一面层，覆盖所述结晶半导体纳米结构的长度的至少一部分的一个或多个所述平面的侧面，
其中所述弱链接由所述细长的混合纳米结构的半导体段形成，其中所述第一面层已经被去除以暴露所述半导体材料以提供所述半导体弱链接，以及
其中所述半导体纳米结构的结晶结构在至少一个侧面的界面上与所述第一面层的结晶结构外延匹配，使得能够在所述半导体材料中接近所述超导体引入所述超导体硬间隙。
4.根据前述权利要求2或3中任一项所述的约瑟夫森结，其中所述结晶半导体纳米结构的平面表面与所述第一面层之间的每个二维界面在至少一个维度上是域匹配和/或晶格匹配的。
5.根据前述权利要求2或3中任一项所述的约瑟夫森结，其中所述结晶半导体纳米结构的平面表面与所述第一面层之间的每个二维界面在两个维度上都是域匹配和/或晶格匹配的。
6.根据前述权利要求2或3中任一项所述的约瑟夫森结，其中所述结晶半导体纳米结构的晶体结构和所述第一面层的晶体结构属于不同的晶格***。
7.根据前述权利要求2或3中任一项所述的约瑟夫森结，其中所述结晶半导体纳米结构的布拉维点阵与所述第一面层的布拉维点阵不同。
8.根据前述权利要求2或3中任一项所述的约瑟夫森结，其中所述结晶半导体纳米结构基本上是一维的。
9.根据前述权利要求1至3中任一项所述的约瑟夫森结，其中具有所述弱链接的所述半导体段的长度在100nm和250nm之间。
10.根据前述权利要求1至3中任一项所述的约瑟夫森结，其中具有所述弱链接的所述半导体段的长度在150nm和200nm之间。
11.根据前述权利要求2或3中任一项所述的约瑟夫森结，其中所述结晶半导体纳米结构以选自以下集合的半导体材料提供：III-V族组合，或IV族元素，或IV族组合，或II-VI族组合，或I-VII族组合。
12.根据前述权利要求11所述的约瑟夫森结，其中所述III-V族组合为InAs、InP、InSb、GaAs、GaSb、AlSb和InGaAs，所述IV族元素为Si或Ge，所述IV族组合为SiGe，所述II-VI族组合为ZnO、ZnSe和CdSe。
13.根据前述权利要求2或3中任一项所述的约瑟夫森结，其中所述超导体材料和/或所述第一面层是金属。
14.根据前述权利要求2或3中任一项所述的约瑟夫森结，其中所述超导体材料和/或所述第一面层是Al。
15.根据前述权利要求2或3中任一项所述的约瑟夫森结，其中所述超导体材料和/或所述第一面层选自以下群组：Al、Ca、Ni、Cu、Kr、Sr、Rh、Pd、Ag、Ce、Yb、Ir、Pt、Au、Pb、Ac、Th、Li、Na、K、V、Cr、Fe、Rb、Nb、Mo、Cs、Ba、Eu、Ta和W。
16.根据前述权利要求2或3中任一项所述的约瑟夫森结，其中所述结晶半导体纳米结构的横截面为提供总共四个侧面的正方形，或提供总共六个侧面的六边形。
17.根据前述权利要求2或3中任一项所述的约瑟夫森结，还包括覆盖所述第一面层的至少一部分的超导体材料的第二面层。
18.根据前述权利要求17所述的约瑟夫森结，其中所述第二面层具有不与所述半导体纳米结构的结晶结构外延匹配或者不与所述第一面层的结晶结构外延匹配的结晶结构。
19.根据前述权利要求17所述的约瑟夫森结，其中所述第二面层的材料的临界温度高于所述第一面层的临界温度。
20.根据前述权利要求17所述的约瑟夫森结，其中所述半导体纳米结构的结晶结构与所述第一面层之间的外延匹配被配置为在所述半导体纳米结构中引入具有所述第二面层的超导性质的超导体硬间隙。
21.根据前述权利要求17所述的约瑟夫森结，其中所述第一面层的厚度小于20nm。
22.根据前述权利要求17所述的约瑟夫森结，其中所述第一面层的厚度小于10nm。
23.根据前述权利要求17所述的约瑟夫森结，其中所述第一面层的厚度小于8nm。
24.根据前述权利要求17所述的约瑟夫森结，其中所述第一面层的厚度小于6nm。
25.根据前述权利要求17所述的约瑟夫森结，其中所述第一面层的厚度小于5nm。
26.根据权利要求17所述的约瑟夫森结，还包括位于所述第一面层与所述第二面层之间的第三面层。
27.根据前述权利要求26所述的约瑟夫森结，其中所述第三面层以惰性材料提供。
28.根据前述权利要求27所述的约瑟夫森结，其中所述惰性材料是选自以下群组的惰性金属：金、铂、铱、钯、锇、银、铼和铑。
29.根据前述权利要求26所述的约瑟夫森结，其中所述第三面层的厚度在3nm和10nm之间。
30.根据前述权利要求26所述的约瑟夫森结，其中所述第三面层的厚度小于10nm。
31.根据前述权利要求26所述的约瑟夫森结，其中所述第三面层的厚度小于5nm。
32.根据前述权利要求26所述的约瑟夫森结，其中所述第三面层的厚度小于4nm。
33.根据前述权利要求26所述的约瑟夫森结，其中所述第三面层的厚度小于3nm。
34.根据前述权利要求26所述的约瑟夫森结，其中所述第三面层的厚度小于2nm。
35.根据前述权利要求26所述的约瑟夫森结，其中所述第三面层的厚度小于1nm。
36.根据前述权利要求17所述的约瑟夫森结，其中所述第二面层是选自以下群组的金属：Al、Ca、Ni、Cu、Kr、Sr、Rh、Pd、Ag、Ce、Yb、Ir、Pt、Au、Pb、Ac、Th、Li、Na、K、V、Cr、Fe、Rb、Nb、Mo、Cs、Ba、Eu、Ta和W。
37.根据前述权利要求17所述的约瑟夫森结，其中所述第二面层是合金。
38.根据前述权利要求37所述的约瑟夫森结，其中所述合金是选自以下群组的合金：MgB2、铌合金、以及Zr100-xMx，其中x是在0至100范围内的任何数并且M是选自以下群组的金属：Fe、Co、Ni、Cu、Ru、Rh、Pd、Os、Ir、Pt和Au。
39.根据前述权利要求38所述的约瑟夫森结，其中所述铌合金是具有Ti和N的各种分数的NiTi和NbTiN。
40.根据前述权利要求17所述的约瑟夫森结，其中所述第二面层是陶瓷材料。
41.根据前述权利要求40所述的约瑟夫森结，其中所述陶瓷材料选自铜酸盐的群组。
42.根据前述权利要求41所述的约瑟夫森结，其中所述铜酸盐的群组包括YBCO(YBa2Cu3O7-x)。
43.根据前述权利要求2或3中任一项所述的约瑟夫森结，其中所述第一面层的厚度小于10nm。
44.根据前述权利要求2或3中任一项所述的约瑟夫森结，其中所述结晶半导体纳米结构的直径在10nm和200nm之间。
45.根据前述权利要求2或3中任一项所述的约瑟夫森结，其中所述结晶半导体纳米结构的长度在1μm和20μm之间。
46.一种可调谐约瑟夫森器件，包括根据前述权利要求中任一项所述的约瑟夫森结和静电侧栅极，所述静电侧栅极位于邻近所述约瑟夫森结的弱链接处并且被配置为施加和控制所述弱链接两端的电压。
47.根据权利要求46所述的可调谐约瑟夫森器件，其中所述静电侧栅极被配置为通过调谐所述静电侧栅极的电压来控制所述半导体弱链接中的电子密度。
48.根据权利要求46至47中任一项所述的可调谐约瑟夫森器件，其中所述静电侧栅极被配置为通过调谐所述静电侧栅极的电压来通过所述半导体弱链接中的耗尽来控制约瑟夫森能量。
49.一种侧栅极控制的电荷量子位，包括：
-超导岛；
-超导电极；
-将所述超导岛和所述超导电极互连的根据前述权利要求1至45中任一项所述的约瑟夫森结，所述约瑟夫森结包括半导体弱链接和静电侧栅极；以及
-借助于主栅极电容耦合所述超导岛和所述超导电极的主栅极电压，
其中所述电荷量子位被配置使得通过调谐所述静电侧栅极的电压来控制所述半导体弱链接中的电子密度。
50.一种侧栅极控制的传输子量子位，包括：
-超导岛；
-超导电极；
-将所述超导岛和所述超导电极互连的根据前述权利要求1至45中任一项所述的约瑟夫森结，所述约瑟夫森结包括半导体弱链接和静电侧栅极；
-将所述超导岛分流到地的分流电容；以及
-借助于主栅极电容耦合所述超导岛和所述超导电极的主栅极电压，
其中所述传输子量子位被配置使得通过调谐所述静电侧栅极的电压来控制所述半导体弱链接中的电子密度。
51.一种传输子量子位，该传输子量子位基于根据权利要求1至45中任一项所述的约瑟夫森结。
CN201580036335.1A 2014-07-02 2015-03-04 半导体约瑟夫森结及其相关的传输子量子位 Active CN106575667B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
EP14175342.6 2014-07-02
EP14175342 2014-07-02
EP15154459 2015-02-10
EP15154459.0 2015-02-10
PCT/EP2015/054522 WO2016000836A1 (en) 2014-07-02 2015-03-04 A semiconductor josephson junction and a transmon qubit related thereto

Publications (2)

Publication Number Publication Date
CN106575667A CN106575667A (zh) 2017-04-19
CN106575667B true CN106575667B (zh) 2020-07-31

Family

ID=52627210

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201580036335.1A Active CN106575667B (zh) 2014-07-02 2015-03-04 半导体约瑟夫森结及其相关的传输子量子位
CN201580036397.2A Active CN106663691B (zh) 2014-07-02 2015-07-02 包括细长的晶体状纳米结构的纳米级器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201580036397.2A Active CN106663691B (zh) 2014-07-02 2015-07-02 包括细长的晶体状纳米结构的纳米级器件

Country Status (6)

Country Link
US (4) US10177297B2 (zh)
EP (2) EP3164889B1 (zh)
CN (2) CN106575667B (zh)
AU (2) AU2015283229B2 (zh)
CA (2) CA2953185A1 (zh)
WO (2) WO2016000836A1 (zh)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3164889B1 (en) * 2014-07-02 2023-06-07 University of Copenhagen A semiconductor josephson junction comprising a semiconductor nanowire and superconductor layers thereon
US9559284B2 (en) * 2015-03-17 2017-01-31 Globalfoundries Inc. Silicided nanowires for nanobridge weak links
DK3427311T3 (da) 2016-03-07 2020-10-26 The Univ Of Copenhagen Fremgangsmåde til fremstilling af en nanostruktureret device ved hjælp af en skyggemaske
WO2017217960A1 (en) 2016-06-13 2017-12-21 Intel Corporation Josephson junction damascene fabrication
JP6790245B2 (ja) * 2016-09-15 2020-11-25 グーグル エルエルシー イオンミル損傷を低減させるためのキャッピング層
US10176432B2 (en) * 2017-03-07 2019-01-08 International Business Machines Corporation Weakly tunable qubit based on two coupled disparate transmons
US10608157B2 (en) * 2017-05-18 2020-03-31 International Business Machines Corporation Qubit network non-volatile identification
US11043797B2 (en) * 2017-06-23 2021-06-22 Merck Patent Gmbh Cable fitting for HVDC cables
US11385099B1 (en) * 2017-06-26 2022-07-12 SeeQC Inc. Integrated superconducting nanowire digital photon detector
GB201718897D0 (en) 2017-11-15 2017-12-27 Microsoft Technology Licensing Llc Superconductor-semiconductor fabrication
US10431866B2 (en) * 2017-09-15 2019-10-01 International Business Machines Corporation Microfabricated air bridges for planar microwave resonator circuits
EP3684463A4 (en) 2017-09-19 2021-06-23 Neuroenhancement Lab, LLC NEURO-ACTIVATION PROCESS AND APPARATUS
US10177298B1 (en) * 2017-09-26 2019-01-08 The United States Of America As Represented By The Secretary Of The Navy Nanowire-based superconducting electrostrictive device
US10235635B1 (en) * 2017-10-19 2019-03-19 International Business Machines Corporation Capacitively-shunted asymmetric DC-SQUID for qubit readout and reset
US11717686B2 (en) 2017-12-04 2023-08-08 Neuroenhancement Lab, LLC Method and apparatus for neuroenhancement to facilitate learning and performance
EP3505490B1 (en) 2017-12-29 2022-02-09 Imec Vzw A method for forming a qubit device
US11318277B2 (en) 2017-12-31 2022-05-03 Neuroenhancement Lab, LLC Method and apparatus for neuroenhancement to enhance emotional response
US10593879B2 (en) 2018-01-10 2020-03-17 Massachusetts Institute Of Technology Quantum information processing with majorana bound states in superconducting circuits
CN108447613B (zh) * 2018-02-02 2020-05-08 中国科学院宁波材料技术与工程研究所 一种调控超导转变温度的方法
US10256392B1 (en) 2018-03-23 2019-04-09 International Business Machines Corporation Vertical transmon qubit device
US10243132B1 (en) 2018-03-23 2019-03-26 International Business Machines Corporation Vertical josephson junction superconducting device
US10672971B2 (en) 2018-03-23 2020-06-02 International Business Machines Corporation Vertical transmon qubit device with microstrip waveguides
US11950516B2 (en) 2018-03-23 2024-04-02 University Of Copenhagen Method and substrate for patterned growth on nanoscale structures
US11364361B2 (en) 2018-04-20 2022-06-21 Neuroenhancement Lab, LLC System and method for inducing sleep by transplanting mental states
WO2020008076A1 (en) 2018-07-06 2020-01-09 University Of Copenhagen Method for manufacture of nanostructure electrical devices
US10665701B2 (en) * 2018-07-20 2020-05-26 Microsoft Technology Licensing, Llc Form and fabrication of semiconductor-superconductor nanowires and quantum devices based thereon
US11050009B2 (en) * 2018-08-28 2021-06-29 International Business Machines Corporation Methods for annealing qubits with an antenna chip
CA3112564A1 (en) 2018-09-14 2020-03-19 Neuroenhancement Lab, LLC System and method of improving sleep
US10978632B2 (en) 2019-01-18 2021-04-13 Microsoft Technology Licensing, Llc Fabrication of a device
US10777728B2 (en) 2019-01-18 2020-09-15 Microsoft Technology Licensing, Llc Fabrication of a quantum device
US11925126B2 (en) 2019-03-03 2024-03-05 The University Of Chicago Technologies for tuning superconducting Josephson junctions
US11355690B2 (en) 2019-03-08 2022-06-07 Brookhaven Science Associates, Llc Superconducting qubit devices based on metal silicides
US11727295B2 (en) 2019-04-02 2023-08-15 International Business Machines Corporation Tunable superconducting resonator for quantum computing devices
US11621386B2 (en) 2019-04-02 2023-04-04 International Business Machines Corporation Gate voltage-tunable electron system integrated with superconducting resonator for quantum computing device
IL286613B1 (en) * 2019-04-19 2024-02-01 Ibm Structures and manufacturing methods for qubit frequency tuning for chip devices of quantum computing
US11195982B2 (en) 2019-04-19 2021-12-07 International Business Machines Corporation Qubit frequency tuning structures and fabrication methods for flip chip quantum computing devices
US10903412B2 (en) 2019-04-19 2021-01-26 International Business Machines Corporation Qubit frequency tuning structures and fabrication methods for flip chip quantum computing devices
US11786694B2 (en) 2019-05-24 2023-10-17 NeuroLight, Inc. Device, method, and app for facilitating sleep
KR102623309B1 (ko) * 2019-07-29 2024-01-09 마이크로소프트 테크놀로지 라이센싱, 엘엘씨 초전도체에 커플링된 반도체 나노와이어에 대한 제조 방법
US11581472B2 (en) 2019-08-07 2023-02-14 International Business Machines Corporation Superconductor-semiconductor Josephson junction
US11201273B2 (en) * 2019-09-13 2021-12-14 Microsoft Technology Licensing, Llc Semiconductor-superconductor heterostructure
US11793089B2 (en) * 2019-09-20 2023-10-17 Microsoft Technology Licensing, Llc Durable hybrid heterostructures and methods for manufacturing the same
US20210126181A1 (en) * 2019-10-24 2021-04-29 Microsoft Technology Licensing, Llc Semiconductor-superconductor hybrid device, its manufacture and uses
US20210126180A1 (en) * 2019-10-24 2021-04-29 Microsoft Technology Licensing, Llc Semiconductor-superconductor hybrid device
US11107966B2 (en) 2019-11-11 2021-08-31 International Business Machines Corporation Two-sided Majorana fermion quantum computing devices fabricated with ion implant methods
US20220393091A1 (en) * 2019-11-11 2022-12-08 The Trustees Of Princeton University Superconducting qubits based on tantalum
US11515460B2 (en) 2019-11-11 2022-11-29 International Business Machines Corporation Majorana fermion quantum computing devices with charge sensing fabricated with ion implant methods
US11316022B2 (en) * 2019-11-19 2022-04-26 International Business Machines Corporation Ion implant defined nanorod in a suspended Majorana fermion device
CN110970698B (zh) * 2019-12-20 2021-11-05 济南腾铭信息科技有限公司 超导耦合结构
US20210280763A1 (en) * 2019-12-23 2021-09-09 Microsoft Technology Licensing, Llc Superconductor heterostructures for semiconductor-superconductor hybrid structures
US11563162B2 (en) 2020-01-09 2023-01-24 International Business Machines Corporation Epitaxial Josephson junction transmon device
US11380836B2 (en) 2020-03-16 2022-07-05 International Business Machines Corporation Topological qubit device
US11522116B2 (en) 2020-04-13 2022-12-06 International Business Machines Corporation Vertical AL/EPI SI/AL, and also AL/AL oxide/AL, josephson junction devices for qubits
US11765985B2 (en) 2020-06-22 2023-09-19 International Business Machines Corporation Spurious junction prevention via in-situ ion milling
CN111704105B (zh) * 2020-06-23 2022-06-14 中国科学院半导体研究所 一种半导体/超导体异质结纳米线网络的制备方法
US11600658B2 (en) 2020-06-30 2023-03-07 International Business Machines Corporation Quantum coupler facilitating suppression of ZZ interactions between qubits
RU2743510C1 (ru) * 2020-07-10 2021-02-19 Федеральное государственное бюджетное учреждение "Национальный исследовательский центр "Курчатовский институт" Наноразмерное логическое устройство
RU2744161C1 (ru) * 2020-07-10 2021-03-03 Федеральное государственное бюджетное учреждение "Национальный исследовательский центр "Курчатовский институт" Наноразмерный логический инвертор для цифровых устройств
RU2744160C1 (ru) * 2020-07-10 2021-03-03 Федеральное государственное бюджетное учреждение "Национальный исследовательский центр "Курчатовский институт" Наноразмерный элемент цифровой логики
CN111762755A (zh) * 2020-07-13 2020-10-13 中国科学院半导体研究所 一种窄禁带半导体/超导体异质结纳米线的制备方法
US11495724B2 (en) 2020-07-21 2022-11-08 International Business Machines Corporation Superconducting structure and device surface termination with alloy
CN113517386B (zh) 2020-08-06 2022-05-31 阿里巴巴集团控股有限公司 约瑟夫森结、约瑟夫森结的制备方法、装置及超导电路
US11678591B2 (en) 2020-09-29 2023-06-13 International Business Machines Corporation Vacuum encapsulated Josephson junction
US11641785B2 (en) 2020-10-06 2023-05-02 International Business Machines Corporation Ion milling for frequency tuning of superconducting qubits
CN114512594A (zh) * 2020-10-27 2022-05-17 阿里巴巴集团控股有限公司 超导量子比特及其制备方法、量子储存器及量子计算机
WO2022087718A1 (en) * 2020-10-28 2022-05-05 The Governing Council Of The University Of Toronto Operator implementations for quantum computation
US11538977B2 (en) 2020-12-09 2022-12-27 International Business Machines Corporation Qubits with ion implant Josephson junctions
CN112763768B (zh) * 2020-12-21 2022-06-24 北京无线电计量测试研究所 一种用于直流量子小电压的驱动方法、***及控制器
EP4352664A1 (en) * 2021-06-11 2024-04-17 Seeqc Inc. System and method of flux bias for superconducting quantum circuits
CN116887663A (zh) * 2023-09-06 2023-10-13 量子科技长三角产业创新中心 一种超导量子电路及超导量子器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020179937A1 (en) * 2001-06-05 2002-12-05 D-Wave Systems, Inc. Four-terminal system for reading the state of a phase qubit
US20090274609A1 (en) * 2008-05-01 2009-11-05 Honda Motor Co., Ltd. Synthesis Of High Quality Carbon Single-Walled Nanotubes
US20120187378A1 (en) * 2010-11-10 2012-07-26 Microsoft Corporation Coherent Quantum Information Transfer Between Conventional Qubits

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3850580T2 (de) * 1987-01-30 1994-10-27 Hitachi Ltd Supraleiteranordnung.
US5057485A (en) * 1987-05-15 1991-10-15 Hitachi, Ltd. Light detecting superconducting Josephson device
JPH01161786A (ja) * 1987-12-18 1989-06-26 Toshiba Corp 超電導素子
WO2003019683A2 (en) 2001-08-29 2003-03-06 D-Wave Systems, Inc. Trilayer heterostructure josephson junctions
US6926921B2 (en) * 2003-05-05 2005-08-09 Hewlett-Packard Development Company, L.P. Imprint lithography for superconductor devices
EP1678741A1 (en) * 2003-09-12 2006-07-12 Kobenhavns Universitet Method of fabrication and device comprising elongated nanosize elements
FR2884916B1 (fr) * 2005-04-25 2007-06-22 Commissariat Energie Atomique Detecteur optique ultrasensible a grande resolution temporelle, utilisant un plasmon de surface
WO2008073529A2 (en) 2006-07-31 2008-06-19 Drexel University Integrated semiconductor and transition-metal oxide nanostructures and methods for preparing same
US8918152B2 (en) * 2007-02-13 2014-12-23 The Trustees Of The University Of Pennsylvania Parallel fabrication of nanogaps and devices thereof
WO2009096932A1 (en) * 2008-01-28 2009-08-06 Amit Goyal [100] or [110] aligned, semiconductor-based, large-area, flexible, electronic devices
CA2875262A1 (en) * 2012-05-30 2013-12-05 The Royal Institution For The Advancement Of Learning/Mcgill University Method and system for magnetic semiconductor solid state cooling
EP3164889B1 (en) * 2014-07-02 2023-06-07 University of Copenhagen A semiconductor josephson junction comprising a semiconductor nanowire and superconductor layers thereon

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020179937A1 (en) * 2001-06-05 2002-12-05 D-Wave Systems, Inc. Four-terminal system for reading the state of a phase qubit
US20090274609A1 (en) * 2008-05-01 2009-11-05 Honda Motor Co., Ltd. Synthesis Of High Quality Carbon Single-Walled Nanotubes
US20120187378A1 (en) * 2010-11-10 2012-07-26 Microsoft Corporation Coherent Quantum Information Transfer Between Conventional Qubits

Also Published As

Publication number Publication date
AU2015283229B2 (en) 2020-12-17
CA2953185A1 (en) 2016-01-07
EP3164889B1 (en) 2023-06-07
US10177297B2 (en) 2019-01-08
US20170141285A1 (en) 2017-05-18
US20190273196A1 (en) 2019-09-05
US20170133576A1 (en) 2017-05-11
US10903411B2 (en) 2021-01-26
US20190363237A1 (en) 2019-11-28
CN106575667A (zh) 2017-04-19
EP3164897A1 (en) 2017-05-10
AU2015282876A1 (en) 2017-02-02
US10367132B2 (en) 2019-07-30
US10720562B2 (en) 2020-07-21
CN106663691B (zh) 2020-07-07
AU2015283229A1 (en) 2017-02-02
EP3164897B1 (en) 2024-01-24
AU2015282876B2 (en) 2021-06-24
EP3164889C0 (en) 2023-06-07
EP3164897C0 (en) 2024-01-24
CA2953264A1 (en) 2016-01-07
WO2016001365A1 (en) 2016-01-07
EP3164889A1 (en) 2017-05-10
WO2016000836A1 (en) 2016-01-07
CN106663691A (zh) 2017-05-10

Similar Documents

Publication Publication Date Title
CN106575667B (zh) 半导体约瑟夫森结及其相关的传输子量子位
US11063201B2 (en) Method for fabricating superconducting devices using a focused ion beam
US10403809B2 (en) Manufacturing method for a nanostructured device using a shadow mask
US11727296B2 (en) Ultra low noise materials and devices for cryogenic superconductors and quantum bits
US6445024B1 (en) Ramp-edge structured tunneling devices using ferromagnet electrodes
Berti et al. Scanning tunneling microscopy and spectroscopy characterization of Nb films for quantum applications
AU2022204698B2 (en) A high-temperature superconducting qubit and fabrication method
Blamire et al. Nanopillar junctions
US20080146449A1 (en) Electrical device and method of manufacturing same
WO2002039509A2 (en) Hybrid oxide heterostructures and devices
Seredinski et al. Supercurrent in graphene Josephson junctions with narrow trenches in the quantum Hall regime
EP4270503A1 (en) Racetrack memory reading device based on josephson diode effect
Zarassi From quantum transport in semiconducting nanowires to hybrid semiconducting-superconducting qubits
Stornaiuolo et al. High Critical Temperature Superconductor Josephson Junctions and Other Exotic Structures
Yu et al. Sketched Nanoscale KTaO3-Based Superconducting Quantum Interference Device
Van Veldhoven Engineered Tunnel Barriers for a YBCO Single Electron Transistor
Pally Crystal-phase defined nanowire quantum dots as a platform for qubits
Jackel Bell Telephone Laboratories, Holmdel, New Jersey 07733
Garibaldi Optimization of YBCO nanostructures for SQUID applications
Lagarrigue et al. Memristive effects in YBa2Cu3O7-x devices with transistor-like structure
Mennema et al. Normal-state properties of high-angle grain boundaries in (Y, Ca) Ba 2 Cu 3 O 7− δ
Ke et al. Supercurrent in Graphene Josephson Junctions with Narrow Trenches in the Quantum Hall Regime

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant