CN106559180A - 基于速率兼容ldpc码的arq短报文通信方法 - Google Patents

Abstract

本发明属于短报文通信领域，公开了一种基于速率兼容LDPC码的ARQ短报文通信方法，采用的是速率兼容LDPC编解码与ARQ相结合的传输模式。以速率兼容LDPC码为前向纠错码，采用ARQ传输模式，当接收端检测到错误的数据包时,通过反馈信道发送重传请求，以提高数据的传输正确率和可靠性。

Description

基于速率兼容LDPC码的ARQ短报文通信方法

技术领域

本发明属于短报文通信技术领域，尤其涉及一种基于速率兼容LDPC(RateCompatible Low Density Parity Check，低密度奇偶校验)码的ARQ(Automatic RepeatreQuest，自动请求重传协议)短报文通信方法。

背景技术

目前，短报文业务的通信方法中，大多采用的是固定码率的卷积码传输，而且不带应答，仅对短消息进行一次发送。该方法主要承载短报文业务，针对实时性要求不高、信道条件较差的情况。

在信道状态信息可知的时变信道中，使用一个固定码率来传输码字是不理想的，为了使吞吐量达到最大，应当使用速率灵活变化的差错控制编码。

发明内容

针对上述现有技术点的缺点，本发明提供一种基于速率兼容LDPC码的ARQ短报文通信方法，能够提高数据传输的正确率和可靠性。

为达到上述目的，本发明采用如下技术方案予以实现。

一种基于速率兼容LDPC码的ARQ短报文通信方法，所述方法包括如下步骤：

步骤1，发送端获取256比特的信息码和32比特的CRC校验码，并将所述256比特的信息码和32比特的CRC校验码进行封装，得到一组288比特的发送数据；

步骤2，确定速率兼容LDPC码的校验矩阵，根据所述校验矩阵、所述288比特的发送数据，依次计算得到1/2码率校验码、1/3码率校验码、1/4码率校验码、1/5码率校验码、1/6码率校验码；

步骤3，发送端对所述288比特的发送数据依次添加1/2码率校验码和WALSH信息，组成第一实际发送数据，并将所述第一实际发送数据进行发送；所述WALSH信息中包含4比特的CRC校验码；

步骤4，接收端接收所述发送端发送的第一实际发送数据，对所述第一实际发送数据中4比特的CRC校验码进行解析，若所述4比特的CRC校验码不正确，则接收端请求发送端重发信号；若所述4比特的CRC校验码正确，则接收端对288比特的发送数据进行1/2码率的LDPC译码，并确定所述第一实际发送数据中包含的32比特的CRC校验码的校验结果是否正确；

步骤5，若所述第一实际发送数据中包含的32比特的CRC校验码的校验结果正确，则接收端向发送端返回译码正确的指令，结束该组288比特的发送数据数据的传输；

若所述第一实际发送数据中包含的32比特的CRC校验码的校验结果不正确，接收端向发送端返回译码不正确的指令，则发送端将所述第一实际发送数据中的1/2码率校验码替换为1/3码率校验码，并重新添加WALSH信息得到第二实际发送数据，并将所述第二实际发送数据再次发送给接收端；

步骤6，接收端接收所述发送端发送的第二实际发送数据，对所述第二实际发送数据中4比特的CRC校验码进行解析，若所述4比特的CRC校验码不正确，则接收端请求发送端重发信号；若所述4比特的CRC校验码正确，则接收端将所述第一实际发送数据中包含的288比特的发送数据和所述第二实际发送数据中包含的288比特的发送数据求平均，得到两次发送数据的平均值，将所述第一实际发送数据中包含的1/2码率校验码、所述第二实际发送数据中包含的1/3码率校验码、以及所述两次发送数据的平均值组成1/3码率对应的码字，根据所述1/3码率对应的码字的校验矩阵对所述1/3码率对应的码字进行1/3码率的LDPC译码；并确定所述第二实际发送数据中包含的32比特的CRC校验码的校验结果是否正确；

步骤7，若所述第二实际发送数据中包含的32比特的CRC校验码的校验结果正确，则接收端向发送端返回译码正确的指令，结束该组288比特的发送数据数据的传输；

若所述第二实际发送数据中包含的32比特的CRC校验码的校验结果不正确，接收端向发送端返回译码不正确的指令，则发送端将所述第二实际发送数据中的1/3码率校验码替换为1/4码率校验码，并重新添加WALSH信息得到第三实际发送数据，并将所述第三实际发送数据再次发送给接收端；

步骤8，接收端接收所述发送端发送的第三实际发送数据，对所述第三实际发送数据中4比特的CRC校验码进行解析，若所述4比特的CRC校验码不正确，则接收端请求发送端重发信号；若所述4比特的CRC校验码正确，则接收端将所述第一实际发送数据中包含的288比特的发送数据、所述第二实际发送数据中包含的288比特的发送数据、所述第三实际发送数据中包含的288位比特的发送数据求平均，得到三次发送数据的平均值，将所述第一实际发送数据中包含的1/2码率校验码、所述第二实际发送数据中包含的1/3码率校验码、所述第三实际发送数据中包含的1/4校验码、以及所述三次发送数据的平均值组成1/4码率对应的码字，根据所述1/4码率对应的码字的校验矩阵对所述1/4码率对应的码字进行1/4码率的LDPC译码；并确定所述第三实际发送数据中包含的32比特的CRC校验码的校验结果是否正确；

步骤9，若所述第三实际发送数据中包含的32比特的CRC校验码的校验结果正确，则接收端向发送端返回译码正确的指令，结束该组288比特的发送数据数据的传输；

若所述第三实际发送数据中包含的32比特的CRC校验码的校验结果不正确，接收端向发送端返回译码不正确的指令，则发送端将所述第三实际发送数据中的1/4码率校验码替换为1/5码率校验码，并重新添加WALSH信息得到第四实际发送数据，并将所述第四实际发送数据再次发送给接收端；

步骤10，接收端接收所述发送端发送的第四实际发送数据，对所述第四实际发送数据中4比特的CRC校验码进行解析，若所述4比特的CRC校验码不正确，则接收端请求发送端重发信号；若所述4比特的CRC校验码正确，则接收端将所述第一实际发送数据中包含的288比特的发送数据、所述第二实际发送数据中包含的288比特的发送数据、所述第三实际发送数据中包含的288比特的发送数据、以及所述第四实际发送数据中包含的288比特的发送数据求平均，得到四次发送数据的平均值，将所述第一实际发送数据中包含的1/2码率校验码、所述第二实际发送数据中包含的1/3码率校验码、所述第三实际发送数据中包含的1/4校验码、所述第四实际发送数据中包含的1/5校验码、以及所述四次发送数据的平均值组成1/5码率对应的码字，根据所述1/5码率对应的码字的校验矩阵对所述1/5码率对应的码字进行1/5码率的LDPC译码；并确定所述第四实际发送数据中包含的32比特的CRC校验码的校验结果是否正确；

步骤11，若所述第四实际发送数据中包含的32比特的CRC校验码的校验结果正确，则接收端向发送端返回译码正确的指令，结束该组288比特的发送数据数据的传输；

若所述第四实际发送数据中包含的32比特的CRC校验码的校验结果不正确，接收端向发送端返回译码不正确的指令，则发送端将所述第四实际发送数据中的1/5码率校验码替换为1/6码率校验码，并重新添加WALSH信息得到第五实际发送数据，并将所述第五实际发送数据再次发送给接收端；

步骤12，接收端接收所述发送端发送的第五实际发送数据，对所述第五实际发送数据中4比特的CRC校验码进行解析，若所述4比特的CRC校验码不正确，则接收端请求发送端重发信号；若所述4比特的CRC校验码正确，则接收端将所述第一实际发送数据中包含的288比特的发送数据、所述第二实际发送数据中包含的288比特的发送数据、所述第三实际发送数据中包含的288比特的发送数据、所述第四实际发送数据中包含的288比特的发送数据、以及所述第五实际发送数据中包含的288比特的发送数据求平均，得到五次发送数据的平均值，将所述第一实际发送数据中包含的1/2码率校验码、所述第二实际发送数据中包含的1/3码率校验码、所述第三实际发送数据中包含的1/4校验码、所述第四实际发送数据中包含的1/5校验码、所述第五实际发送数据中包含的1/6校验码联合、以及所述五次发送数据的平均值组成1/6码率对应的码字，根据所述1/6码率对应的码字的校验矩阵对所述1/6码率对应的码字进行LDPC译码，且发送端不再发送该组数据。

本发明技术方案的特点和进一步的改进为：

(1)所述288比特的发送数据与所述1/2码率校验码组成1/2码率对应的码字，所述1/2码率对应的码字与所述1/3码率校验码组成1/3码率对应的码字，所述1/3码率对应的码字与所述1/4码率校验码组成1/4码率对应的码字，所述1/4码率对应的码字与所述1/5码率校验码组成1/5码率对应的码字，所述1/5码率对应的码字与所述1/6码率校验码组成1/6码率对应的码字。

(2)步骤2中，确定速率兼容LDPC码的校验矩阵，具体包括：所述校验矩阵H＝[H_aH_b]，其中，H_b为双对角矩阵，即

且H_a为一个近似规则的矩阵，其由随机产生的矩阵经过行重集中算法或者列重集中算法得到；

1/2码率对应的码字的校验矩阵大小为32行64列，1/3码率对应的码字的校验矩阵大小为64行96列，1/4码率对应的码字的校验矩阵大小为96行128列，1/5码率对应的码字的校验矩阵大小为128行160列，1/6码率对应的码字的校验矩阵大小为160行192列。

(3)得到1/6码率对应的码字的校验矩阵后，分别通过截取其前32行64列数据组成1/2码率对应的码字的校验矩阵，截取其前64行96列数据组成1/3码率对应的码字的校验矩阵，截取其前96行128列数据组成1/4码率对应的码字的校验矩阵，截取其前128行160列数据组成1/5码率对应的码字的校验矩阵。

(4)步骤2中，根据校验矩阵、信息码，计算得到校验码，具体为：

设长度为k比特的信息码i＝(i₀，i₁，....i_k-1)，长度为n的码字c＝(i₀，i₁，...i_k-1，p₀，p₁，...p_n-k-1)；其中，p＝(p₀，p₁，...p_n-k-1)为校验码；

根据Hc^T＝0，其中，H＝H_(n-k)*n＝[A_(n-k)*kB_(n-k)*(n-k)]；

则有方程组：

求解所述方程组，得到校验码p＝(p₀，p₁，...p_n-k-1)。

(5)所述发送端设置有定时器，当发送端发送一组数据后，所述定时器开始计时；

若所述发送端在预设的最大译码时间内，未收到接收端发送的请求重发信号，或者未接收到接收端发送的译码正确的指令，或者未接收到接收端发送的译码不正确的指令，则所述发送端重发分组数据，直到发送端接收到接收端发送的请求重发信号，或者译码正确的指令，或者译码不正确的指令，或者重发分组数据的次数达到最大重传次数。

本发明提出了一种基于速率兼容LDPC码的ARQ短报文通信方法，相比于固定速率的报文通信，速率兼容LDPC码能够解决固定码率LDPC码传输的不足，在译码发生错误时，发送端根据应答所携带的信息，对发送数据进行调整，不重发码字，而是仅发送校验位的增量部分，接收端将收到的信息位和上次收到的信息位进行分集，并结合前面收到的高码率校验位，重新对新构成的具有较低速率的码字再次译码，增强低信噪比下报文传输成功率；另外，该编码还可以克服目前短报文通信传输速率慢的不足，在信道条件好的时候可以通过高码率的编码方式实现高速传输；使用速率兼容LDPC码的另外一个主要的优势是该序列中所有的编码都可以使用一对编译码器进行编码和译码，复杂度较低，通信效率得到显著提高。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种基于速率兼容LDPC码的ARQ短报文通信方法的流程示意图一；

图2为本发明实施例提供的一种基于速率兼容LDPC码的ARQ短报文通信方法的流程示意图二；

图3为本发明实施例提供的288比特的发送数据结构示意图；

图4为本发明实施例提供的速率兼容LDPC码各个码速率对应的码字的结构示意图；

图5为本发明实施例提供的速率兼容LDPC码的校验矩阵的结构示意图；

图6为本发明实施例提供的接收端译码时采用的译码算法的结构示意图；

图7为本发明实施例提供的速率兼容LDPC码误码率性能示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

CRC：循环冗余校验码(Cyclic Redundancy Check)；

基于速率兼容LDPC的短报文ARQ通信方法，采用的是速率兼容LDPC编解码与ARQ相结合的传输模式。本发明实施例以速率兼容LDPC码为前向纠错码，采用ARQ传输模式，当接收端检测到错误的数据包时，通过反馈信道发送重传请求，以提高数据的传输正确率和可靠性。

速率兼容(Rate Compatible，RC)编码为嵌套序列码，其中较高码速率的校验比特嵌入到低速率码的校验比特中，通过自适应地改变码率、发送功率，扩大码率动态变化范围，来适应时变的信道环境，以补偿由于衰落带来的性能恶化，保证较低的比特错误率，提高码的性能。

一种基于速率兼容LDPC码的ARQ短报文通信方法，参考图1，所述方法包括如下步骤：

步骤1，发送端获取256比特的信息码和32比特的CRC校验码，并将所述256比特的信息码和32比特的CRC校验码进行封装，得到288比特的发送数据；

步骤2，确定速率兼容LDPC码的校验矩阵，根据所述校验矩阵、所述288比特的发送数据，依次计算得到1/2码率校验码、1/3码率校验码、1/4码率校验码、1/5码率校验码、1/6码率校验码；

步骤3，发送端对所述288比特的发送数据依次添加1/2码率校验码和WALSH信息，组成第一实际发送数据，并将所述第一实际发送数据进行发送；所述WALSH信息中包含4比特的CRC校验码；

步骤4，接收端接收所述发送端发送的第一实际发送数据，对所述第一实际发送数据中4比特的CRC校验码进行解析，若所述4比特的CRC校验码不正确，则接收端请求发送端重发信号；若所述4比特的CRC校验码正确，则接收端对288比特的发送数据进行1/2码率的LDPC译码，并确定所述第一实际发送数据中包含的32比特的CRC校验码的校验结果是否正确；

步骤5，若所述第一实际发送数据中包含的32比特的CRC校验码的校验结果正确，则接收端向发送端返回译码正确的指令，结束该组288比特的发送数据数据的传输；

若所述第一实际发送数据中包含的32比特的CRC校验码的校验结果不正确，接收端向发送端返回译码不正确的指令，则发送端将所述第一实际发送数据中的1/2码率校验码替换为1/3码率校验码，并重新添加WALSH信息得到第二实际发送数据，并将所述第二实际发送数据再次发送给接收端；

步骤6，接收端接收所述发送端发送的第二实际发送数据，对所述第二实际发送数据中4比特的CRC校验码进行解析，若所述4比特的CRC校验码不正确，则接收端请求发送端重发信号；若所述4比特的CRC校验码正确，则接收端将所述第一实际发送数据中包含的288比特的发送数据和所述第二实际发送数据中包含的288比特的发送数据求平均，得到两次发送数据的平均值，将所述第一实际发送数据中包含的1/2码率校验码、所述第二实际发送数据中包含的1/3码率校验码、以及所述两次发送数据的平均值组成1/3码率对应的码字，根据所述1/3码率对应的码字的校验矩阵对所述1/3码率对应的码字进行1/3码率的LDPC译码；并确定所述第二实际发送数据中包含的32比特的CRC校验码的校验结果是否正确；

步骤7，若所述第二实际发送数据中包含的32比特的CRC校验码的校验结果正确，则接收端向发送端返回译码正确的指令，结束该组288比特的发送数据数据的传输；

若所述第二实际发送数据中包含的32比特的CRC校验码的校验结果不正确，接收端向发送端返回译码不正确的指令，则发送端将所述第二实际发送数据中的1/3码率校验码替换为1/4码率校验码，并重新添加WALSH信息得到第三实际发送数据，并将所述第三实际发送数据再次发送给接收端；

步骤8，接收端接收所述发送端发送的第三实际发送数据，对所述第三实际发送数据中4比特的CRC校验码进行解析，若所述4比特的CRC校验码不正确，则接收端请求发送端重发信号；若所述4比特的CRC校验码正确，则接收端将所述第一实际发送数据中包含的288比特的发送数据、所述第二实际发送数据中包含的288比特的发送数据、所述第三实际发送数据中包含的288位比特的发送数据求平均，得到三次发送数据的平均值，将所述第一实际发送数据中包含的1/2码率校验码、所述第二实际发送数据中包含的1/3码率校验码、所述第三实际发送数据中包含的1/4校验码、以及所述三次发送数据的平均值组成1/4码率对应的码字，根据所述1/4码率对应的码字的校验矩阵对所述1/4码率对应的码字进行1/4码率的LDPC译码；并确定所述第三实际发送数据中包含的32比特的CRC校验码的校验结果是否正确；

步骤9，若所述第三实际发送数据中包含的32比特的CRC校验码的校验结果正确，则接收端向发送端返回译码正确的指令，结束该组288比特的发送数据数据的传输；

若所述第三实际发送数据中包含的32比特的CRC校验码的校验结果不正确，接收端向发送端返回译码不正确的指令，则发送端将所述第三实际发送数据中的1/4码率校验码替换为1/5码率校验码，并重新添加WALSH信息得到第四实际发送数据，并将所述第四实际发送数据再次发送给接收端；

步骤10，接收端接收所述发送端发送的第四实际发送数据，对所述第四实际发送数据中4比特的CRC校验码进行解析，若所述4比特的CRC校验码不正确，则接收端请求发送端重发信号；若所述4比特的CRC校验码正确，则接收端将所述第一实际发送数据中包含的288比特的发送数据、所述第二实际发送数据中包含的288比特的发送数据、所述第三实际发送数据中包含的288比特的发送数据、以及所述第四实际发送数据中包含的288比特的发送数据求平均，得到四次发送数据的平均值，将所述第一实际发送数据中包含的1/2码率校验码、所述第二实际发送数据中包含的1/3码率校验码、所述第三实际发送数据中包含的1/4校验码、所述第四实际发送数据中包含的1/5校验码、以及所述四次发送数据的平均值组成1/5码率对应的码字，根据所述1/5码率对应的码字的校验矩阵对所述1/5码率对应的码字进行1/5码率的LDPC译码；并确定所述第四实际发送数据中包含的32比特的CRC校验码的校验结果是否正确；

步骤11，若所述第四实际发送数据中包含的32比特的CRC校验码的校验结果正确，则接收端向发送端返回译码正确的指令，结束该组288比特的发送数据数据的传输；

若所述第四实际发送数据中包含的32比特的CRC校验码的校验结果不正确，接收端向发送端返回译码不正确的指令，则发送端将所述第四实际发送数据中的1/5码率校验码替换为1/6码率校验码，并重新添加WALSH信息得到第五实际发送数据，并将所述第五实际发送数据再次发送给接收端；

步骤12，接收端接收所述发送端发送的第五实际发送数据，对所述第五实际发送数据中4比特的CRC校验码进行解析，若所述4比特的CRC校验码不正确，则接收端请求发送端重发信号；若所述4比特的CRC校验码正确，则接收端将所述第一实际发送数据中包含的288比特的发送数据、所述第二实际发送数据中包含的288比特的发送数据、所述第三实际发送数据中包含的288比特的发送数据、所述第四实际发送数据中包含的288比特的发送数据、以及所述第五实际发送数据中包含的288比特的发送数据求平均，得到五次发送数据的平均值，将所述第一实际发送数据中包含的1/2码率校验码、所述第二实际发送数据中包含的1/3码率校验码、所述第三实际发送数据中包含的1/4校验码、所述第四实际发送数据中包含的1/5校验码、所述第五实际发送数据中包含的1/6校验码联合、以及所述五次发送数据的平均值组成1/6码率对应的码字，根据所述1/6码率对应的码字的校验矩阵对所述1/6码率对应的码字进行LDPC译码，且发送端不再发送该组数据。

需要说明的是，所述288比特的发送数据与所述1/2码率校验码组成1/2码率对应的码字，所述1/2码率对应的码字与所述1/3码率校验码组成1/3码率对应的码字，所述1/3码率对应的码字与所述1/4码率校验码组成1/4码率对应的码字，所述1/4码率对应的码字与所述1/5码率校验码组成1/5码率对应的码字，所述1/5码率对应的码字与所述1/6码率校验码组成1/6码率对应的码字。

本发明实施例提供的速率兼容LDPC码的校验矩阵的特点：

(1)由于速率兼容LDPC码对信息进行编码后，能够得到不同的码率，因此其对应的校验矩阵应具有分段(节)的形式；

(2)为了实现不同码率的嵌套，其校验矩阵还应具有包含特性，即码率高的校验矩阵应包含于码率低的校验矩阵；

(3)考虑到实际应用的需求，构造的速率兼容LDPC码还应具有易于实现、编码复杂度低等特点，同时具有优良的译码性能。

步骤2中，确定速率兼容LDPC码的校验矩阵，具体包括：所述校验矩阵H＝[H_a H_b]，其中，H_b为双对角矩阵，即

且H_a为一个近似规则的矩阵，其由随机产生的矩阵经过行重集中算法或者列重集中算法得到；

行(列)重集中算法是指利用计算机搜索的方法来产生服从给定度分布矩阵的方法，其中度分布是指一个矩阵中行(列)重为i的个数所占总行(列)数的比例。例如给定列重度分布为「0，0.333，0.666」，设定需要构造大小为3行*6列的矩阵，则构造出的矩阵中列重为2的应有6*0.333＝2列，列重为3的应有6*0.666＝4列。

具体的，1/2码率对应的码字的校验矩阵大小为32行64列，1/3码率对应的码字的校验矩阵大小为64行96列，1/4码率对应的码字的校验矩阵大小为96行128列，1/5码率对应的码字的校验矩阵大小为128行160列，1/6码率对应的码字的校验矩阵大小为160行192列。

需要说明的是，在得到1/6码率对应的码字的校验矩阵后，分别通过截取其前32行64列数据组成1/2码率对应的码字的校验矩阵，截取其前64行96列数据组成1/3码率对应的码字的校验矩阵，截取其前96行128列数据组成1/4码率对应的码字的校验矩阵，截取其前128行160列数据组成1/5码率对应的码字的校验矩阵。

步骤2中，根据校验矩阵、信息码，计算得到校验码，具体为：

设长度为k比特的信息码i＝(i₀，i₁，....i_k-1)，长度为n的码字c＝(i₀，i₁，...i_k-1，p₀，p₁，...p_n-k-1)；其中，p＝(p₀，p₁，...p_n-k-1)为校验码；

根据Hc^T＝0，其中，H＝H_(n-k)*n＝[A_(n-k)*kB_(n-k)*(n-k)]；

则有方程组：

求解所述方程组，得到校验码p＝(p₀，p₁，...p_n-k-1)。

还需要补充的是，所述发送端设置有定时器，当发送端发送一组数据后，所述定时器开始计时；

若所述发送端在预设的最大译码时间内，未收到接收端发送的请求重发信号，或者未接收到接收端发送的译码正确的指令，或者未接收到接收端发送的译码不正确的指令，则所述发送端重发分组数据，直到发送端接收到接收端发送的请求重发信号，或者译码正确的指令，或者译码不正确的指令，或者重发分组数据的次数达到最大重传次数。

示例性的，本发明提出了基于速率兼容LDPC码的ARQ短报文通信方法，该方法的发送接收实现流程如图2所示。发端对上位机下传的数据进行波形结构的封装，每次封装为256比特数据加32比特CRC校验位共288比特，该信息结构图如图3所示。对这288比特封装之后，依次进行编码、交织、WALSH、加扰以及符号调制，最后连带传输层控制TLC(TransmitLevel Control)和同步报头PRE(Preamble)一起进行空中发送。接收端首先进行同步捕获，成功之后，对接收数据进行一系列与发端相逆的步骤，最终进行32比特CRC校验，根据校验结果进行ACK封装。

又示例性的，本发明实施例提供的1/2码率对应的码字、1/3码率对应的码字、1/4码率对应的码字、1/5码率对应的码字、1/6码率对应的码字的结构如图4所示。

又示例性的，本发明实施例提供的速率兼容LDPC码的校验矩阵如图5所示，其中，不同折线围成的矩阵从小到达依次对应高码率LDPC码的校验矩阵至低码率LDPC码的校验矩阵。

示例性的，本发明实施例接收端译码时采用的译码算法为和积算法(Sum-ProductAlgorithm，SPA)，该算法的实现框图如图6所示。

示例性的，本发明实施例还提供了速率兼容LDPC码的性能仿真，对数据段和CRC序列采用速率兼容LDPC编码，采用上述构造方法构造出160×192基矩阵，令扩展因子为9。则可以对长度288比特的信息进行1/2、1/3、1/4、1/5和1/6不同码率的编码。将1/6码率的编码结果存入缓存区，按照所需码率截取相应编码结果。

仿真环境：采用BPSK调制，在高斯信道下对其进行性能仿真，译码最大迭代次数为50次。

仿真结果：速率兼容LDPC码误码率性能如图7所示。与IEEE802.16e所采用的标准基矩阵性能进行比较，本发明实施例提供的速率兼容LDPC码可以兼容多种码率，在不同的码率下都能够达到较好性能。

还需要补充的是，ARQ流程：假定A发，B收。具体传递过程如下：A发送一个分组数据后，B如果正常接收，则B向A返回一个认可应答ACK。当B的ACK＝1时，则表示所有信息都完全无误的接收完毕，则结束所有流程；当B的ACK＝0时，则继续发送下一个分组数据。当A发送完一个分组数据时，打开定时器，在定时器的规定时间内(大于最大译码时间)，没有收到对方的ACK，则重发分组，此过程一直持续到该分组被接收返回ACK或达到其最大重传次数为止。

退出机制：当接收端完成ARQ握手并正确接收了若干数据包之后，突然信道变差，再也无法接收到信号，以至于根本没有ACK返回时，软件要有退出机制，防止出现无尽发送情况。解决方案为：对数据包的重发次数设定最大门限，如果在定时器溢出时没有收到ACK，则自动重发该包数据；当达到最大门限后还是没有收到接收方的ACK则发送端停止发送。

本发明提出了一种基于速率兼容LDPC码的ARQ短报文通信方法，相比于固定速率的报文通信，速率兼容LDPC码能够解决固定码率LDPC码传输的不足，在译码发生错误时，发送端根据应答所携带的信息，对发送数据进行调整，不重发码字，而是仅发送校验位的增量部分，接收端将收到的信息位和上次收到的信息位进行分集，并结合前面收到的高码率校验位，重新对新构成的具有较低速率的码字再次译码，增强低信噪比下报文传输成功率；另外，该编码还可以克服目前短报文通信传输速率慢的不足，在信道条件好的时候可以通过高码率的编码方式实现高速传输；使用速率兼容LDPC码的另外一个主要的优势是该序列中所有的编码都可以使用一对编译码器进行编码和译码，复杂度较低，通信效率得到显著提高。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (6)

1.一种基于速率兼容LDPC码的ARQ短报文通信方法，其特征在于，所述方法包括如下步骤：

步骤1，发送端获取256比特的信息码和32比特的CRC校验码，并将所述256比特的信息码和32比特的CRC校验码进行封装，得到一组288比特的发送数据；

步骤2，确定速率兼容LDPC码的校验矩阵，根据所述校验矩阵、所述288比特的发送数据，依次计算得到1/2码率校验码、1/3码率校验码、1/4码率校验码、1/5码率校验码、1/6码率校验码；

步骤3，发送端对所述288比特的发送数据依次添加1/2码率校验码和WALSH信息，组成第一实际发送数据，并将所述第一实际发送数据进行发送；所述WALSH信息中包含4比特的CRC校验码；

步骤4，接收端接收所述发送端发送的第一实际发送数据，对所述第一实际发送数据中4比特的CRC校验码进行解析，若所述4比特的CRC校验码不正确，则接收端请求发送端重发信号；若所述4比特的CRC校验码正确，则接收端对288比特的发送数据进行1/2码率的LDPC译码，并确定所述第一实际发送数据中包含的32比特的CRC校验码的校验结果是否正确；

步骤5，若所述第一实际发送数据中包含的32比特的CRC校验码的校验结果正确，则接收端向发送端返回译码正确的指令，结束该组288比特的发送数据的传输；

若所述第一实际发送数据中包含的32比特的CRC校验码的校验结果不正确，接收端向发送端返回译码不正确的指令，则发送端将所述第一实际发送数据中的1/2码率校验码替换为1/3码率校验码，并重新添加WALSH信息得到第二实际发送数据，并将所述第二实际发送数据再次发送给接收端；

步骤6，接收端接收所述发送端发送的第二实际发送数据，对所述第二实际发送数据中4比特的CRC校验码进行解析，若所述4比特的CRC校验码不正确，则接收端请求发送端重发信号；若所述4比特的CRC校验码正确，则接收端将所述第一实际发送数据中包含的288比特的发送数据和所述第二实际发送数据中包含的288比特的发送数据求平均，得到两次发送数据的平均值，将所述第一实际发送数据中包含的1/2码率校验码、所述第二实际发送数据中包含的1/3码率校验码、以及所述两次发送数据的平均值组成1/3码率对应的码字，根据所述1/3码率对应的码字的校验矩阵对所述1/3码率对应的码字进行1/3码率的LDPC译码；并确定所述第二实际发送数据中包含的32比特的CRC校验码的校验结果是否正确；

步骤7，若所述第二实际发送数据中包含的32比特的CRC校验码的校验结果正确，则接收端向发送端返回译码正确的指令，结束该组288比特的发送数据的传输；

若所述第二实际发送数据中包含的32比特的CRC校验码的校验结果不正确，接收端向发送端返回译码不正确的指令，则发送端将所述第二实际发送数据中的1/3码率校验码替换为1/4码率校验码，并重新添加WALSH信息得到第三实际发送数据，并将所述第三实际发送数据再次发送给接收端；

步骤8，接收端接收所述发送端发送的第三实际发送数据，对所述第三实际发送数据中4比特的CRC校验码进行解析，若所述4比特的CRC校验码不正确，则接收端请求发送端重发信号；若所述4比特的CRC校验码正确，则接收端将所述第一实际发送数据中包含的288比特的发送数据、所述第二实际发送数据中包含的288比特的发送数据、所述第三实际发送数据中包含的288位比特的发送数据求平均，得到三次发送数据的平均值，将所述第一实际发送数据中包含的1/2码率校验码、所述第二实际发送数据中包含的1/3码率校验码、所述第三实际发送数据中包含的1/4校验码、以及所述三次发送数据的平均值组成1/4码率对应的码字，根据所述1/4码率对应的码字的校验矩阵对所述1/4码率对应的码字进行1/4码率的LDPC译码；并确定所述第三实际发送数据中包含的32比特的CRC校验码的校验结果是否正确；

步骤9，若所述第三实际发送数据中包含的32比特的CRC校验码的校验结果正确，则接收端向发送端返回译码正确的指令，结束该组288比特的发送数据的传输；

若所述第三实际发送数据中包含的32比特的CRC校验码的校验结果不正确，接收端向发送端返回译码不正确的指令，则发送端将所述第三实际发送数据中的1/4码率校验码替换为1/5码率校验码，并重新添加WALSH信息得到第四实际发送数据，并将所述第四实际发送数据再次发送给接收端；

步骤10，接收端接收所述发送端发送的第四实际发送数据，对所述第四实际发送数据中4比特的CRC校验码进行解析，若所述4比特的CRC校验码不正确，则接收端请求发送端重发信号；若所述4比特的CRC校验码正确，则接收端将所述第一实际发送数据中包含的288比特的发送数据、所述第二实际发送数据中包含的288比特的发送数据、所述第三实际发送数据中包含的288比特的发送数据、以及所述第四实际发送数据中包含的288比特的发送数据求平均，得到四次发送数据的平均值，将所述第一实际发送数据中包含的1/2码率校验码、所述第二实际发送数据中包含的1/3码率校验码、所述第三实际发送数据中包含的1/4校验码、所述第四实际发送数据中包含的1/5校验码、以及所述四次发送数据的平均值组成1/5码率对应的码字，根据所述1/5码率对应的码字的校验矩阵对所述1/5码率对应的码字进行1/5码率的LDPC译码；并确定所述第四实际发送数据中包含的32比特的CRC校验码的校验结果是否正确；

步骤11，若所述第四实际发送数据中包含的32比特的CRC校验码的校验结果正确，则接收端向发送端返回译码正确的指令，结束该组288比特的发送数据的传输；

若所述第四实际发送数据中包含的32比特的CRC校验码的校验结果不正确，接收端向发送端返回译码不正确的指令，则发送端将所述第四实际发送数据中的1/5码率校验码替换为1/6码率校验码，并重新添加WALSH信息得到第五实际发送数据，并将所述第五实际发送数据再次发送给接收端；

步骤12，接收端接收所述发送端发送的第五实际发送数据，对所述第五实际发送数据中4比特的CRC校验码进行解析，若所述4比特的CRC校验码不正确，则接收端请求发送端重发信号；若所述4比特的CRC校验码正确，则接收端将所述第一实际发送数据中包含的288比特的发送数据、所述第二实际发送数据中包含的288比特的发送数据、所述第三实际发送数据中包含的288比特的发送数据、所述第四实际发送数据中包含的288比特的发送数据、以及所述第五实际发送数据中包含的288比特的发送数据求平均，得到五次发送数据的平均值，将所述第一实际发送数据中包含的1/2码率校验码、所述第二实际发送数据中包含的1/3码率校验码、所述第三实际发送数据中包含的1/4校验码、所述第四实际发送数据中包含的1/5校验码、所述第五实际发送数据中包含的1/6校验码联合、以及所述五次发送数据的平均值组成1/6码率对应的码字，根据所述1/6码率对应的码字的校验矩阵对所述1/6码率对应的码字进行LDPC译码，且发送端不再发送该组288比特的发送数据。

2.根据权利要求1所述的一种基于速率兼容LDPC码的ARQ短报文通信方法，其特征在于，

所述288比特的发送数据与所述1/2码率校验码组成1/2码率对应的码字，所述1/2码率对应的码字与所述1/3码率校验码组成1/3码率对应的码字，所述1/3码率对应的码字与所述1/4码率校验码组成1/4码率对应的码字，所述1/4码率对应的码字与所述1/5码率校验码组成1/5码率对应的码字，所述1/5码率对应的码字与所述1/6码率校验码组成1/6码率对应的码字。

3.根据权利要求1或2所述的一种基于速率兼容LDPC码的ARQ短报文通信方法，其特征在于，步骤2中，确定速率兼容LDPC码的校验矩阵，具体包括：所述校验矩阵H＝[H_aH_b]，其中，H_b为双对角矩阵，即

$H_b=\left[\begin{array}{cccccc}1& & & & & \\ 1& 1& & & & \\ & 1& 1& & & \\ & & & \mathrm{......}& & \\ & & & 1& 1& \\ & & & & 1& 1\end{array}\right]$

且H_a为一个近似规则的矩阵，其由随机产生的矩阵经过行重集中算法或者列重集中算法得到；

1/2码率对应的码字的校验矩阵大小为32行64列，1/3码率对应的码字的校验矩阵大小为64行96列，1/4码率对应的码字的校验矩阵大小为96行128列，1/5码率对应的码字的校验矩阵大小为128行160列，1/6码率对应的码字的校验矩阵大小为160行192列。

4.根据权利要求3所述的一种基于速率兼容LDPC码的ARQ短报文通信方法，其特征在于，得到1/6码率对应的码字的校验矩阵后，分别通过截取其前32行64列数据组成1/2码率对应的码字的校验矩阵，截取其前64行96列数据组成1/3码率对应的码字的校验矩阵，截取其前96行128列数据组成1/4码率对应的码字的校验矩阵，截取其前128行160列数据组成1/5码率对应的码字的校验矩阵。

5.根据权利要求3所述的一种基于速率兼容LDPC码的ARQ短报文通信方法，其特征在于，步骤2中，根据校验矩阵、信息码，计算得到校验码，具体为：

设长度为k比特的信息码i＝(i₀，i₁，....i_k-1)，长度为n的码字c＝(i₀，i₁，...i_k-1，p₀，p₁，...p_n-k-1)；其中，p＝(p₀，p₁，...p_n-k-1)为校验码；

根据Hc^T＝0，其中，H＝H_(n-k)*n＝[A_(n-k)*kB(_n-k)*(n-k)]；

则有方程组：

$\left\{\begin{array}{c}{a}_{00}{i}_0+a_{01}{i}_1+\mathrm{...}+a_{0,k-1}{i}_{k-1}+p_0=0\\ a_{10}{i}_0+a_{11}{i}_1+\mathrm{...}+a_{1,k-1}{i}_{k-1}+p_0+p_1=0\\ .\\ .\\ .\\ a_{n-k-1,0}{i}_0+a_{n-k-1,1}{i}_1+\mathrm{...}+a_{n-k-1,k-1}{i}_{k-1}+p_{n-k-2}+p_{n-k-1}=0\end{array}\right.$

求解所述方程组，得到校验码p＝(p₀，p₁，...p_n-k-1)。

6.根据权利要求1所述的一种基于速率兼容LDPC码的ARQ短报文通信方法，其特征在于，所述发送端设置有定时器，当发送端发送一组数据后，所述定时器开始计时；

若所述发送端在预设的最大译码时间内，未收到接收端发送的请求重发信号，或者未接收到接收端发送的译码正确的指令，或者未接收到接收端发送的译码不正确的指令，则所述发送端重发分组数据，直到发送端接收到接收端发送的请求重发信号，或者译码正确的指令，或者译码不正确的指令，或者重发分组数据的次数达到最大重传次数。