CN106538072B - 具有降低的可见度的金属微结构及其制备方法 - Google Patents

具有降低的可见度的金属微结构及其制备方法 Download PDF

Info

Publication number
CN106538072B
CN106538072B CN201580033364.2A CN201580033364A CN106538072B CN 106538072 B CN106538072 B CN 106538072B CN 201580033364 A CN201580033364 A CN 201580033364A CN 106538072 B CN106538072 B CN 106538072B
Authority
CN
China
Prior art keywords
substrate
major surface
roughened
pattern
resist layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580033364.2A
Other languages
English (en)
Other versions
CN106538072A (zh
Inventor
马修·S·斯泰
马修·R·史密斯
米哈伊尔·L·佩库罗夫斯基
约翰·T·斯特兰德
莫塞斯·M·大卫
格伦·A·杰里
詹姆斯·R·斯塔基
埃利森·卡瓦卡米
卡尔·K·斯腾斯瓦德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3M Innovative Properties Co
Original Assignee
3M Innovative Properties Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3M Innovative Properties Co filed Critical 3M Innovative Properties Co
Publication of CN106538072A publication Critical patent/CN106538072A/zh
Application granted granted Critical
Publication of CN106538072B publication Critical patent/CN106538072B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • H05K3/048Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0274Optical details, e.g. printed circuits comprising integral optical means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0277Bendability or stretchability details
    • H05K1/028Bending or folding regions of flexible printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0108Transparent
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681Mesh conductors, e.g. as a ground plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108Male die used for patterning, punching or transferring
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09Treatments involving charged particles
    • H05K2203/095Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • ing And Chemical Polishing (AREA)
  • Chemically Coating (AREA)

Abstract

本发明公开了一种在基底上形成的具有降低的可见度的导电图案。基底的主表面的区域被选择性地粗糙化以在基底的主表面上形成粗糙化图案。导电迹线直接形成在粗糙化区域上并且与基底的主表面上的粗糙化图案共形。

Description

具有降低的可见度的金属微结构及其制备方法
技术领域
本公开涉及具有可见度降低的导电图案的制品和形成这些制品的方法。
背景技术
本领域中已知,在需要透光率以及电导率的应用中使用基于金属的导体网格。此类应用的示例包括屏蔽显示器的电磁干扰。在工业中,网格通常理解为表示具有连接迹线的图案几何形状,这些连接迹线由开放区域隔开以形成多个单元。
已经观察到,在当前工作中,当一体化到显示器中并在反射的准直光束下(诸如在日光直射下)观看时,一些网格设计可产生不期望的视觉效果。例如,示例性不期望的视觉效果包括,针对反射光的星芒图案和通过光干涉导致的彩色的反射光带(类似于彩虹),当包含线性迹线和重复的单元几何形状的网格设置在诸如塑料薄膜或玻璃的未改性基底上时,可观察到以上每种视觉效果。具有线性迹线的网格的示例性示例包括具有六边形以及正方形单元的网格。针对基于线性迹线的导体网格还可显现烁光,即反射光点的不期望的视觉迹象。
本领域中一些技术人员人已试图使用环境光减少构件,诸如,光学干涉构件。参见PCT国际公布WO 2003/105248,其公开了一种光学干涉构件,该构件包括:半吸收构件层,用于反射一部分入射环境光;基本透明层,用于相移另一部分环境光;以及反射层,用于反射相移后的环境光,使得光的两个反射部分异相并且从而进行相消干涉。
其他技术人员已试图使用具有用于设置导体微图案的纳米微结构化表面的基底。参见美国专利公布2013/0299214,其公开了一种制品,该制品具有(a)基底,该基底具有在暴露于空气时抗反射的第一纳米结构化表面和相对的第二表面;和(b)设置在基底的第一表面上的导体微图案。
发明内容
当基于金属的导体网格一体化到例如显示器中并在反射的准直光束下(诸如在日光直射下)观看时,希望从降低这些网格的可见度方面改善它们的视觉迹象。
简而言之,在一个方面,本公开描述了一种在基底上形成导电图案的方法。基底的主表面的区域可选择性地粗糙化以在基底的主表面上形成至少一个粗糙化图案。一条或多条导电迹线可直接形成在基底的主表面的粗糙化区域上。导电迹线具有一个或多个与基底的主表面上的粗糙化图案共形的表面。
在另一个方面,提供了一种在基底上形成具有降低的可见度的导电图案的方法。在基底的主表面上提供抗蚀剂层。抗蚀剂层包括抗蚀剂图案,该抗蚀剂图案包括具有减小的厚度的下陷区域。蚀刻抗蚀剂层以移除下陷区域,从而形成剥离掩模(lift-off mask)并且选择性地暴露基底的主表面的位于下陷区域下面的区域。继续该蚀刻以粗糙化基底的主表面的暴露区域,从而在基底的主表面上形成至少一个粗糙化图案。金属层设置在抗蚀剂层上以直接在基底的主表面的粗糙化区域上形成多条导电迹线。多条导电迹线被定位成形成对应于基底的主表面上的粗糙化图案的导电图案。将剥离掩模以及金属层的位于剥离掩模上的部分从基底移除,以在基底上显露导电图案。
在另一个方面,提供了一种在基底上形成图案的方法。在基底的主表面上提供抗蚀剂层。抗蚀剂层包括抗蚀剂图案,该抗蚀剂图案包括具有减小的厚度的下陷区域。蚀刻抗蚀剂层以移除下陷区域,从而形成剥离掩模并且选择性地暴露基底的主表面的位于下陷区域下面的区域。继续该蚀刻以粗糙化基底的主表面的暴露区域,从而在基底的主表面上形成至少一个粗糙化图案。将剥离掩模从基底移除以显露至少一个粗糙化图案。
在另一个方面,制品包括具有能够通过反应离子蚀刻而粗糙化的主表面的柔性基底。主表面包括选择性粗糙化区域和非粗糙化区域以形成至少一个粗糙化图案。一条或多条导电迹线设置在柔性基底的主表面的选择性粗糙化区域上。导电迹线与柔性基底的主表面的选择性粗糙化区域直接接触并且共形。
在另一个方面,制品包括具有能够通过反应离子蚀刻而粗糙化的主表面的柔性聚合物基底。主表面包括选择性粗糙化区域和非粗糙化区域。选择性粗糙化区域形成包括一条或多条粗糙化迹线的至少一个粗糙化图案。粗糙化迹线具有0.2微米至5微米的特征宽度和0.1微米至1微米的表面粗糙度。
在另一个方面,触摸屏传感器包括第一基底和第二基底,该第一基底和该第二基底通过设置在两者间的光学透明粘合剂连接。第一基底和第二基底中的至少一者包括下述制品:该制品为具有能够通过反应离子蚀刻而粗糙化的主表面的柔性基底。主表面包括选择性粗糙化区域和非粗糙化区域以形成至少一个粗糙化图案。一条或多条导电迹线设置在柔性基底的主表面的选择性粗糙化区域上。导电迹线与柔性基底的主表面的选择性粗糙化区域直接接触并且共形。
在另一个方面,触摸屏传感器包括第一基底和第二基底,该第一基底和该第二基底通过设置在两者间的光学透明粘合剂连接。第一基底和第二基底中的至少一者包括下述制品:该制品包括具有能够通过反应离子蚀刻而粗糙化的主表面的柔性聚合物基底。主表面包括选择性粗糙化区域和非粗糙化区域。选择性粗糙化区域形成包括一条或多条粗糙化迹线的至少一个粗糙化图案。粗糙化迹线具有0.2微米至5微米的特征宽度和0.1微米至1微米的表面粗糙度。
在本公开的示例性实施方案中获得各种意外的结果和优点。本公开的示例性实施方案的一个此优点在于基底的主表面是选择性粗糙化的以用于金属化。即,仅仅主表面的位于导电图案下面的区域是粗糙化的。这使得基底表面的其它区域在形成导电图案过程中免受蚀刻或污染。
示例性实施方案列表
示例性实施方案列于以下。应当理解实施方案1-15、16-19、20-22、23-35和36中的任一个可以组合。
实施方案1:一种在基底上形成导电图案的方法,该方法包括:
选择性地粗糙化基底的主表面的区域以在基底的主表面上形成至少一个粗糙化图案;以及
直接在基底的主表面的粗糙化区域上形成一条或多条导电迹线,
其中导电迹线具有一个或多个与基底的主表面上的粗糙化图案共形的表面。
实施方案2:根据实施方案1所述的方法,其中导电迹线仅接触粗糙化区域上的基底,并且导电迹线形成与基底的主表面上的粗糙化图案对应的导电图案。
实施方案3:根据实施方案1或2所述的方法,还包括在基底的主表面上的抗蚀剂层上形成抗蚀剂图案,任选地其中形成抗蚀剂图案是使用微复制工艺实现的,该微复制工艺包括在抗蚀剂层上形成具有减小的厚度的下陷区域,该抗蚀剂层通过辐射固化。
实施方案4:根据实施方案1或2所述的方法,该方法还包括在基底的主表面上的抗蚀剂层上形成抗蚀剂图案,任选地其中形成抗蚀剂图案是使用压印工艺实现的,该压印工艺包括在基底的主表面上涂覆抗蚀剂层,以及将具有凸起特征的压印工具推压到抗蚀剂层中以形成下陷区域,该下陷区域具有减小的厚度并且对应于压印工具的凸起特征。
实施方案5:根据实施方案3或4所述的方法,该方法还包括反应离子蚀刻抗蚀剂层以移除下陷区域、形成剥离掩模,并且选择性地暴露基底的主表面的位于下陷区域下面的区域。
实施方案6:根据实施方案5所述的方法,其中选择性地粗糙化基底的主表面的区域包括继续该蚀刻以粗糙化基底的主表面的暴露区域。
实施方案7:根据实施方案6所述的方法,其中形成导电迹线包括在抗蚀剂层和粗糙化区域上沉积至少一个金属层,以及将剥离掩模和金属层的位于剥离掩模上的部分从基底移除,以在基底上显露导电图案。
实施方案8:根据实施方案4-7中任一项所述的方法,该方法还包括在将压印工具推压到抗蚀剂层中时加热抗蚀剂层。
实施方案9:根据实施方案4-8中任一项所述的方法,其中抗蚀剂层包括可热压印的聚合物层。
实施方案10:根据实施方案3-9中任一项所述的方法,其中移除抗蚀剂层包括压力冲洗抗蚀剂层。
实施方案11:根据实施方案3-10中任一项所述的方法,其中抗蚀剂层包括水溶性聚合物层。
实施方案12:根据前述任一项实施方案所述的方法,其中基底是包括聚合物材料的柔性、基于膜的基底。
实施方案13:根据实施方案12所述的方法,其中基底包括聚(对苯二甲酸乙二醇酯)(PET)、聚(对苯二甲酸丁二醇酯)(PBT)、聚(萘二甲酸乙二醇酯)(PEN)或它们的组合。
实施方案14:根据前述任一项实施方案所述的方法,其中导电迹线中的至少一条导电迹线包括金属层和黑化层,并且黑化层设置在基底的主表面的粗糙化区域和金属层之间。
实施方案15:根据前述任一项实施方案所述的方法,其中导电迹线中的至少一条导电迹线包括金属层和黑化层,该金属层设置在基底的主表面的粗糙化区域和黑化层之间。
实施方案16:一种在基底上形成具有降低的可见度的导电图案的方法,该方法包括:
在基底的主表面上提供抗蚀剂层,该抗蚀剂层包括具有下陷区域的抗蚀剂图案,该下陷区域具有减小的厚度;
蚀刻抗蚀剂层以移除下陷区域,从而形成剥离掩模并且选择性地暴露基底的主表面的位于下陷区域下面的区域;
继续该蚀刻以粗糙化基底的主表面的暴露区域,从而在基底的主表面上形成至少一个粗糙化图案;
在抗蚀剂层上沉积金属层以直接在基底的主表面的粗糙化区域上形成多条导电迹线,该多条导电迹线被定位成形成对应于基底的主表面上的粗糙化图案的导电图案;以及
将剥离掩模以及金属层的位于剥离掩模上的部分从基底移除,以在基底上显露导电图案。
实施方案17:根据实施方案16所述的方法,其中导电迹线中的至少一条导电迹线具有与基底的主表面的粗糙化区域直接接触的底表面,并且底表面的表面形态与粗糙化区域共形,使得导电迹线的底表面能够散射入射的可见光以降低导电图案的可见度。
实施方案18:根据实施方案16所述的方法,其中提供抗蚀剂层包括在基底的主表面上涂覆抗蚀剂层,以及通过具有凸起特征的压印工具热压印到抗蚀剂层中以产生抗蚀剂图案,下陷区域对应于压印工具的凸起特征。
实施方案19:根据实施方案16所述的方法,其中提供抗蚀剂层包括通过微复制工艺在抗蚀剂层上产生抗蚀剂图案,其中抗蚀剂层通过辐射固化。
实施方案20:一种在基底上形成图案的方法,该方法包括:
在基底的主表面上提供抗蚀剂层,该抗蚀剂层包括具有下陷区域的抗蚀剂图案,该下陷区域具有减小的厚度;
蚀刻抗蚀剂层以移除下陷区域,从而形成剥离掩模并且选择性地暴露基底的主表面的位于下陷区域下面的区域;
继续该蚀刻以粗糙化基底的主表面的暴露区域,从而在基底的主表面上形成至少一个粗糙化图案;以及
将剥离掩模从基底移除以显露至少一个粗糙化图案。
实施方案21:根据实施方案20所述的方法,其中提供抗蚀剂层包括在基底的主表面上涂覆抗蚀剂层,以及通过具有凸起特征的压印工具热压印到抗蚀剂层中以产生抗蚀剂图案,下陷区域对应于压印工具的凸起特征。
实施方案22:根据实施方案20所述的方法,其中提供抗蚀剂层包括任选地通过微复制工艺在抗蚀剂层上产生抗蚀剂图案,其中抗蚀剂层通过辐射固化。
实施方案23:一种制品,该制品包括:
柔性基底,该柔性基底具有能够通过反应离子蚀刻而粗糙化的主表面,该主表面包括选择性粗糙化区域和非粗糙化区域以形成至少一个粗糙化图案;以及
一条或多条导电迹线,该一条或多条导电迹线设置在柔性基底的主表面的选择性粗糙化区域上,这些导电迹线与柔性基底的主表面的选择性粗糙化区域直接接触并且共形。
实施方案24:根据实施方案23所述的制品,其中导电迹线仅接触基底的主表面的选择性粗糙化区域上的基底,并且导电迹线被定位成形成与基底的主表面上的粗糙化图案对应的导电图案。
实施方案25:根据实施方案23或24所述的制品,其中柔性基底包括透明聚合物膜。
实施方案26:根据实施方案25所述的制品,其中聚合物膜包括聚(对苯二甲酸乙二醇酯)(PET)、聚(对苯二甲酸丁二醇酯)(PBT)、聚(萘二甲酸乙二醇酯)(PEN)或它们的组合。
实施方案27:根据实施方案23-26中任一项所述的制品,其中导电迹线具有0.2微米至5微米的特征宽度,并且任选地具有25nm至500nm的特征厚度。
实施方案28:根据实施方案23-27中任一项所述的制品,其中导电迹线中的至少一条导电迹线具有与基底的主表面的选择性粗糙化区域直接接触的底表面以及与底表面相对的上表面,并且底表面具有与基底的主表面的选择性粗糙化区域共形的表面形态,其中导电迹线中的至少一条导电迹线仅接触选择性粗糙化区域上的基底,并且另外,其中导电迹线形成与基底的主表面的选择性粗糙化区域对应的导电图案。
实施方案29:根据实施方案28所述的制品,其中导电迹线中的至少一条导电迹线的底表面具有0.1微米至1微米的表面粗糙度。
实施方案30:根据实施方案28或29所述的制品,其中上表面的表面形态遵循相应底表面的表面形态。
实施方案31:根据实施方案28-30中任一项所述的制品,其中导电迹线中的至少一条导电迹线的上表面具有0.1微米至1微米的表面粗糙度。
实施方案32:根据实施方案23-31中任一项所述的制品,其中导电迹线中的至少一条导电迹线包括金属层和黑化层。
实施方案33:根据实施方案23-32中任一项所述的制品,其中黑化层设置在主表面的粗糙化区域和金属层之间。
实施方案34:根据实施方案23-32中任一项所述的制品,其中金属层设置在主表面的粗糙化区域和黑化层之间。
实施方案35:根据实施方案23-34中任一项所述的制品,其中金属层包括以下中的至少一种:铜、银、铝、金以及它们的组合。
实施方案36:一种制品,该制品包括:
柔性聚合物基底,该柔性聚合物基底具有能够通过反应离子蚀刻而粗糙化的主表面,
该主表面包括选择性粗糙化区域和非粗糙化区域,该选择性粗糙化区域形成包括一条或多条粗糙化迹线的至少一个粗糙化图案,并且
粗糙化迹线具有0.2微米至5微米的特征宽度和0.1微米至1微米的表面粗糙度。
实施方案37:一种触摸屏传感器,该触摸屏传感器包括:
各自包括实施方案23-36中任一项所述的制品的第一基底和第二基底,其中第一基底和第二基底通过设置在两者间的光学透明粘合剂连接。
对本公开的示例性实施方案的各个方面和优点进行了汇总。上文的发明内容并非旨在描述本公开的当前某些示例性实施方案的每个例示的实施方案或每种实施方式。下面的附图和具体实施方式更具体地举例说明使用本文所公开的原理的某些优选实施方案。
附图说明
结合附图来考虑本公开的各种实施方案的以下详细描述可更完全地理解本公开,其中:
图1是根据一个实施方案的基底上的导电图案的示意性俯视平面图。
图2A是根据一个实施方案的具有承载于其上的抗蚀剂层的基底的剖视图。
图2B是压印工具和图2A的基底的剖视图。
图2C是图2B的压印工具和基底的剖视图,示出了被按压到基底上的抗蚀剂层中的压印工具。
图2D是图2C中的在压印工具压缩到抗蚀剂层中之后的基底的剖视图。
图2E是图2D的基底的剖视图,示出了基底上的选择性粗糙化图案。
图2F是图2E的局部放大视图。
图2G是示出了基底上的选择性粗糙化图案的图2E中的基底的一部分的透视图扫描电镜(SEM)图像。
图2H是根据一个实施方案的图2E的基底的剖视图,示出了剥离掩模上的金属沉积。
图2I是根据另一个实施方案的图2E的基底的剖视图,示出了剥离掩模上的黑化层和金属层。
图2J是图2H的基底的剖视图,示出了剥离掩模的移除。
图2K是图2J的局部放大视图。
图2L是图2I的基底的剖视图,示出了黑化层和金属层的金属叠层。
图2M是图2L的局部放大视图。
图3是根据一个实施方案的示出在基底上形成导电图案的方法的流程图。
图4A是实施例1的平面图的显微镜图像(25x放大倍率)。
图4B是图4A的局部放大视图(100x放大倍率)。
图4C是图4A的局部放大视图(500x放大倍率),示出了导电迹线。
图5是实施例1的平面图的扫描电镜(SEM)图像。
在这些附图中,类似的附图标号表示类似的元件。虽然可不按比例绘制的以上附图阐述了本公开的各种实施方案,但还可想到其它实施方案,如在具体实施方式中所指出的。在所有情况下,本公开都通过示例性实施方案的表示而非通过表述限制来描述当前公开的发明。应当理解,本领域的技术人员可设计出许多其它修改形式和实施方案,这些修改形式和实施方案在本公开的范围和实质内。
具体实施方式
本公开提供了一种在基底上形成具有降低的可见度的导电图案的方法。基底的主表面的区域可选择性地粗糙化以在基底的主表面上形成至少一个粗糙化图案。一条或多条导电迹线可直接形成在基底的主表面的粗糙化区域上。导电迹线可具有一个或多个与基底的主表面上的粗糙化图案共形的表面。这使得导电迹线漫反射入射光,从而降低基底上的导电图案的可见度。
图1示出了根据一个实施方案的设置在基底6的主表面8上的导电图案10的例示性几何形状的俯视平面图。导电图案10包括限定多个开放区单元14的多条导电迹线12。导电迹线12直接形成在基底6的主表面8的选择性粗糙化区域上。在图1的实施方案中,导电迹线12仅接触选择性粗糙化区域(在图1中不可见,因为其被导电迹线12完全覆盖)上的基底6。即,通过导电迹线12形成的导电图案10对应于通过基底6的主表面8上的选择性粗糙化区域形成的粗糙化图案。应当理解,在一些实施方案中,导电迹线12可部分地覆盖基底6的主表面8处的选择性粗糙化区域。还应理解,在其它实施方案中,导电迹线12可接触主表面8的非粗糙化区域处的基底6。
图1的几何形状包括由弯曲的导电迹线12限定的单元14。还应当理解,导电图案10可具有任何合适的几何形状。在一些实施方案中,导电图案10可包括例如点、迹线、填充的形状或它们的组合。导电迹线12可以是线性的或非线性的。
导电迹线12可与基底6的主表面8上的粗糙化图案共形并且提供粗糙化表面以漫反射入射光。与平坦反射基底表面(例如,典型的聚(对苯二甲酸乙二醇酯)或PET膜的表面)上同样制造的图案的反射率相比,导电图案10的反射率可通过基底6的主表面8处的选择性粗糙化区域上的沉积而减小。本公开中描述的实施方案可降低导电图案10的可见度。在一些实施方案中,来自导电图案10的某些潜在不期望的视觉特征的入射率可显著减小。对于自面向基底6的主表面8的方向观看、成像或测量导电图案10,该减小可能尤其明显。
在一些实施方案中,导电迹线12的反射率小于90%、小于50%、小于20%、小于10%、小于5%或小于1%,在垂直入射角度下并且在朝基底6的其上设置有导电迹线12的主表面8取向的方向上测量的。作为对照,诸如银或铝的平滑薄膜金属在可见光谱中的镜面反射率可超过90%。用于降低导电图案的反射率的具体措施是本公开的主题。该措施解决当金属沉积物具有较高光学密度(即,不透明的金属沉积物,例如透射小于5%可见光或甚至小于1%可见光)时基底上的金属沉积物的高反射率问题,并因此使原本不透明反射金属涂层、沉积物或微图案具有降低的可见度。
导电迹线12可具有例如25nm至500nm的厚度和例如0.5微米至10微米的宽度。在一些实施方案中,导电迹线12可具有100nm至1微米的厚度和1微米至10微米的宽度。导电迹线12可包括一种或多种金属,例如以下中的至少一种:金、银、钯、铂、铝、铜、钼、镍、锡、钨、合金以及它们的组合。在一些实施方案中,导电迹线12可包括铜、银和铝中的至少一种。应当理解,导电迹线12可包括任何合适的导电材料。在一个实施方案中,导电迹线12可包括复合材料,例如金属填充的聚合物。
基底6可包括聚合物材料。在一些实施方案中,基底6可以是呈平片形式并且柔韧性和强度足以以卷对卷方式进行处理的聚合物膜。用作本文所述制品中的基底的聚合物膜有时被称为基底膜。所谓卷对卷,是指将材料卷绕到支撑件上或从支撑件上退绕下,以及以某些方式进一步加工的过程。进一步加工的示例包括涂覆、裁切(slitting)、冲切(blanking)以及暴露于辐射等。可将聚合物膜制成多种厚度,通常为例如在5微米至1000微米的范围内。在一些实施方案中,聚合物膜厚度在25微米至500微米、或50微米至250微米或75微米至200微米的范围内。卷对卷聚合物膜可以具有至少12英寸、24英寸、36英寸或48英寸的宽度。聚合物膜可包括例如聚(对苯二甲酸乙二醇酯)(PET)、聚(对苯二甲酸丁二醇酯)(PBT)、聚(萘二甲酸乙二醇酯)(PEN)、聚碳酸酯、三乙酸纤维素等。在一些实施方案中,基底6可包括PET、PBT、PEN或它们的组合。
在一些实施方案中,导电图案10可通过以下方式形成:选择性地粗糙化基底6的主表面8的区域以在主表面8上形成至少一个粗糙化图案,并且直接在基底6的主表面8的粗糙化区域上形成导电迹线12。选择性地粗糙化主表面8可通过任何适当的技术(包括例如蚀刻)来进行。导电迹线12可通过任何适当的沉积或涂覆技术而沉积在基底6的选择性粗糙化区域上,只要沉积的迹线具有一个或多个能够漫反射入射光的粗糙化表面。
图2A-2M示出了用于在基底上形成导电图案,诸如例如用于在如图1中所示的基底6上形成导电图案10的过程。图2A示出了具有抗蚀剂层30的基底20,该抗蚀剂层设置在基底20的主表面22上。基底20可以是例如图1中所示的基底6。在一些实施方案中,抗蚀剂层30可以是可压印聚合物层,该可压印聚合物层可涂覆在基底20上,并且然后进行干燥。抗蚀剂层30可包括例如聚乙烯醇(PVA)。在一些实施方案中,抗蚀剂层30可包括通过辐射(例如,紫外线)可固化的树脂组合物。
在一些实施方案中,抗蚀剂层30是水溶性聚合物,该水溶性聚合物可通过压力冲洗而从基底20移除。应当理解,抗蚀剂层30可以是可在选择性地粗糙化基底20的工艺过程中充当剥离掩模的任何适当的抗蚀剂层。在一些实施方案中,抗蚀剂层30能够通过施加除水之外的溶剂而从基底剥离。例如,抗蚀剂层30可包括可通过有机溶剂从基底20移除的聚(甲基丙烯酸甲酯)(PMMA)。应当理解,抗蚀剂层30可以是可通过施加例如溶剂而从基底20移除的任何适当的抗蚀剂层。抗蚀剂层30具有例如0.25微米至10微米或0.5微米至5微米的厚度。抗蚀剂层30可以通过任何适当工艺形成,诸如例如辊涂、浸涂、喷涂、旋涂、槽式模头涂覆、坡流涂覆、帘式涂覆、溶剂涂覆等。
图2B示出了具有主体42和多个凸起特征44的压印工具40。在一些实施方案中,凸起特征44具有例如1微米至10微米或2微米至5微米的深度和例如0.1微米至10微米或0.2微米至5微米的侧向宽度。在一些实施方案中,凸起特征44具有例如2微米至5微米的深度和例如0.2微米至5微米的侧向宽度。压印工具40可以由金属、电介质、聚合物、半导体、陶瓷或它们的组合制成。在一个实施方案中,压印工具40由镍制成。
图2C示出了压印步骤,其中压印工具40沿由箭头41所示的方向被按压到或推压到抗蚀剂层30中,从而在抗蚀剂层30处形成凹进区域或下陷区域32。在一些实施方案中,压印工艺可以是热压印工艺,其中可在使得抗蚀剂层30的材料相对于压印工具40足够软化的温度下加热抗蚀剂层30。例如,可将抗蚀剂层30加热到在该抗蚀剂层30的聚合物材料(例如PVA)的玻璃化转变温度之上。
在图2C中所示的实施方案中,凸起特征44被部分地按压到抗蚀剂层30中。在其它实施方案中,凸起特征44可被完全按压到抗蚀剂层30中。在一些实施方案中,释放层可粘结到凸起特征44的表面。释放层可包括纳米级或微米级释放特征以促进抗蚀剂层30从压印工具40的凸起特征44的释放。
图2D是示出了在移除压印工具40之后的由基底20承载的抗蚀剂层30的剖视图。抗蚀剂层30包括在下陷区域32处形成的多个凹陷部,这些凹陷部大致与压印工具42的凸起特征44的形状共形。与抗蚀剂层30的未凹进区域34相比,下陷区域32具有减小的厚度。在一些实施方案中,下陷区域32具有例如150nm至1微米的厚度。未凹进区域34和下陷区域32的厚度之间的比率可以是例如2:1至12:1。
另选地,在一些实施方案中,包括具有减小的厚度的下陷区域32的抗蚀剂层30可通过微复制工艺制备。在一个示例性微复制工艺中,可在基底20的主表面22上施加合适的树脂组合物。具有凸起特征的工具,诸如例如具有凸起特征44的压印工具40可用于按压到树脂组合物中,该树脂组合物可通过辐射源固化以形成具有下陷区域32的抗蚀剂图案。未凹进区域34和下陷区域32之间的厚度比可以是例如5:1至20:1。在一些实施方案中,与以上所述的压印工艺相比,可通过微复制工艺获得的未凹进区域34和下陷区域32之间的厚度比较高。
辐射源可包括例如紫外(UV)光、可见光等。在一些实施方案中,基底20可对UV光基本上是透明的,并且UV光可照射树脂组合物而穿过基底20来固化树脂组合物。示例性微复制工艺在美国专利5,691,846(Benson,Jr.等人)的图4中示出。
图2E示出了图2D的基底20的剖视图,该基底被处理以将选择性粗糙化图案形成到基底20的主表面22中。下陷区域32从基底20移除,从而暴露基底20的主表面22处的位于下陷区域32下面的区域24。在移除下陷区域32之后,抗蚀剂层30形成具有掩蔽图案的剥离掩模30’,该剥离掩模选择性地暴露基底20的区域24并且覆盖/保护基底20的其它区域。下陷区域32可通过反应离子蚀刻(RIE)(包括例如氧等离子体蚀刻)而移除。应当理解,下陷区域32的移除可通过任何适当工艺实现,包括例如干蚀刻或湿的化学蚀刻。
例如,RIE工艺包括通过电磁场在真空下生成等离子体。来自等离子体的高能离子可侵蚀或蚀刻掉抗蚀剂层30的下陷区域32。可使用典型的RIE***。RIE工艺的RF功率的功率密度可以在约0.1瓦特/平方厘米至约1.0瓦特/平方厘米(优选约0.2瓦特/平方厘米至约0.3瓦特/平方厘米)的范围内。在一些实施方案中,可使用连续卷对卷法来执行RIE工艺。例如,可以使用利用旋转圆柱形电极的“圆柱形”RIE来执行本公开的方法。
在移除下陷区域32之后,继续进行反应离子蚀刻(RIE)以蚀刻到主表面22的暴露区域24中,并且从而粗糙化暴露区域24以在基底20的主表面22上形成粗糙化图案25。主表面22的在暴露区域24之外的区域由抗蚀剂层30的未移除部分34覆盖和保护。粗糙化区域24可具有对应于压印工具40的凸起特征44的侧向宽度的侧向宽度,例如0.1微米至10微米或0.2微米至5微米。在一些实施方案中,RIE可蚀刻到基底20中以形成各种图案(例如沟槽),其中沟槽的底表面和侧壁可通过RIE粗糙化。在一些实施方案中,RIE可选择性地粗糙化基底的表面,而不蚀刻到基底20的主体区域中。
图2F示出了图2E的放大部分。图2G是图2E的一部分的透视图扫描电镜(SEM)图像。暴露区域24通过反应离子蚀刻(RIE)进行粗糙化以形成多个微米级或纳米级特征26。粗糙化区域24可包括特征26,特征26具有10nm至2微米的高度、15nm至200nm的宽度和10nm至2微米或100nm至1mm的侧向间距。粗糙化区域24可具有例如0.05至2微米、0.1微米至1微米或0.2微米至1微米的平均表面粗糙度。
主表面22处的RIE处理的区域24可以是微米或纳米结构化表面,其中特征26可突出到基底20的主表面22外。粗糙化区域24可以是各向异性的(凸起特征的高度大于凸起特征的侧向尺寸)并且是随机的(凸起特征的位置不是限定的,例如周期性的)。在图2D-E中所示的实施方案中,应用了氧等离子体蚀刻以移除下陷区域32并且粗糙化基底20的主表面22处的暴露区域24。应当理解,在一些实施方案中,可以应用使用等离子体气体(包括例如Ar、H2、N2或NH3)的等离子体蚀刻。任选地,基底可通过不连续的掩模的沉积,或通过附加在主表面上沉积前体以及蚀刻气体混合物来进行粗糙化,如US 8,634,146(David等人)中所述的。
在粗糙化暴露区域24之后,导电材料可设置在基底20的主表面22处的剥离掩模30’上。在如图2H中所示的实施方案中,金属层50沉积在基底20上。金属层50沉积到抗蚀剂层30的未移除部分34上并且沉积到基底20的选择性粗糙化区域24上。金属层50可通过任何期望的工艺形成,包括例如蒸发、溅射、电子束沉积、物理气相沉积、化学气相沉积等。在一些实施方案中,金属层50可通过溶液法,例如通过涂覆金属纳米颗粒墨形成。在一些实施方案中,金属层50可具有例如0.01微米至2微米、0.02微米至1微米或0.025微米至0.5微米的平均厚度。在一些实施方案中,金属层50可以是连续的、具有一个或多个与粗糙化区域24的表面形态共形的表面,并且具有大致均一的厚度。在一些实施方案中,金属层50可具有不均一的厚度。
任选地,在如图2I中所示的另一实施方案中,黑化层52沉积在金属层50上以形成两层金属叠层。黑化层52可包括例如钛、铬或或它们的组合。黑化层52可呈现黑色或失去光泽以降低金属叠层的可见度。另选地,在一些实施方案中,黑化层52可设置在基底20的金属层50和粗糙化区域24之间。在金属层50下面的黑化层52还可充当接合层以促进金属层50和基底20之间的粘附。应当理解,多于一个的黑化层可随金属层50一起提供。例如,在一些实施方案中,金属层50可由两个黑化层夹在中间。
在金属层30形成在基底20的主表面22处的剥离掩模30’上之后,可进行剥离工艺以移除抗蚀剂层30的剩余部分34。在图2A-2M中所示的实施方案中,抗蚀剂层30是水溶性聚合物层,该水溶性聚合物层可通过例如压力冲洗而从基底20移除。在一些实施方案中,抗蚀剂层30能够通过施加除水之外的溶剂而从基底剥离。例如,抗蚀剂层30可包括可使用合适的有机溶剂从基底20冲洗掉的聚(甲基丙烯酸甲酯)(PMMA)。应当理解,抗蚀剂层30可以是可通过施加例如溶剂而从基底20移除的任何适当的抗蚀剂层。剥离工艺可以是可应用来将抗蚀剂层30从基底20移除的任何选择性化学蚀刻工艺。
图2J和2L分别示出了在将抗蚀剂层30以及金属的设置在抗蚀剂层30上的部分从基底20移除之后的图2H和2I的结构。导电图案61或61’形成在粗糙化区域24上并且保留在基底20的主表面22处。导电图案61或61’包括多条导电迹线60或60’。导电迹线可包括例如图1的导电迹线12。图2K和2M分别示出了图2J和2L的放大部分。
导电迹线60具有底表面62和与底表面62相对的上表面64。底表面62与基底20的主表面22处的粗糙化区域24直接接触。底表面62具有与主表面22处的粗糙化区域24的表面形态共形的表面形态。底面表面62可散射入射的可见光以降低导电迹线60的可见度。在一些实施方案中,底表面62可包括为粗糙化区域24的微米级或纳米级特征26的阴模复制品的微米级或纳米级特征66。上表面64的表面形态遵循底表面62的表面形态。在一些实施方案中,导电迹线60的底表面62具有例如0.1至1微米的平均表面粗糙度。在一些实施方案中,上表面64具有例如0.1微米至1微米的平均表面粗糙度。在一些实施方案中,导电迹线60可具有侧表面,这些侧表面具有例如0.05微米至0.5微米的平均表面粗糙度。
在图2K中所示的实施方案中,导电迹线60仅接触选择性粗糙化区域24上的基底20。应当理解,在一些实施方案中,导电迹线60可覆盖基底22的主表面22处的选择性粗糙化区域24和非粗糙化区域27之间的边缘。在一些实施方案中,导电迹线60可不覆盖基底22的主表面22处的选择性粗糙化区域24和非粗糙化区域27之间的边缘。在一些实施方案中,导电迹线60可仅覆盖选择性粗糙化区域24的一部分。
如图2M中所示,导电迹线60’包括沉积在金属层上的黑化层的两层金属叠层。类似于导电迹线60,导电迹线60’具有底表面62’和与底表面62’相对的上表面64’。底表面62’与基底20的主表面22处的粗糙化区域24直接接触。底表面62’具有与粗糙化区域24的表面形态共形的表面形态。底面表面62’可散射入射的可见光以降低导电迹线60的可见度。在一些实施方案中,底表面62’可包括为粗糙化区域24的微米级或纳米级特征26的阴模复制品的微米级或纳米级特征66’。在一些实施方案中,底表面62’具有0.1微米至1微米的平均表面粗糙度。上表面64’是黑化层的表面。在一些实施方案中,上表面64’的表面形态可遵循底表面62’的表面形态。在其它实施方案中,上表面64’可以是平坦的,具有小于0.1微米的平均表面粗糙度。在一些实施方案中,导电迹线60’可具有侧表面,这些侧表面具有0.05微米至0.5微米的平均表面粗糙度。
图3是示出了在图2A-2M的基底20上形成例如导电图案的方法300的流程图。在310处,将抗蚀剂层30涂覆在基底20的主表面22上。然后,方法300进行到320。
在320处,在抗蚀剂层30上产生抗蚀剂图案。抗蚀剂图案包括具有减小的厚度的下陷区域。在一些实施方案中,抗蚀剂图案可以通过压印工艺产生。具有凸起特征44的压印工具40可按压到抗蚀剂层30中以在抗蚀剂层30上产生压印图案或抗蚀剂图案。在一些实施方案中,压印工艺可以是热压印工艺,其中可在使得抗蚀剂层30的材料相对于压印工具40足够软化的温度下加热抗蚀剂层30。压印图案包括具有减小的厚度的下陷区域32。压印图案对应于压印工具40的凸起特征44。另选地,在其它实施方案中,抗蚀剂图案可以通过微复制工艺产生,其中抗蚀剂层30可包括树脂组合物,该树脂组合物可通过辐射例如UV光固化以形成抗蚀剂图案。然后,方法300进行到330。
在330处,蚀刻抗蚀剂层30以移除下陷区域32,从而形成剥离掩模30’并且选择性地暴露基底20的主表面22的位于下陷区域32下面的区域24。然后,方法300进行到340。
在340处,继续该蚀刻以粗糙化基底的主表面的暴露区域24,从而在基底20的主表面22上形成至少一个粗糙化图案25。然后,方法300进行到350。
在350处,在抗蚀剂层30上沉积金属层50以直接在基底20的主表面22的粗糙化区域24上形成多条导电迹线60或60’。多条导电迹线60或60’被定位成形成对应于基底20的主表面22上的粗糙化图案25的导电图案61或61’。然后,方法300进行到360。
在360处,从基底20移除剥离掩模30’以及金属层50的位于剥离掩模30’上的部分,以在基底上显露导电图案61或61’。导电迹线60或60’中的至少一条具有与基底20的主表面22处的粗糙化区域24直接接触的底表面62或62’,并且底表面62或62’的表面形态与粗糙化区域24共形,使得导电迹线60或60’的底表面62或62’能够散射入射的可见光以降低导电图案61或61’的可见度。
整个本说明书中提及的“一个实施方案”、“某些实施方案”、“一个或多个实施方案”或“实施方案”,无论在术语“实施方案”前是否包括术语“示例性的”都意指结合该实施方案描述的特定特征、结构、材料或特性包括在本公开的某些示例性实施方案中的至少一个实施方案中。因此,在整个本说明书的各处出现的表述如“在一个或多个实施方案中”、“在某些实施方案中”、“在一个实施方案中”或“在实施方案中”不一定是指本公开的某些示例性实施方案中的同一实施方案。此外,特定特征、结构、材料或特性可在一个或多个实施方案中以任何合适的方式组合。
实施例1-1.5-3.0微米级铝网格图案化到5密耳PET上
通过以下工序制备具有图案化到PET基底(约5密耳厚)的表面上的铝金属微网格的示例性膜(如图4A-C和5中所示):
(1)涂覆
通过加热搅拌将5重量%聚(乙烯醇)(PVA,平均分子量=9000-10000,80%水解的,可购自密苏里州圣路易斯的西格玛奥德里奇公司(Sigma-Aldrich(St.Louis,MO)))于95%去离子(DI)水中的混合物混合在一加仑透明瓶中以产生水溶性聚合物涂料制剂。使用槽式涂覆模头在20英尺/分钟的速度和35g/分钟的流体递送速率下将PVA于DI水中的涂料制剂在5密耳聚对苯二甲酸乙二醇酯(PET)(杜邦(Dupont)Melinex ST-504)基底上涂覆11英寸宽,从而产生15和25微米之间的湿膜厚度。然后使涂层经过空气干燥器以干燥涂层,从而去除水,使得膜摸起来是干燥的。干燥的膜具有大约在0.75和1.25微米之间的厚度。
(2)热压印
使用图案化的镍工具以约5英尺/分钟对干燥的膜进行卷对卷式热压印。镍工具由预定图案化的随机化网格结构组成,其中网格的特征具有2微米至3微米的特征宽度和2微米至5微米的深度。在工具辊温度为195℉、压料辊在100℉下的条件下发生压印。辊隙压力设定为4000lb。顶部辊是硬度为68、可变形的橡胶辊。
(3)卷对卷式反应离子蚀刻(R2R-RIE)
然后在等离子体腔室中以卷对卷方式对压印膜进行反应离子蚀刻(RIE)。一般的RIE工艺在美国8,634,146(David等人)中有所描述。在包括60英寸幅材路径的20英寸直径的筒电极上、在6000W RF功率下以4英尺/分钟经过RIE区发生蚀刻,从而产生75秒的驻留暴露时间。等离子体腔室中的气体组合物由O2组成,具有1000标准cm3/分钟的流速和8毫托的压力。反应离子蚀刻移除了压印区域或下陷,从而能够触及下面的PET基底。在蚀刻工艺中,在现暴露的区域中对PET膜进行选择性粗糙化。现图案化的PVA层在PET基底上形成水溶性剥离掩模。
(4)金属沉积
在步骤(3)的反应离子蚀刻之后,将在25和150nm之间的铝金属层真空涂覆到步骤(3)中产生的剥离掩模上。
(5)剥离
通过使用压力冲洗***实现水溶性PVA层的移除。使用500psig水洗源,底切剩余的PVA,从而剥离PVA和附接至其的金属。剥离步骤将PET上的期望的选择性粗糙化的金属图案留下。
图4A-C和5示出了实施例1的显微镜图像。实施例1具有通过基底上的限定多个开放区单元的多条导电迹线形成的导电图案。导电迹线直接形成在基底的选择性粗糙化区域上。通过导电迹线形成的导电图案对应于通过基底的主表面处的选择性粗糙化区域形成的粗糙化图案。导电迹线具有2微米至3微米的宽度。如图5中所示,有弹性的导电迹线的上表面包括亚微米特征(诸如图2K的特征26),这些亚微米特征可漫反射入射光并且降低基底上的导电图案的可见度。
虽然以某些示例性实施方案详细描述了说明书,但应当理解,本领域的技术人员在理解上述内容后,可容易地想到这些实施方案的改变、变型和等同物。因此,应当理解,本公开不应不当地受限于以上给出的示例性实施方案。特别是,如本文所用,用端值表示的数值范围旨在包括该范围内所包含的所有数值(如,1至5包括1、1.5、2、2.75、3、3.80、4和5)。此外,本文所用的所有数字都被认为是被术语“约”修饰。
此外,本文引用的所有出版物和专利均以引用的方式全文并入本文中,如同被特别地和单独地指出的各个单独的出版物或专利都以引用方式并入一般。已对各个示例性实施方案进行描述。这些实施方案以及其它实施方案在以下权利要求书的范围内。

Claims (35)

1.一种在基底上形成导电图案的方法,所述方法包括:
在所述基底的主表面上的抗蚀剂层上形成抗蚀剂图案,
通过反应离子蚀刻所述抗蚀剂图案,选择性地粗糙化所述基底的主表面的区域以在所述基底的所述主表面上形成至少一个粗糙化图案;以及
直接在所述基底的所述主表面的所述粗糙化区域上形成一条或多条导电迹线,
其中所述导电迹线与所述基底的所述主表面上的所述粗糙化图案直接接触并且共形,以及
其中所述导电迹线形成与所述基底的所述主表面上的所述粗糙化图案对应的所述导电图案,并且形成的所述导电图案具有降低的可见度。
2.根据权利要求1所述的方法,其中所述导电迹线仅接触所述粗糙化区域上的所述基底。
3.根据权利要求1所述的方法,其中形成所述抗蚀剂图案是使用微复制工艺实现的,所述微复制工艺包括在所述抗蚀剂层上形成具有减小的厚度的下陷区域,所述抗蚀剂层通过辐射固化。
4.根据权利要求1所述的方法,其中形成所述抗蚀剂图案是使用压印工艺实现的,所述压印工艺包括在所述基底的所述主表面上涂覆所述抗蚀剂层,以及将具有凸起特征的压印工具推压到所述抗蚀剂层中以形成下陷区域,所述下陷区域具有减小的厚度并且对应于所述压印工具的所述凸起特征。
5.根据权利要求3或4所述的方法,其中反应离子蚀刻所述抗蚀剂图案包括反应离子蚀刻所述抗蚀剂层以移除所述下陷区域、形成剥离掩模,并且选择性地暴露所述基底的所述主表面的位于所述下陷区域下面的区域。
6.根据权利要求5所述的方法,其中选择性地粗糙化所述基底的所述主表面的所述区域包括继续所述蚀刻以粗糙化所述基底的所述主表面的所述暴露区域。
7.根据权利要求6所述的方法,其中形成所述导电迹线包括在所述抗蚀剂层和所述粗糙化区域上沉积至少一个金属层,以及将所述剥离掩模以及所述金属层的位于所述剥离掩模上的部分从所述基底移除以在所述基底上显露所述导电图案。
8.根据权利要求4所述的方法,所述方法还包括在将所述压印工具推压到所述抗蚀剂层中时加热所述抗蚀剂层。
9.根据权利要求4所述的方法,其中所述抗蚀剂层包括可热压印的聚合物层。
10.根据权利要求7所述的方法,其中移除所述剥离掩模包括压力冲洗所述抗蚀剂层。
11.根据权利要求3或4所述的方法,其中所述抗蚀剂层包括水溶性聚合物层。
12.根据权利要求1所述的方法,其中所述基底是包括聚合物材料的柔性、基于膜的基底。
13.根据权利要求12所述的方法,其中所述基底包括聚(对苯二甲酸乙二醇酯)(PET)、聚(对苯二甲酸丁二醇酯)(PBT)、聚(萘二甲酸乙二醇酯)(PEN)或它们的组合。
14.根据权利要求1所述的方法,其中所述导电迹线中的至少一条导电迹线包括金属层和黑化层,并且所述黑化层设置在所述基底的所述主表面的所述粗糙化区域和所述金属层之间。
15.根据权利要求1所述的方法,其中所述导电迹线中的至少一条导电迹线包括金属层和黑化层,所述金属层设置在所述基底的所述主表面的所述粗糙化区域和所述黑化层之间。
16.一种在基底上形成具有降低的可见度的导电图案的方法,所述方法包括:
在所述基底的主表面上提供抗蚀剂层,所述抗蚀剂层包括具有下陷区域的抗蚀剂图案,所述下陷区域具有减小的厚度;
蚀刻所述抗蚀剂层以移除所述下陷区域,从而形成剥离掩模并且选择性地暴露所述基底的所述主表面的位于所述下陷区域下面的区域;
继续所述蚀刻以粗糙化所述基底的所述主表面的所述暴露区域,从而在所述基底的所述主表面上形成至少一个粗糙化图案;
在所述抗蚀剂层上沉积金属层以直接在所述基底的所述主表面的所述粗糙化区域上形成多条导电迹线,所述多条导电迹线被定位成形成对应于所述基底的所述主表面上的所述粗糙化图案的所述导电图案;以及
将所述剥离掩模以及所述金属层的位于所述剥离掩模上的部分从所述基底移除,以在所述基底上显露所述导电图案,
其中形成的所述导电图案具有降低的可见度。
17.根据权利要求16所述的方法,其中所述导电迹线中的至少一条导电迹线具有与所述基底的所述主表面的所述粗糙化区域直接接触的底表面,并且所述底表面的表面形态与所述粗糙化区域共形,使得所述导电迹线的所述底表面能够散射入射的可见光以降低所述导电图案的可见度。
18.根据权利要求16所述的方法,其中提供所述抗蚀剂层包括在所述基底的所述主表面上涂覆抗蚀剂层,以及通过具有凸起特征的压印工具热压印到所述抗蚀剂层中以产生所述抗蚀剂图案,所述下陷区域对应于所述压印工具的所述凸起特征。
19.根据权利要求16所述的方法,其中提供所述抗蚀剂层包括通过微复制工艺在所述抗蚀剂层上产生所述抗蚀剂图案,其中所述抗蚀剂层通过辐射固化。
20.一种在基底上形成图案的方法,所述方法包括:
在所述基底的主表面上提供抗蚀剂层,所述抗蚀剂层包括具有下陷区域的抗蚀剂图案,所述下陷区域具有减小的厚度;
蚀刻所述抗蚀剂层以移除所述下陷区域,从而形成剥离掩模并且选择性地暴露所述基底的所述主表面的位于所述下陷区域下面的区域;
继续所述蚀刻以粗糙化所述基底的所述主表面的所述暴露区域,从而在所述基底的所述主表面上形成至少一个粗糙化图案;以及
将所述剥离掩模从所述基底移除以显露所述至少一个粗糙化图案,
其中一条或多条导电迹线直接形成在所述基底的所述主表面的所述粗糙化图案上,以形成与所述粗糙化图案对应的导电图案,并且所述导电图案具有降低的可见度。
21.根据权利要求20所述的方法,其中提供所述抗蚀剂层包括在所述基底的所述主表面上涂覆抗蚀剂层,以及通过具有凸起特征的压印工具热压印到所述抗蚀剂层中以产生所述抗蚀剂图案,所述下陷区域对应于所述压印工具的所述凸起特征。
22.根据权利要求20所述的方法,其中提供所述抗蚀剂层包括任选地通过微复制工艺在所述抗蚀剂层上产生抗蚀剂图案,其中所述抗蚀剂层通过辐射固化。
23.一种制品,所述制品包括:
柔性基底,所述柔性基底具有能够通过反应离子蚀刻而粗糙化的主表面,所述主表面包括选择性粗糙化区域和非粗糙化区域以形成至少一个粗糙化图案;和
一条或多条导电迹线,所述一条或多条导电迹线设置在所述柔性基底的所述主表面的所述选择性粗糙化区域上,所述导电迹线与所述柔性基底的所述主表面的所述选择性粗糙化区域直接接触并且共形,
其中所述导电迹线形成与所述基底的所述主表面上的所述至少一个粗糙化图案对应的导电图案,并且形成的所述导电图案具有降低的可见度。
24.根据权利要求23所述的制品,其中所述导电迹线仅接触所述基底的所述主表面的所述选择性粗糙化区域上的所述基底,并且所述导电迹线被定位成形成与所述基底的所述主表面上的所述粗糙化图案对应的导电图案。
25.根据权利要求23所述的制品,其中所述柔性基底包括透明聚合物膜。
26.根据权利要求25所述的制品,其中所述聚合物膜包括聚(对苯二甲酸乙二醇酯)(PET)、聚(对苯二甲酸丁二醇酯)(PBT)、聚(萘二甲酸乙二醇酯)(PEN)或它们的组合。
27.根据权利要求23所述的制品,其中所述导电迹线具有0.2微米至5微米的特征宽度,并且任选地具有25nm至500nm的特征厚度。
28.根据权利要求23所述的制品,其中所述导电迹线中的至少一条导电迹线具有与所述基底的所述主表面的所述选择性粗糙化区域直接接触的底表面以及与所述底表面相对的上表面,并且所述底表面具有与所述基底的所述主表面的所述选择性粗糙化区域共形的表面形态,其中所述导电迹线中的所述至少一条导电迹线仅接触所述选择性粗糙化区域上的所述基底,并且另外,其中所述导电迹线形成与所述基底的所述主表面的所述选择性粗糙化区域对应的导电图案。
29.根据权利要求28所述的制品,其中所述至少一条导电迹线的所述底表面具有0.1微米至1微米的表面粗糙度。
30.根据权利要求28所述的制品,其中所述上表面的表面形态遵循相应的所述底表面的表面形态。
31.根据权利要求28所述的制品,其中所述至少一条导电迹线的所述上表面具有0.1微米至1微米的表面粗糙度。
32.根据权利要求23所述的制品,其中所述导电迹线中的至少一条导电迹线包括金属层和黑化层。
33.根据权利要求32所述的制品,其中所述金属层包括以下中的至少一种:铜、银、铝、金以及它们的组合。
34.一种制品,所述制品包括:
柔性聚合物基底,所述柔性聚合物基底具有能够通过反应离子蚀刻而粗糙化的主表面,
所述主表面包括选择性粗糙化区域和非粗糙化区域,所述选择性粗糙化区域形成包括一条或多条粗糙化迹线的至少一个粗糙化图案,并且
所述粗糙化迹线具有0.2微米至5微米的特征宽度和0.1微米至1微米的表面粗糙度,
其中一条或多条导电迹线直接形成在所述基底的所述主表面的所述粗糙化图案上,以形成与所述至少一个粗糙化图案对应的导电图案,并且所述导电图案具有降低的可见度。
35.一种触摸屏传感器,所述触摸屏传感器包括:
各自包括根据权利要求23或34所述的制品的第一基底和第二基底,其中所述第一基底和所述第二基底通过设置在两者间的光学透明粘合剂连接。
CN201580033364.2A 2014-06-30 2015-06-26 具有降低的可见度的金属微结构及其制备方法 Active CN106538072B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201462018717P 2014-06-30 2014-06-30
US62/018,717 2014-06-30
PCT/US2015/037929 WO2016003792A1 (en) 2014-06-30 2015-06-26 Metallic microstructures with reduced-visibility and methods for producing same

Publications (2)

Publication Number Publication Date
CN106538072A CN106538072A (zh) 2017-03-22
CN106538072B true CN106538072B (zh) 2019-12-17

Family

ID=55019849

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580033364.2A Active CN106538072B (zh) 2014-06-30 2015-06-26 具有降低的可见度的金属微结构及其制备方法

Country Status (7)

Country Link
US (1) US10537028B2 (zh)
EP (1) EP3162172B1 (zh)
KR (1) KR102444302B1 (zh)
CN (1) CN106538072B (zh)
SG (1) SG11201610858RA (zh)
TW (1) TWI662866B (zh)
WO (1) WO2016003792A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7172211B2 (ja) * 2017-07-28 2022-11-16 Tdk株式会社 導電性基板、電子装置及び表示装置
EP3815475A4 (en) 2018-06-28 2022-03-30 3M Innovative Properties Company PROCESS FOR MAKING METAL PATTERNS ON A FLEXIBLE SUBSTRATE
KR102216418B1 (ko) 2018-08-20 2021-02-17 주식회사 엘지화학 투명 발광소자 디스플레이용 매립형 전극 기판 및 이의 제조방법
CN112037967B (zh) * 2019-06-03 2022-07-08 苏州维业达触控科技有限公司 一种导电膜模具及其制作方法及导电膜
US11261529B2 (en) * 2020-03-31 2022-03-01 Futuretech Capital, Inc. Reduced visibility conductive micro mesh touch sensor
CN112259677B (zh) * 2020-10-19 2022-11-01 济南晶正电子科技有限公司 一种具有图案的薄膜键合体、制备方法及电子器件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101964304A (zh) * 2009-07-23 2011-02-02 联华电子股份有限公司 半导体元件的制造方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4080513A (en) * 1975-11-03 1978-03-21 Metropolitan Circuits Incorporated Of California Molded circuit board substrate
US4711822A (en) * 1986-01-15 1987-12-08 Westinghouse Electric Corp. Metal core printed circuit boards
US5691846A (en) 1993-10-20 1997-11-25 Minnesota Mining And Manufacturing Company Ultra-flexible retroreflective cube corner composite sheetings and methods of manufacture
US6309580B1 (en) 1995-11-15 2001-10-30 Regents Of The University Of Minnesota Release surfaces, particularly for use in nanoimprint lithography
US6141870A (en) * 1997-08-04 2000-11-07 Peter K. Trzyna Method for making electrical device
JP3935596B2 (ja) * 1998-03-13 2007-06-27 大日本印刷株式会社 電磁波遮蔽板の製造方法および電磁波遮蔽板
JP3491736B2 (ja) 1998-08-03 2004-01-26 日本電信電話株式会社 半導体装置およびその製造方法
US6640434B1 (en) * 2000-04-11 2003-11-04 Lear Corporation Method of forming an electrical circuit on a substrate
US7215393B2 (en) 2000-07-28 2007-05-08 Matsushita Electric Industrial Co., Ltd. Reflective plate and display device using the plate
JP2002328211A (ja) * 2000-07-28 2002-11-15 Matsushita Electric Ind Co Ltd 反射板及びその製造方法、並びにそれを用いた表示装置
WO2003105248A1 (en) 2002-06-11 2003-12-18 Luxell Technologies Inc. Oled display with contrast enhancing interference members
US7291380B2 (en) * 2004-07-09 2007-11-06 Hewlett-Packard Development Company, L.P. Laser enhanced plating for forming wiring patterns
US20080075894A1 (en) 2004-07-14 2008-03-27 Fujifilm Corporation Thermoplastic Film And Method Of Manufacturing The Same
JP2006120840A (ja) * 2004-10-21 2006-05-11 Citizen Seimitsu Co Ltd 樹脂のエッチング方法及びその方法を用いてエッチング処理を施した面を備えた樹脂製品
KR100690929B1 (ko) * 2006-05-03 2007-03-09 한국기계연구원 건식필름레지스트를 이용하여 원하는 패턴두께 또는 높은종횡비를 가지는 고해상도패턴 형성 방법
JP2007317810A (ja) * 2006-05-25 2007-12-06 Matsushita Electric Works Ltd 金属配線の製造方法
CN102265355B (zh) 2008-12-26 2013-07-03 帝人株式会社 透明导电性层叠体和透明触摸面板
TWI461996B (zh) 2010-03-03 2014-11-21 Miraenanotech Co Ltd 靜電容式觸控面板及其製造方法
JP5380355B2 (ja) * 2010-04-15 2014-01-08 信越ポリマー株式会社 プリント配線板およびその製造方法
EP2566681B1 (en) 2010-05-03 2018-09-26 3M Innovative Properties Company Method of making a nanostructure
JP2011249511A (ja) * 2010-05-26 2011-12-08 Sumitomo Bakelite Co Ltd 金メッキ金属微細パターン付き基材の製造方法、金メッキ金属微細パターン付き基材、プリント配線板、インターポーザ及び半導体装置
KR101275860B1 (ko) 2010-12-15 2013-06-20 한국기계연구원 자외선 차단 유리 제조 방법 및 그 유리
CN103329077B (zh) 2011-01-18 2017-03-15 富士胶片株式会社 透明电极板、制造透明电极板的方法及使用该透明电极板的电容式触控面板
KR20120084448A (ko) * 2011-01-20 2012-07-30 한국산업기술대학교산학협력단 기판에 금속 패턴을 형성하는 금속 패턴 형성 방법 및 이에 의해 제조된 기판
US9320136B2 (en) 2011-02-02 2016-04-19 3M Innovative Properties Company Patterned substrates with darkened multilayered conductor traces
US8933906B2 (en) 2011-02-02 2015-01-13 3M Innovative Properties Company Patterned substrates with non-linear conductor traces
WO2012161462A2 (ko) * 2011-05-20 2012-11-29 주식회사 엘지화학 전도성 기판 및 이를 포함하는 터치 패널
CN103220884A (zh) * 2012-01-18 2013-07-24 光宏精密股份有限公司 线路基板结构及其制作方法
JP2014021401A (ja) * 2012-07-20 2014-02-03 Dexerials Corp 導電性光学素子、入力素子、および表示素子
TW201408584A (zh) 2012-08-23 2014-03-01 Univ Nat Central 奈米圖案化基板及其製作方法
US9510456B2 (en) * 2012-11-09 2016-11-29 Shenzhen O-Film Tech Co., Ltd. Transparent conductor and preparation method thereof
JP6464578B2 (ja) * 2013-08-01 2019-02-06 三菱瓦斯化学株式会社 プリント配線板の製造方法
TWI531688B (zh) * 2013-09-16 2016-05-01 Taiwan Green Point Entpr Co Coating thickness uniform plating method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101964304A (zh) * 2009-07-23 2011-02-02 联华电子股份有限公司 半导体元件的制造方法

Also Published As

Publication number Publication date
TWI662866B (zh) 2019-06-11
TW201613426A (en) 2016-04-01
US10537028B2 (en) 2020-01-14
EP3162172B1 (en) 2022-09-28
EP3162172A1 (en) 2017-05-03
CN106538072A (zh) 2017-03-22
US20170142841A1 (en) 2017-05-18
WO2016003792A1 (en) 2016-01-07
EP3162172A4 (en) 2018-02-28
SG11201610858RA (en) 2017-01-27
KR20170024044A (ko) 2017-03-06
KR102444302B1 (ko) 2022-09-16

Similar Documents

Publication Publication Date Title
CN106538072B (zh) 具有降低的可见度的金属微结构及其制备方法
KR101624834B1 (ko) 마스터 몰드의 제조방법, 이로 제조된 마스터 몰드, 투명포토마스크의 제조방법, 이로 제조된 투명포토마스크 및 상기 투명포토마스크를 이용한 전도성 메쉬패턴의 제조방법
CN103477399B (zh) 具备以石墨烯为主成分的透明导电膜的转印片及其制造方法、透明导电物
US8764996B2 (en) Methods of patterning a material on polymeric substrates
TWI505336B (zh) 金屬光柵的製備方法
WO2010039940A1 (en) Patterning by stamped metal resist
JP6070356B2 (ja) タッチパネル用導電シートの製造方法、及びタッチパネル用導電シート
JP2006501659A5 (zh)
TW200934635A (en) Stencils with removable backings for forming micron-sized features on surfaces and methods of making and using the same
WO2013146331A1 (ja) 導電性素子およびその製造方法、配線素子、ならびに原盤
US8795778B2 (en) Photo-patterning using a translucent cylindrical master to form microscopic conductive lines on a flexible substrate
JP4148108B2 (ja) 電磁波シールド性光透過窓材及びその製造方法
WO2017032758A1 (en) Seamless roll-to-roll nano-imprinting
US20200070467A1 (en) Laminate comprising a relief structure forming layer and a manufacturing method for same
CN108027457B (zh) 外覆的图案化导电层和方法
JP6722291B2 (ja) 導電性フィルム、タッチパネル、フォトマスク、インプリントテンプレート、導電性フィルム形成用積層体、導電性フィルムの製造方法、および電子デバイスの製造方法
Kwon et al. Fabrication of Large-Area Metal Nanopatterns by Nanoimprint Lithography
JP2010153698A (ja) 透明導電性シートとその製造方法、加飾成形品
CN110289124B (zh) 一种基于导电聚合物的柔性电极及其制备方法
CN110642522A (zh) 一种纹理加工方法
TW200823056A (en) A holographic film with partial holographic pattern and the process applied for
JP2006128180A (ja) 電磁波シールド用透明シートの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant