CN106537784A - 低噪声锁相环 - Google Patents

低噪声锁相环 Download PDF

Info

Publication number
CN106537784A
CN106537784A CN201580022082.2A CN201580022082A CN106537784A CN 106537784 A CN106537784 A CN 106537784A CN 201580022082 A CN201580022082 A CN 201580022082A CN 106537784 A CN106537784 A CN 106537784A
Authority
CN
China
Prior art keywords
signal
oscillator
frequency
secondary signal
response
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580022082.2A
Other languages
English (en)
Other versions
CN106537784B (zh
Inventor
王申
J·杨
T·C·阮
A·比卡科西
A·萨弗拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN106537784A publication Critical patent/CN106537784A/zh
Application granted granted Critical
Publication of CN106537784B publication Critical patent/CN106537784B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/05—Compensating for non-linear characteristics of the controlled oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

公开了用于产生振荡信号的电路和方法的方面。电路包括相位检测器，其被配置为响应于两个输入信号之间的相位差输出第一信号和第二信号。相位检测器进一步被配置为当输出第二信号时禁用所述第一信号并且当输出第一信号时禁用所述第二信号。电路进一步包括压控振荡器(VCO)，其被配置为响应于所述第一信号和第二信号产生具有可调谐频率的振荡信号。

Description

低噪声锁相环
相关申请的交叉引用
本申请要求于2014年4月30日提交的申请号为14/266,730、名称为“低噪声锁相环(LOW NOISE PHASE LOCKED LOOPS)”的美国专利申请的权益，其通过整体引用而明确地并入本文。
技术领域
本公开总体涉及电子电路，并更为具体地，涉及低噪声锁相环。
背景技术
无线设备(例如蜂窝电话或智能电话)可以发射和接收数据以用于与无线通信***双向通信。无线设备可以包括用于数据发射的发射器和用于数据接收的接收器。对于数据发射，发射器可以使用数据来调制本地振荡器(LO)信号以获得经调制的射频(RF)信号放大经调制的RF信号以获得具有期望的输出功率电平的输出RF信号，并且经由天线将所述输出RF信号发射到远程设备。对于数据接收，接收器可以经由天线获得接收的RF信号，通过LO信号对所接收的RF信号进行放大以及降频变换，并且处理经降频变换的信号以恢复由远程装置发送的数据。
压控振荡器(VCO)通常被用于产生LO信号。VCO为其频率通过电压输入而控制的振荡器。锁相环通常被用于调节VCO的输入电压以调谐发射器或接收器。锁相环通常通过将VCO输出的相位与参考信号的相位进行比较并且将电压输入调节到VCO以保持相位对齐的相位比较器来执行。锁相环准确地保持参考信号和VCO输出之间的相位对齐的能力部分地取决于在VCO中产生的噪声。在设计锁相环的技术人员中的共同的挑战是降低噪声。
发明内容
公开了用于产生振荡信号的电路的方面。电路包括相位检测器，其被配置为输出响应于两个输入信号之间的相位差的第一信号和第二信号。相位检测器被进一步配置为当输出第二信号时禁用第一信号并且当输出第一信号时禁用第二信号。电路还包括压控振荡器(VCO)，其被配置为响应于第一信号和第二信号产生具有可调谐频率的振荡信号。
公开了用于产生振荡信号的电路的方面。电路包括用于检测两个输入信号之间的相位差的装置。用于检测相位差的装置被配置为响应于两个输入信号之间的相位输出第一信号和第二信号。用于检测相位差的装置被进一步配置为当输出第二信号时禁用第一信号并且当输出第一信号时禁用第二信号。电路还包括用于响应于第一信号和第二信号产生具有可调谐频率的振荡信号的装置。
公开产生振荡信号的方法的方面。方法包括检测两个输入信号之间的相位差。检测相位差包括通过当输出第二信号时禁用第一信号并且当输出第一信号时禁用第二信号以响应于两个输入信号之间的相位差来输出第一信号和第二信号。方法还包括响应于第一信号和第二信号产生具有可调谐频率的振荡信号。
应当理解，根据下面详细的描述，装置、电路和方法的其它方面对于本领域技术人员将是明显的，其中通过说明的方式示出和描述装置、电路和方法的各个方面。如将意识到的，这些方面可以以其它不同的方式实施，并且其若干细节能够以各种其他方面而变型。相应地，附图和具体实施方式被认为是本质上说明性的而非限制性的。
附图说明
现在将通过示例并且非限制的方式参照附图在具体实施方式中呈现装置、电路和方法的各个方面，其中：
图1是图示出无线设备的示例性实施例的概念框图。
图2是图示出无线收发器的示例性实施例的框图。
图3是图示出针对本地振荡器的锁相环的示例性实施例的功能性框图。
图4A是图示出具有针对电荷泵和环路滤波器的额外示意性细节的针对本地振荡器的锁相环的是示例性实施例的功能性框图。
图4B是图示出具有电荷泵中的额外的泄漏电流源的针对图4A的本地振荡器的锁相环的示例性实施例的功能性框图。
图5是图示出针对锁相环的相位检测器的示例性实施例的功能性框图。
图6A是图示出当参考信号引导反馈信号时图5的相位检测器的示例性实施例的操作的时序图。
图6B是图示出当参考信号拖曳反馈信号时图5的相位检测器的示例性实施例的操作的时序图。
图7是图示出针对锁相环的相位检测器的可选示例性实施例的功能性框图。
图8是图示出产生振荡信号的示例性方法的流程图。
具体实施方式
下面结合所附附图阐述的具体实施方式意图作为本发明的各个示例性实施例的描述并且不意图代表本发明可以在其中实施的仅有的实施例。具体实施方式包括用于提供对本发明的充分的理解的目的的特定细节。然而，对于本领域技术人员将明显的是本发明可以在没有这些特定细节的情况下实施。在一些情况中，已知的结构和组件以框图形式示出以便避免混淆本发明的概念。缩略词和描述性术语可以仅仅用于方便和简洁并且不旨在限制本发明的范围。
术语“示意性”在本文中使用表示用作示例、实例或说明。作为“示例性”的本文描述的任意实施例不一定被解释为比其它实施例优选或有利。同样，术语装置、电路或方法的“实施例”不需要本发明的所有实施例均包括所描述的组件、结构、特征、功能、处理、优势、益处或操作模式。
术语“连接”、“耦合”或其任意变型表示在两个或多个元件之间直接或间接连接或耦合，并且可以包含被“连接”或“耦合”在一起的两个元件之间的一个或多个中间元件的存在。元件之间的耦合或连接可以是其物理上、逻辑上的组合。如本文所使用的，两个元件可以被认为通过使用一个或多个导线、线缆和/或印刷电气连接或通过使用诸如具有射频区域、微波区域和光(可见和不可见两者)区域的波长的电磁能量的电磁能量而“连接”或“耦合”在一起，仅举几个非限制性且非详尽的示例。
本文使用诸如“第一”、“第二”等的指示词的元件的任意引用通常不限制那些元件的数量和次序。相反，这些指示词在本文中被用于区分两个或多个元件或元件的实例之间的方便的方法。因此，对第一和第二元件引用不表示仅两个元件可以被采用，或者第一元件必须在第二元件之前。
如本文所使用的，当本文使用术语“包括”、“包含”、“含有”和/或“包括有”时，指示所陈述的特征、整数、步骤、操作、元件和/或组件的存在，但是不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
现在将呈现用于调谐无线设备中的发射器和接收器的频率的锁相环的各个方面。然而，如本领域技术人员将明显理解的，这种方法可以延伸到其它电路装置和设备。通过示例，本发明的各个方面可以被用于噪声信道中的信号恢复、频率合成、时钟分布和需要锁相环或类似电路的其它合适使用。根据用于锁相环或特定应用的所有引用，或锁相环内的任意组件、结构、特征、功能性或处理仅意图通过理解这种方面可能具有较宽差别应用说明锁相环的示例性方面。
锁相环的各个实施例可以被用于无线设备中，诸如移动电话、个人数字助手(PDA)、台式计算机、膝上计算机、掌上计算机、平板计算机、机顶盒、导航设备、工作站、游戏控制台、媒体播放器或任意其它合适的装置。图1是示出这种无线设备的示例性实施例的概念性框图。无线设备100可以被配置为支持任意合适的多址技术，以示例的方式包括码分多址(CDMA)***、多载波CDMA(MCCDMA)、宽带CDMA(W-CDMA)、高速封包存取(HSPA、HSPA+)***、时分多址(TDMA)***、频分多址(FDMA)***、单载波FDMA(SC-FDMA)***、正交频分复用多址(OFDMA)***或其它多址技术。无线设备100可以被进一步配置为支持任意合适的空口标准，以示例的方式包括长期演进技术(LTE)、演进数据优化(EV-DO)、超移动宽带(UMB)、通用陆地无线接入(UTRA)、全球移动通信***(GSM)、演进UTRA(E-UTRA)、IEEE 802.11(Wi-Fi)、IEEE 802.16(WiMAX)、IEEE 802.20、闪速-OFDM、蓝牙或任意其它合适的接口标准。由无线设备100支持的实际的空口标准和多址技术将取决于特定应用以及施加在***上的整体设计约束。
无线设备100包括基带处理器102、无线收发器104和天线106。无线收发器104可以采用贯穿本公开所呈现的锁相环的各个方面来产生一个或多个LO信号以支持发射和接收功能两者。无线收发器104通过使用由基带处理器102产生的用以通过天线106在无线信道上的发射的数据来调制一个或多个载波信号而执行发射功能。无线收发器104通过对通过天线106从无线信道接收的一个或多个载波信号进行解调来恢复数据以用于由基带处理器1002进一步处理而执行接收功能。基带处理器102提供需要的基本协议栈以支持无线通信，包括例如用于根据到无线信道的物理和电气接口来发射和接收数据的物理层、用于管理到无线信道的接入的数据链路层、用于管理源到目的地的数据传输的网络层、用于管理端用户之间的透明的数据的传输的传输层、以及用于通过无线信道建立或支持到网络的连接所必须或期望的任意其它层。
图2是无线收发器的示例性实施例的框图。无线收发器104包括支持双向通信的发射器200和接收器250。发射器200和/或接收器250可以通过超外差(super-heterodyne)结构或直接变换(direct-conversion)结构执行。在超外差结构中，信号为在多级(例如，在一级中从RF到中间频率(IF)，然后在针对接收器的另一级中从IF到基带)中在RF和基带之间频率变换。在直接变换结构(其还被称作零-IF结构)中，信号在一级中在RF和基带之间频率变换。超外差和直接变换结构可以使用不同的电路框和/或具有不同的要求。在图2所示的示例性实施例中，发射器200和接收器250通过直接变换结构执行。
在发射路径中，基带处理器104(见图1)将数据提供给数字模拟变换器(DAC)202。DAC 202将数字输入信号变换为模拟输出信号。模拟输出信号被提供给滤波器204，其对模拟输出信号进行滤波以移除由前面的数字模拟变换由DAC 202所引起的图像。放大器206被用于放大来自滤波器204的信号以提供放大的基带信号。混合器208接收放大的基带信号和来自TX本地振荡器210的LO信号。混合器208混合放大的基带信号和LO信号以提供升频变换(upconverted)的信号。滤波器212被用于对升频变换的信号进行滤波以移除由混频所引起的图像。功率放大器(PA)214用于放大来自滤波器212的信号以获得在期望的输出功率电平处的输出RF信号。输出RF信号被路由通过双工器260到天线106以用于在无线信道上传输。
在接收路径中，天线106可以接收由远程设备发射的信号。接收的RF信号可以被路由通过双工器260到接收器250。在接收器250内，接收的RF信号通过低噪声放大器(LNA)252放大并且通过滤波器254滤波并且以获得输入RF信号。混合器256接收输入RF信号和来自RX本地振荡器258的LO信号。混合器256混合输入RF信号和LO信号以提供降频变换的信号。降频变换的信号通过放大器260放大以获得放大的降频变换的信号。滤波器262被用于对放大的降频变换的信号进行滤波以移除通过混频所引起的图像。来自滤波器262的信号被提供至模拟数字变换器(ADC)264。ADC 264将信号变换为数字输出信号。数字输出信号可以被提供到基带处理器104(见图1)。
发射器200和接收器250中信号的调节可以通过一级或多级放大器、滤波器混合器等执行。这些电路可以与图2中示出的结构不同地设置。此外，图2中未示出的其它电路也可以被用于调节发射器200和接收器250中的信号。例如，阻抗匹配电路可以被设置在PA 216的输出处、LNA 252的输入处、天线106和双工器260之间等。
本地振荡器的各个实施例可以被用于支持发射器和接收器功能。在一个示例性实施例中，本地振荡器可以通过VCO来执行，VCO提供LO信号至发射器和/或接收器以用于混合。VCO为具有反馈环中的调谐谐振器的正反馈放大器。振荡发生在谐振频率处，其可以通过锁相环调谐。锁相环可以通过相位检测器执行，相位检测器将VCO输出的相位与参考信号的相位进行比较并且调谐VCO的谐振器以保持相位对齐。
图3是图示出用于本地振荡器的锁相环的示例性实施例的功能性框图。在本实施例中，本地振荡器通过锁相环300执行。锁相环300包括相位检测器302、电荷泵304、环路滤波器306、VCO 308和具有分频器312和sigma delta调节器314的分数-N分频器310。相位检测器302提供用于检测两个输入信号之间的相位差的装置。其用于检测参考信号和来自分数-N分频器310的反馈信号的相位误差。相位检测器302基于相位误差产生UP和DOWN信号。UP和DOWN信号被用于驱动电荷泵304。电荷泵304提供用于向环路滤波器306提供电流源的装置。其将与检测的相位误差成比例的电荷注入到环路滤波器306中。环路滤波器306提供用于产生用于调谐VCO 308的控制电压的装置。其对来自电荷泵304的输出进行积分以产生输入到VCO 308的控制电压。VCO 308提供用于产生具有可调谐频率的振荡信号的装置。其产生频率与由环路滤波器306产生的控制电压成比例的振荡信号。分数N-分频器310提供用于通过分数地划分振荡信号的频率来产生反馈信号的装置。其包括将VCO输出的频率除以整数N以产生到相位检测器的反馈信号输入的分频器312。其还包括在锁定状态期间动态地切换N的值以实现N和N+1之间的非整数的平均分频器的delta-sigma调节器314。
图4A是示出具有针对电荷泵和环路滤波器的额外示意性细节的针对本地振荡器的锁相环的示例性实施例的功能性框图。如上所述，相位检测器302比较参考信号和来自分数-N分频器310的反馈信号并且基于两个信号之间的相位差来激活电荷泵304。相位检测器302以相位检测模式和相位锁定状态操作。为此，相位检测器有时被称作相位/频率检测器(PFD)。为了本公开的目的，术语“相位检测器”将被广泛地解释为包括能够检测两个输入信号的相位和/或频率之差的组件。
相位检测器302以相位检测模式操作，其中UP和DOWN信号的占空比基于由相位检测器302测量的相位误差而变化。因此，电荷泵304仅被激活一部分时间，其与两个信号之间的相位差成比例。环路滤波器306积累电荷，电荷产生经滤波的控制电压，经滤波的控制电压调节VCO输出信号的频率直到相位差达到零。这一旦发生，相位检测器302就进入相位锁定状态。在这种状态下，UP和DOWN信号的占空比基本上相等，因此，没有静电荷被注入到环路滤波器306中。输入到VCO 308的控制电压保持恒定，其确保VCO输出信号保持在恒定频率。
环路滤波器306可以是有源或无源的。无源环路滤波器306的示例性实施例在图4中示出。在该实施例中，环路滤波器306包括包含电阻器R 408和在电荷泵304输出与负供电电压VSS(例如，地面)之间串联连接的电容器C 410。可以采用环路滤波器的备选实施例。例如，环路滤波器306可以包括与电阻器R 408和电容器C 410并联连接的超极(extra pole)电容器409。
电荷泵304还可以以多种方式实施。在一个示例性实施例中，电荷泵304通过提供第一开关404和第二开关406来执行，第一开关提供用于拉充电电流到环路滤波器306的装置，第二开关提供用于从环路滤波器306灌放电电流的装置。第一开关404可以为PMOS晶体管并且第二开关406可以为NMOS晶体管406。PMOS晶体管经由电流源405连接到正供电电压VDD。NMOS晶体管经由电流源407连接到负供电电压VSS，如图4A所示。电流源405和407提供到电荷泵304的恒定电流源。来自相位检测器302的UP信号通过反向器(inverter)402控制PMOS晶体管404，来自相位检测器302的DOWN信号控制NMOS晶体管。当UP信号通过相位检测器302驱动到高逻辑电平状态时，环路滤波器306中的电容器C 410通过PMOS晶体管404充电。当DOWN信号通过相位检测器202被驱动到高逻辑电平状态时，环路滤波器306中的电容器C通过NMOS晶体管406放电。超极电容器409可以被添加与电阻器R 408和电容器C 410并联以进一步调节环路滤波器306。
图4B是示出针对图4A的本地振荡器的锁相环的示例性实施例的功能性框图，其中在电荷泵中具有额外泄漏电流源。泄漏电流源提供用于向环路滤波器306提供泄漏电流的装置。在本实施例中，泄漏电流源410被用于避免在接近偏移(close-in offset)频率处的delta-sigma调节器的噪声折叠，其否则将由于分数-N锁相环中的电荷泵302的非线性而发生。泄漏电流源412可以通过具有合适的偏置的一个或多个晶体管或通过其它合适的装置而实现。泄漏电流源410引起输入到锁定状态的相位检测器302的参考和反馈信号之间的恒定平均相位差。因此，取决于如何实施泄漏电流，UP或DOWN信号中的一个总是具有比另一个更高的占空比。在一些实施例中，较窄的脉冲可以被驱动至连续的“低”逻辑状态，而较宽脉冲保持宽度等于相位差。通过该方法，在电荷泵302中不存在电流源的切换，由此减少噪声。
图5是示出针对锁相环的相位检测器的示例性实施例的功能性框图。在该实施例中，相位检测器302包括两级：第一级502和第二级504。第一级502基于参考信号和反馈信号之间的相位差产生UP和DOWN信号。第二级504根据哪个信号具有较低的占空比；来将UP信号或DOWN信号驱动至低逻辑状态。
第一级502包括第一触发器506、第二触发器508、重置门510和延迟511。在该实施例中，触发器506和508为D触发器，重置门510为AND门，然而，在备选的实施例中，其它触发器、门和/或组件可以被使用、添加和/或省略。到触发器506和508的输入被拉升至VDD(即，高逻辑状态)。参考信号被用于对第一触发器506计时，反馈被用于对第二触发器508计时。因此，当参考信号转换至高逻辑状态时第一触发器506的输出Q1被驱动至高逻辑状态，并且当反馈信号转换至高逻辑状态时第二触发器508的输出Q2被驱动至高逻辑状态。重置门510被用于提供针对来自触发器506和508的两个输出的“AND”功能。一旦来自触发器506和508的输出在合适的延迟之后进入高逻辑状态，则来自重置门510的输出被用于重置触发器506和508两者。
第二级504包括选通电路，选通电路包括第一门512、第二门514、第一反向器516和第二反向器518。第一门512被用于产生UP信号，第二门514被用于产生DOWN信号。在一个实施例中，门512和514均为AND门，但是在备选实施例中可以被不同地实施。例如，每个门可以被备选地实施为NAND门，后面跟随有反相器或其它合适的装置。每个门512和514用作当第二输入为高逻辑状态时将第一输入处的信号传递至输出。因此，到每个门512和514的第二输入可以被视为启用信号。即，当启用信号为高逻辑状态时，每个门512和514将第一输入处的信号传递至输出。当启动信号为低逻辑状态时，输出被强制变为低，而不管第一输入的状态。第一和第二反相器516和518被用于产生启用信号。具体地，第一反相器516被用于产生到第一门512的启用信号，第二反相器518被用于产生到第二门514的启用信号。在描述的实施例中，用于第一门512的启用信号为第二触发器508的反向的输出Q2，用于第二门514的启用信号为第一触发器506的反向的输出Q1。
在操作中，当来自第二触发器508的输出Q2处于低逻辑状态时，来自第一触发器506的输出Q1通过第一门512作为UP信号。当来自第二触发器508的输出Q2为高逻辑状态时，来自第一门512的UP信号被强制进入到低逻辑状态。类似地，当来自第一触发器506的输出Q1为低逻辑状态时，来自第二触发器508的输出Q2通过第二门514作为DOWN信号。当来自第一触发器506的输出Q1为高逻辑状态时，来自第二门514的DOWN信号被强制进入到低逻辑状态。
图6A和6B是示出图5的锁相环的示例性实施例的操作的时序图。图6A示出当参考信号领先来自分频器的反馈信号时的相位检测器的时序。图6B示出当参考信号跟随反馈信号时相位检测器的时序。
参照图5和图6A，来自第一触发器506的输出Q1和来自第二触发器508的输出Q2在t0处为低逻辑状态。因此，第一门512和第二门514均分别通过来自反相器516和518的反向触发器输出Q1和Q2而被启用。当第一门512被启用时，来自第一触发器506的低逻辑状态输出Q1通过第一门512至输出以产生低逻辑状态的UP信号。当第二门514被启动时，来自第二触发器506的低逻辑状态输出Q2通过第二门514至输出以产生低逻辑状态的DOWN信号。
在t1时，参考信号从低逻辑状态转换到高逻辑状态，由此将第一触发器506的输出Q1设置到高逻辑状态。高逻辑状态通过第一门512至输出以驱动UP信号至高逻辑状态。同时，来自第二反相器518的反向的触发器输出Q1转换至低逻辑状态，由此禁用第二门514。
在t2时，反馈信号从低逻辑状态转换到高逻辑状态，由此将第二触发器508的输出Q2设置到高逻辑状态。因为第二门514被禁用，因此来自第二触发器508的输出Q2的高逻辑状态不通过第二门514。因此，DOWN信号保持在低逻辑状态。来自第一反相器516的反向的触发器输出Q2转换至低逻辑状态，由此禁用第一门512并强制UP信号进入到低逻辑状态。当输出Q1和Q2均为高逻辑状态时，来自重置门510的输出转换至高逻辑状态并且在合适的延迟之后在t3处将触发器506和508两者重置。当触发器506和508两者重置时，来自反相器516和518的反向的触发器输出Q1和Q2被驱动至高逻辑状态，由此在接下来的周期中启用第一门514和第二门514。该过程持续直到锁相环通过将反馈信号与参考信号对齐来实现锁定。
参照图5和图6B，来自第一触发器506的输出Q1和来自第二触发器508的输出Q2在t0处为均低逻辑状态。因此，第一门512和第二门514均分别通过来自反相器516和518的反向的锁存器输出Q1和Q2而被启用。当第一门512被启用时，来自第一触发器506的低逻辑状态输出Q1通过第一门512至输出以产生低逻辑状态的UP信号。当第二门514被启用时，来自第二触发器506的低逻辑状态输出Q2通过第二门514至输出以产生低逻辑状态的DOWN信号。
在t1时，反馈信号从低逻辑状态转换到高逻辑状态，由此将第二触发器508的输出Q2设置至高逻辑状态。高逻辑状态通过第二门514至输出以驱动DOWN信号至高逻辑状态。同时，来自第一反相器516的反向的触发器输出Q2转换至低逻辑状态，由此禁用第一门512。
在t2时，参考信号从低逻辑状态转换到高逻辑状态，由此将第一触发器506的输出Q1设置至高逻辑状态。因为第一门512被禁用，所以来自第一触发器506的输出Q1的高逻辑状态不通过第一门512。因此，UP信号保持在低逻辑状态。来自第二反相器518的反向的触发器输出Q1转换至低逻辑状态，由此禁用第二门514并强制DOWN信号进入到低逻辑状态。当输出Q1和Q2均为高逻辑状态时，来自重置门510的输出转换至高逻辑状态并且在合适的延迟之后在t3处重置触发器506和508两者。当两个触发器506和508重置时，来自反相器516和518的反向的触发器输出Q1和Q2被驱动至高逻辑状态，由此在接下来的周期启用第一门514和第二门514两者。该过程持续直到锁相环通过将反馈信号与参考信号对齐来实现锁定。
图7是示出针对锁相环的相位检测器的备选示例性实施例的功能性框图。在该实施例中，第二级中的反相器被NAND门代替。具体地，第一反相器(见图5)由第一NAND门716代替，第二反相器518(见图5)由第二NAND门718代替。NAND门716和718允许模式位在两个不同的操作模式之间切换相位检测器302。在模式位设置为高逻辑状态时，NAND门716和718用作反相器，并且相位检测器的操作与上面结合图5、图6A和图6B所描述的相同。在模式位驱动至低逻辑状态时，来自NAND门716和718的输出分别一直为高逻辑状态，而不论第一触发器506和第二触发器508的输出Q1和Q2的状态。因此，第一门512和第二门514一直被启用。在门512和514均启用时，UP信号跟随来自第一触发器506的输出Q1，DOWN信号跟随来自第二触发器508的输出Q2。在该模式中，UP信号和DOWN信号将在每个周期被脉冲调制。
在目前描述的相位检测器的示例性实施例中，具有低占空比的UP和DOWN信号被门断开(即，被强制到低逻辑状态)。然而，具有低占空比的信号可能通过不同于门的装置而被强制到低逻辑状态。例如，取决于UP信号相对于DOWN信号的占空比，多路复用器可以被用于在UP信号和低逻辑状态之间切换。类似地，取决于DOWN信号相对于UP信号的占空比，多路复用器可以用于在DOWN信号和低逻辑状态之间切换。备选地，在一些示例性实施例中，具有较低占空比的UP或DOWN信号可以通过将信号驱动至高逻辑状态而关闭。取决于特定应用和施加在***上的整体设计约束，本领域技术人员将能够容易地设计各种电路装置以强制将具有最低占空比的UP或DOWN信号关闭。
图8是示出产生振荡信号的示例性方法的流程图。
方法包括在框802中检测两个输入信号之间的相位差。相位差可以通过响应于相位差输出第一信号和第二信号而被检测，其中当输出第二信号时禁用第一信号，当输出第一信号时禁用第二信号。在一个示例性实施中，选通电路可以被用于当输出第二信号时禁用第一信号，并且当输出第一信号时禁用第二信号。两个输入信号可以包括参考信号和反馈信号。反馈信号是振荡信号的函数。在一个示例性实施例中，反馈信号可以通过分数地划分振荡信号的频率而被产生。
方法进一步包括在框804中响应于第一信号和第二信号产生具有可调谐频率的振荡信号。控制电压可以被用于调谐振荡信号的频率。电流源可以被用于产生控制电压。电流源可以响应于第一信号而拉充电电流并且响应于第二信号而灌放电电流。控制电压可以通过对电电流和放电电流进行积分而产生。泄漏电流源还可以被用于产生控制电压。
在以上描述的操作方法中的框的特定顺序或层次仅提供作为示例。基于设计偏好，操作方法中的框的特定顺序或层次可以被重新设置、修改和/或改变。所附方法权利要求包括涉及操作方法的各种限制，但是所记载的限制不意图以任何方式通过特定顺序或层次进行限制，除非在权利要求中明确陈述。
提供前面的描述以使本领域技术人员能够完全理解本公开的完整范围。对本文本中的各种示例性实施例的修改对于本领域技术人员来说将是明显的。因此，权利要求不应限于本文中所描述的本公开的各个方面，而是将符合与权利要求的语言一致的完整范围。在整个公开中所描述的对于本领域技术人员来说已知或稍后将已知的各个方面的元件的所有结构上和功能上的等同体通过引用明确地并入本文并且旨在由权利要求涵盖。此外，本文公开的没有任何内容旨在专用于公众，而不管这种公开是否被明确记载在权利要求中。没有权利要求的元素将在35U.S.C.§112(f)的条款之下被解释，除非使用术语“用于…的装置”或在方法权利要求的情况下使用术语“用于…的步骤”所明确记载的元件。

Claims (21)

1.一种用于产生振荡信号的电路，包括：
相位检测器，被配置为响应于两个输入信号之间的相位差输出第一信号和第二信号，所述相位检测器被进一步配置为当输出所述第二信号时禁用所述第一信号并且当输出所述第一信号时禁用所述第二信号；
压控振荡器(VCO)，被配置为响应于所述第一信号和所述第二信号产生具有可调谐频率的振荡信号。
2.根据权利要求1所述的电路，进一步包括电荷泵和环路滤波器，其中所述电荷泵被配置为通过响应于所述第一信号而拉充电电流并且响应于所述第二信号而灌放电电流来向所述环路滤波器提供电流源。
3.根据权利要求2所述的电路，其中所述环路滤波器被配置为对所述充电电流和所述放电电流积分以产生用于调谐所述VCO的频率的控制电压。
4.根据权利要求2所述的电流，其中所述电荷泵进一步包括耦合到所述环路滤波器的泄漏电流源。
5.根据权利要求1所述的电路，其中所述相位检测器包括选通电路，所述选通电路被配置为当输出所述第二信号时禁用所述第一信号并且当输出第一信号时禁用所述第二信号。
6.根据权利要求1所述的电路，其中所述两个输入信号包括参考信号和反馈信号，所述反馈信号从所述振荡信号获得。
7.根据权利要求6所述的电路，进一步包括分数-N分频器，所述分数-N分频器被配置为从所述振荡信号产生所述反馈信号。
8.一种用于产生振荡信号的电路，包括：
用于检测两个输入信号之间的相位差的装置，其中用于检测相位差的所述装置被配置为响应于两个输入信号之间的所述相位差输出第一信号和第二信号，并且其中用于检测相位差的所述装置被进一步配置为当输出所述第二信号时禁用所述第一信号并且当输出所述第一信号时禁用所述第二信号；
用于响应于所述第一信号和所述第二信号产生具有可调谐频率的振荡信号的装置。
9.根据权利要求8所述的电路，进一步包括用于产生用于调谐所述振荡信号的频率的控制电压的装置、用于向用于产生控制电压的装置提供电流源的装置，其包括用于响应于所述第一信号而拉充电电流的装置和用于响应于所述第二信号而灌放电电流的装置。
10.根据权利要求9所述的电路，其中用于产生控制电压的所述装置被配置为对所述充电电流和所述放电电流积分以产生用于调谐所述振荡信号的频率的所述控制电压。
11.根据权利要求9所述的电路，其中用于提供电流源的所述装置进一步包括用于向用于产生控制电压的装置提供泄漏电流的装置。
12.根据权利要求8所述的电路，其中用于检测相位差的所述装置包括选通电路，所述选通电路被配置为当输出所述第二信号时禁用所述第一信号并且当输出第一信号时禁用所述第二信号。
13.根据权利要求8所述的电路，其中所述两个输入信号包括参考信号和反馈信号，所述反馈信号为所述振荡信号的函数。
14.根据权利要求13所述的电路，进一步包括用于通过分数地划分所述振荡信号的频率而产生所述反馈信号的装置。
15.一种产生振荡信号的方法，包括：
检测两个输入信号之间的相位差，所述检测包括通过当输出第二信号时禁用第一信号并且当输出第一信号时禁用第二信号以响应于两个输入信号之间的所述相位差来输出第一信号和第二信号；
响应于所述第一信号和所述第二信号产生具有可调谐频率的振荡信号。
16.根据权利要求15所述的方法，进一步包括产生用于调谐所述振荡信号的频率的控制电压，并且提供电流源以用于通过响应于所述第一信号而拉充电电流并且响应于所述第二信号而灌放电电流来产生所述控制电压。
17.根据权利要求16所述的方法，其中所述控制电压的产生包括对所述充电电流和所述放电电流积分。
18.根据权利要求16所述的方法，进一步包括将泄漏电流提供至所述控制电压的产生。
19.根据权利要求15所述的方法，其中所述检测相位差包括使用选通电路来当输出所述第二信号时禁用所述第一信号并且当输出第一信号时禁用所述第二信号。
20.根据权利要求15所述的方法，其中所述两个输入信号包括参考信号和反馈信号，所述反馈信号为所述振荡信号的函数。
21.根据权利要求20所述的方法，进一步包括通过分数地划分所述振荡信号的频率来产生所述反馈信号。
CN201580022082.2A 2014-04-30 2015-04-15 低噪声锁相环 Active CN106537784B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/266,730 2014-04-30
US14/266,730 US20150318860A1 (en) 2014-04-30 2014-04-30 Low noise phase locked loops
PCT/US2015/025967 WO2015167805A1 (en) 2014-04-30 2015-04-15 Low noise phase locked loops

Publications (2)

Publication Number Publication Date
CN106537784A true CN106537784A (zh) 2017-03-22
CN106537784B CN106537784B (zh) 2019-08-02

Family

ID=53177354

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580022082.2A Active CN106537784B (zh) 2014-04-30 2015-04-15 低噪声锁相环

Country Status (7)

Country Link
US (1) US20150318860A1 (zh)
EP (1) EP3138201A1 (zh)
JP (1) JP6679499B2 (zh)
KR (1) KR20160146752A (zh)
CN (1) CN106537784B (zh)
BR (1) BR112016024960A2 (zh)
WO (1) WO2015167805A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110061737A (zh) * 2019-04-26 2019-07-26 海光信息技术有限公司 相位锁定检测输出电路及全数字锁相环***

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9553715B2 (en) * 2014-12-22 2017-01-24 Opel Solar, Inc. Optical phase detector for an optical phase lock loop
US10120064B2 (en) * 2015-03-19 2018-11-06 Nxp Usa, Inc. Radar system and method with saturation detection and reset
TWI554037B (zh) * 2015-04-16 2016-10-11 群聯電子股份有限公司 時脈資料回復電路模組、記憶體儲存裝置及相位鎖定方法
JP7301766B2 (ja) * 2020-03-04 2023-07-03 株式会社東芝 位相補正装置、測距装置及び位相変動検出装置
JP7301771B2 (ja) * 2020-03-19 2023-07-03 株式会社東芝 位相補正装置、測距装置及び位相変動検出装置
EP4191887A4 (en) * 2020-08-31 2023-10-04 Huawei Technologies Co., Ltd. PHASE-LOCKED LOOP AND HIGH FREQUENCY TRANSMITTER RECEIVER
TWI739640B (zh) * 2020-10-27 2021-09-11 瑞昱半導體股份有限公司 電路和相關晶片

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5304952A (en) * 1993-05-10 1994-04-19 National Semiconductor Corporation Lock sensor circuit and method for phase lock loop circuits
US6002273A (en) * 1998-10-05 1999-12-14 Motorola, Inc. Linear low noise phase-frequency detector
US20080198959A1 (en) * 2007-02-20 2008-08-21 Fujitsu Limited Fractional Frequency Divider PLL Device and Control Method Thereof
US20090160487A1 (en) * 2007-12-19 2009-06-25 Integrated Device Technology, Inc. Phase and frequency detector with zero static phase error
CN103312318A (zh) * 2013-05-20 2013-09-18 浙江大学 一种高精度鉴频鉴相器

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS561619A (en) * 1979-06-19 1981-01-09 Toshiba Corp Phase comparator
JP3021747B2 (ja) * 1991-04-26 2000-03-15 松下電器産業株式会社 Ｐｌｌ回路
JP3208736B2 (ja) * 1991-11-08 2001-09-17 ソニー株式会社 Ｐｌｌ回路
US5307028A (en) * 1992-10-16 1994-04-26 Ncr Corporation Phase-and-frequency mode/phase mode detector with the same gain in both modes
JPH07142966A (ja) * 1993-11-12 1995-06-02 Sanyo Electric Co Ltd 逓倍回路
JP2000349625A (ja) * 1999-06-01 2000-12-15 Fujitsu Denso Ltd 位相比較器及び位相同期回路
US6275072B1 (en) * 1999-10-07 2001-08-14 Velio Communications, Inc. Combined phase comparator and charge pump circuit
JP4015793B2 (ja) * 2000-02-16 2007-11-28 株式会社東芝 位相比較回路およびｐｌｌ回路
GB2362045B (en) * 2000-02-23 2004-05-05 Phoenix Vlsi Consultants Ltd Analogue-Controlled phase interpolator
US6605935B2 (en) * 2001-03-21 2003-08-12 Telefonaktiebolaget L M Ericsson (Publ) Linear fast-locking digital phase detector
US7082176B2 (en) * 2002-06-12 2006-07-25 Broadcom Corporation Linearized fractional-N synthesizer with fixed charge pump offset
JP2004120443A (ja) * 2002-09-27 2004-04-15 Matsushita Electric Ind Co Ltd 遅延調整回路
US7046042B1 (en) * 2003-08-11 2006-05-16 Marvell Semiconductor Israel Ltd. Phase detector
JP4033154B2 (ja) * 2004-03-15 2008-01-16 松下電工株式会社 フラクショナルｎ周波数シンセサイザ装置
US7535977B2 (en) * 2004-09-30 2009-05-19 Gct Semiconductor, Inc. Sigma-delta based phase lock loop
CN101313508B (zh) * 2005-11-22 2011-07-20 松下电器产业株式会社 相位比较器和相位调整电路
JP4357538B2 (ja) * 2007-03-07 2009-11-04 株式会社日立製作所 半導体集積回路装置
US8604840B2 (en) * 2009-06-25 2013-12-10 Qualcomm Incorporated Frequency synthesizer noise reduction

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5304952A (en) * 1993-05-10 1994-04-19 National Semiconductor Corporation Lock sensor circuit and method for phase lock loop circuits
US6002273A (en) * 1998-10-05 1999-12-14 Motorola, Inc. Linear low noise phase-frequency detector
US20080198959A1 (en) * 2007-02-20 2008-08-21 Fujitsu Limited Fractional Frequency Divider PLL Device and Control Method Thereof
US20090160487A1 (en) * 2007-12-19 2009-06-25 Integrated Device Technology, Inc. Phase and frequency detector with zero static phase error
CN103312318A (zh) * 2013-05-20 2013-09-18 浙江大学 一种高精度鉴频鉴相器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110061737A (zh) * 2019-04-26 2019-07-26 海光信息技术有限公司 相位锁定检测输出电路及全数字锁相环***
CN110061737B (zh) * 2019-04-26 2023-05-16 海光信息技术股份有限公司 相位锁定检测输出电路及全数字锁相环***

Also Published As

Publication number Publication date
US20150318860A1 (en) 2015-11-05
BR112016024960A2 (pt) 2017-08-15
JP2017518685A (ja) 2017-07-06
CN106537784B (zh) 2019-08-02
KR20160146752A (ko) 2016-12-21
WO2015167805A1 (en) 2015-11-05
EP3138201A1 (en) 2017-03-08
JP6679499B2 (ja) 2020-04-15

Similar Documents

Publication Publication Date Title
CN106537784B (zh) 低噪声锁相环
US9160396B2 (en) LO generation and distribution in a multi-band transceiver
US9660655B2 (en) Ultra low phase noise frequency synthesizer
US8791763B2 (en) Tunable injection locked dividers with enhanced locking range
EP2797234A1 (en) Local oscillator signal generator with automatic quadrature phase imbalance compensation
Yi et al. A low phase noise 24/77 GHz dual-band sub-sampling PLL for automotive radar applications in 65 nm CMOS technology
US9088285B2 (en) Dynamic divider having interlocking circuit
US20140375367A1 (en) Pseudo-cml latch and divider having reduced charge sharing between output nodes
US9667300B2 (en) Frequency synthesizer for achieving fast re-lock between alternate frequencies in low bandwidth PLLs
Joram et al. Integrated multi-band fractional-N PLL for FMCW radar systems at 2.4 and 5.8 GHz
Lin et al. 77 GHz phase‐locked loop for automobile radar system in 90‐nm CMOS technology
US8121558B2 (en) Local oscillator generator architecture using a wide tuning range oscillator
D’Amico et al. A 6.1 mW 7.5–10.6 GHz PLL-based frequency synthesizer for IEEE 802.15. 4a UWB transceivers
US11082080B1 (en) Transceiver circuit
US11296652B1 (en) Oscillating circuit with differential varactor circuits
Zhang et al. CMOS frequency generation system for W-band radars
Lee et al. A 15-GHz 7-channel SiGe: C PLL for 60-GHz WPAN Application
Mahalingam et al. A Fully Integrated Pulling Mitigation Synthesizer for NB-IoT Transmitter
WO2020215294A1 (zh) 电荷泵、锁相环电路及时钟控制装置
Zhao et al. A PLL based WSN transmitter and I/Q LO signal generator at 430–435 MHz
Pufeng et al. A 1.5 V 7.656 GHz PLL with I/Q outputs for a UWB synthesizer
Zhou et al. A monolithic sub-sampling PLL based 6–18 GHz frequency synthesizer for C, X, Ku band communication

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant