CN106533421B - 用于高压集成电路的输出直通保护电路及高压集成电路 - Google Patents

用于高压集成电路的输出直通保护电路及高压集成电路 Download PDF

Info

Publication number
CN106533421B
CN106533421B CN201611191164.2A CN201611191164A CN106533421B CN 106533421 B CN106533421 B CN 106533421B CN 201611191164 A CN201611191164 A CN 201611191164A CN 106533421 B CN106533421 B CN 106533421B
Authority
CN
China
Prior art keywords
circuit
output
input
gate
voltage integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611191164.2A
Other languages
English (en)
Other versions
CN106533421A (zh
Inventor
程春云
谢正开
毕超
毕磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fengji Technology Shenzhen Co ltd
Original Assignee
Fengji Technology Shenzhen Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fengji Technology Shenzhen Co ltd filed Critical Fengji Technology Shenzhen Co ltd
Priority to CN201611191164.2A priority Critical patent/CN106533421B/zh
Publication of CN106533421A publication Critical patent/CN106533421A/zh
Application granted granted Critical
Publication of CN106533421B publication Critical patent/CN106533421B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Inverter Devices (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明提供一种用于高压集成电路的输出直通保护电路，高压集成电路包括第一与门、第二与门和升压电路，输出直通保护电路包括降压电路。所述第一与门的输出端接所述升压电路的输入端，所述第二与门的输出端与所述第一与门的输入端相连，所述降压电路的输入端与所述升压电路的输出端相连，所述降压电路的输出端与所述第二与门的输入端相连。本发明通过设置输出直通保护电路，使高压集成电路的高端输出端输出的波形和低端输出端输出的波形不存在同时为高电平的情况，避免传统输入直通保护电路因工作电压、温度等因素引起的高压集成电路高端通道和低端通道传输时间不匹配而导致的上、下桥臂功率管直通。

Description

用于高压集成电路的输出直通保护电路及高压集成电路
技术领域
本发明涉及高压集成电路技术领域，特别涉及一种用于高压集成电路的输出直通保护电路及包含该输出直通保护电路的高压集成电路。
背景技术
高压集成电路是将高压功率器件和低压电路集成到同一芯片，常用于各种显示驱动、照明、电机驱动等高压电路中。传统高压集成电路的拓扑结构包括半桥、全桥、三相等***结构，如果驱动的上、下桥臂驱动管发生直通，会导致该桥臂短路，产生大电流，造成功率管炸毁。
由MCU产生的PWM信号，经输入端整形后，产生互补的PWM信号，高端输入信号和低端输入信号。高端输入信号经升压电路转换为以高端浮动地VS为参考的PWM信号，此信号再通过驱动电路驱动上桥臂功率管。其中，升压电路包括脉冲产生电路、LDMOS升压电路、脉冲滤波电路和RS触发器。为保证高端通道和低端通道在传输时间上的匹配，在低端输入电路和驱动电路之间增加低端延迟电路。
延迟电路常采用RC延迟，会受到工作电压和温度等因素影响，导致高端和低端传输时间不匹配，引起上、下桥臂功率管直通。
发明内容
为了克服上述现有技术存在的不足，本发明的主要目的在于提供一种用于高压集成电路的输出直通保护电路。
为了实现上述目的，本发明具体采用以下技术方案：
本发明提供一种用于高压集成电路的输出直通保护电路，高压集成电路包括第一与门、第二与门和升压电路，所述第一与门的输出端接所述升压电路的输入端；输出直通保护电路包括降压电路，所述第二与门的输出端与所述第一与门的输入端相连，所述降压电路的输入端与所述升压电路的输出端相连，所述降压电路的输出端与所述第二与门的输入端相连，所述降压电路用于将升压电路输出端输出的以高端浮动地为参考的PWM信号转换为以低端地为参考的PWM信号并反馈至所述第二与门的输入端。
优选地，还包括第一整形电路，所述第一整形电路的输入端与所述降压电路的输出端连接，所述第一整形电路的输出端与所述第二与门的输入端相连，所述第一整形电路用于将所述降压电路输出的PWM信号整形后输入所述第二与门的输入端。
优选地，包括第二整形电路，所述第二整形电路的输入端与所述第二与门的输出端相连，所述第二整形电路的输出端与所述第一与门的输入端相连，所述第二整形电路用于将所述第二与门输出的PWM信号整形后输入所述第一与门的输入端。
优选地，所述第一整形电路设置为反相器U1。
优选地，所述第二整形电路设置为反相器U2。
相应地，本发明还提供一种高压集成电路，包括上述的用于高压集成电路的输出直通保护电路、第一驱动电路和第二驱动电路，所述第一驱动电路的输入端与所述升压电路的输出端连接，所述第二驱动电路的输入端与所述第二与门的输出端连接。
优选地，包括输入电路，所述输入电路的输出端分别与所述第一与门的输入端和第二与门的输入端连接，所述输入电路用于将其输入端输入的PWM信号整形后转换为互补两个PWM信号并分别输入所述第一与门和第二与门。
本发明的高压集成电路包括第一与门、第二与门和升压电路，直通保护电路包括降压电路，所述第一与门的一个输入端用于输入高端输入信号，所述第一与门的输出端接所述升压电路的输入端。所述第二与门的一个输入端用于输入低端输入信号，所述第二与门的输出端与所述第一与门的另一输入端相连，所述降压电路的输入端与所述升压电路的输出端相连，所述降压电路的输出端与所述第二与门的另一输入端相连。
相比于现有技术，本发明设置有降压电路，通过降压电路对升压电路的输出端采样，并通过所述降压电路将升压电路输出端输出的以高端浮动地为参考的PWM信号转换为以低端地为参考的PWM信号后反馈至所述第二与门的输入端，同时将第二与门输出端输出的信号反馈至所述第一与门的输入端。使升压电路输出端输出的信号和第二与门输出端输出的信号不存在同时为高电平的情况，即高压集成电路的高端输出端输出的信号和低端输出端输出的信号不存在同时为高电平的情况，避免传统输入直通保护电路因工作电压、温度等因素引起的高压集成电路高端通道和低端通道传输时间不匹配而导致的上、下桥臂功率管直通。
附图说明
图1为本发明实施例1的用于高压集成电路的输出直通保护电路图；
图2为本发明实施例2的高压集成电路框图；
图3为本发明实施例2的高压集成电路简化示意图；
图4为本发明实施2的高压集成电路的时序图；
图5为本发明实施2的高压集成电路的输入输出示意图；
图中：1、直通保护电路；11、第一整形电路；12、降压电路；13、第二整形电路；2、输入电路；3、第一与门；4、第二与门；5、升压电路；6、第一驱动电路；7、第二驱动电路。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。文中所述PWM即脉冲宽度调制，LDMOS指横向扩散金属氧化物半导体。
如图1所示，本发明提供一种用于高压集成电路的输出直通保护电路，输出直通保护电路包括降压电路12、第一整形电路11和第二整形电路13。高压集成电路包括第一与门3、第二与门4和升压电路5。其中，第一与门3的一个输入端用于输入高端输入信号，第一与门3的输出端与升压电路5的输入端相连。第二与门4的一个输入端用于输入低端输入信号。降压电路12的输入端与升压电路5的输出端相连，降压电路12的输出端与第一整形电路11的输入端相连，第一整形电路11的输出端与第二与门4的另一个输入端相连。第二整形电路13的输入端与第二与门4的输出端相连，第二整形电路13的输出端与第一与门3的另一个输入端相连。
降压电路12将升压电路5输出的以高端浮动地VS为参考的PWM信号转换为以低端地VSS为参考的PWM信号并传给第一整形电路11。第一整形电路11用于将降压电路12输出的含有噪声或者缓慢变化的PWM信号转变为一个干净的数字信号输送至第二与门4的输入端。第二整形电路13用于将第二与门4输出的含有噪声或者缓慢变化的PWM信号转变为一个干净的数字信号输送至第一与门3的输入端。
在本实施例中，第一整形电路11和第二整形电路13分别设置为反相器U1和U2。
实施例2
如图2所示，本实施例提供一种高压集成电路，其包括实施例1所述的输出直通保护电路1、第一与门3、第二与门4、升压电路5、第一驱动电路6和第二驱动电路7。第一与门3的一个输入端用于输入高端输入信号，第一与门3的输出端与升压电路5的输入端相连。第二与门4的一个输入端用于输入低端输入信号。降压电路12的输入端与升压电路5的输出端相连，降压电路12的输出端与第一整形电路11的输入端相连，第一整形电路11的输出端与第二与门4的另一个输入端相连。第二整形电路13的输入端与第二与门4的输出端相连，第二整形电路13的输出端与第一与门3的另一个输入端相连。第一驱动电路6的输入端与升压电路5的输出端相连，第二驱动电路7的输入端与第二与门4的输出端相连。
为了产生互补的两个PWM信号，本实施例的高压集成电路还包括有输入电路2，输入电路2的输出端分别与第一与门3的输入端和第二与门4的输入端相连。输入电路2用于将其输入端输入的PWM信号整形后产生互补的两个PWM信号，即高端输入信号和低端输信号，并将高端输入信号和低端输入信号分别输送至第一与门3的输入端和第二与门4的输入端。
常用的升压电路包括脉冲产生电路、LDMOS升压电路、脉冲滤波电路和RS触发器，这些电路会增加高压集成电路的高端通道的传输时间，导致高压集成电路的高端通道和低端通道传输时间不匹配。当浮动地端VS接地电压，无升压功能，用RC延迟电路代替升压电路5。且第一整形电路11和第二整形电路13分别设置为反相器U1和反相器U2。而第一与门3包括与非门N1和反相器U3，第二与门4包括与非门N2和反相器U4。则高压集成电路可以简化为如图3所示，其中，RC延时电路包括反相器U5、电容C0和反相器U6。与非门N1的一个输入端用于输入高端输入信号，与非门N1的输出端与反相器U3的输入端相连，反相器U3的输出端与反相器U5的输入端相连。反相器U5的输出端与电容C0的一端、反相器U6的输入端相连，电容C0的另一端接地。反相器U6的输出端与反相器U1的输入端相连，反相器U1的输出端与与非门N2的一个输入端相连。与非门N2的另一个输入端用于输入低端输入信号。与非门N2的输出端与反相器U4的输入端相连，反相器U4的输出端与反相器U2的输入端相连，反相器U2的输出端与与非门N1的另一输入端相连。
如图4(a)所示，高端输入信号HIN和低端输入信号LIN为互补的PWM信号。若无输出直通保护电路，当与非门N1的一个输入端输入高端输入信号，与非门N1的另一输入端输入高电平；与非门N2的一个输入端输入低端输入信号，与非门N2的另一个输入端输入高电平。则高端输入信号HIN经与非门N1和反相器U3延时后，输出信号如A点波形，反相器U5输出信号如B点波形。低端输入信号LIN经与非门N2和反相器U4延迟后，LO端输出信号的波形如图4(a)所示。高端通道因升压电路，增加传输延迟时间，HO端输出信号的波形如图4(a)所示。可见，高端输出端HO输出的波形和低端输出端LO输出的波形存在同时为高电平情况，同时为高电平的时间为D1，则该高压集成电路的高端输出信号和低端输出信号通过驱动电路驱动上、下桥臂功率管时，会引起半桥上、下桥臂的功率管同时导通，导致该桥臂直通。
如图4(b)所示，高端输入信号HIN和低端输入信号LIN为互补的PWM信号。当增加输出直通保护电路时，与非门N1的一个输入端输入高端输入信号，反相器U4的输出信号经反相器U2整形后得反馈信号LOF，该反馈信号LOF输入与非门N1的另一输入端。与非门N2的一个输入端输入低端输入信号，反相器U6的输出信号经反相器U1整形后得反馈信号HOF，该反馈信号输入与非门N2的另一输入端。则HO端和LO端输出信号的波形如图4(b)所示，可见，此时高端输出端HO输出的波形和低端输出端LO输出的波形不存在同时为高电平情况。
如图5所示，高压集成电路的输入电路的输入信号波形如图中IN所示，输入信号IN经输入电路整形后输出信号的波形如图中HIN和LIN所示，而高压集成电路的高端输出信号和低端输出信号波形则如图中HO和LO所示。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (7)

1.一种用于高压集成电路的输出直通保护电路，高压集成电路包括第一与门、第二与门和升压电路，所述第一与门的输出端接所述升压电路的输入端，其特征在于，第一与门的一个输入端用于输入高端输入信号，输出直通保护电路包括降压电路，所述第二与门的输出端与所述第一与门的另一个输入端相连，第二与门的一个输入端用于输入低端输入信号，所述降压电路的输入端与所述升压电路的输出端相连，所述降压电路的输出端与所述第二与门的另一个输入端相连，所述降压电路用于将升压电路输出端输出的以高端浮动地为参考的PWM信号转换为以低端地为参考的PWM信号并反馈至所述第二与门的输入端。
2.根据权利要求1所述的用于高压集成电路的输出直通保护电路，其特征在于，还包括第一整形电路，所述第一整形电路的输入端与所述降压电路的输出端连接，所述第一整形电路的输出端与所述第二与门的输入端相连，所述第一整形电路用于将所述降压电路输出的PWM信号整形后输入所述第二与门的输入端。
3.根据权利要求2所述的用于高压集成电路的输出直通保护电路，其特征在于，包括第二整形电路，所述第二整形电路的输入端与所述第二与门的输出端相连，所述第二整形电路的输出端与所述第一与门的输入端相连，所述第二整形电路用于将所述第二与门输出的PWM信号整形后输入所述第一与门的输入端。
4.根据权利要求3所述的用于高压集成电路的输出直通保护电路，其特征在于，所述第一整形电路设置为反相器U1。
5.根据权利要求4所述的用于高压集成电路的输出直通保护电路，其特征在于，所述第二整形电路设置为反相器U2。
6.一种高压集成电路，其特征在于，包括权利要求1至5其中任一项所述的用于高压集成电路的输出直通保护电路、第一驱动电路和第二驱动电路，所述第一驱动电路的输入端与所述升压电路的输出端连接，所述第二驱动电路的输入端与所述第二与门的输出端连接。
7.根据权利要求6所述的高压集成电路，其特征在于，包括输入电路，所述输入电路的输出端与所述第一与门的输入端和第二与门的输入端连接，所述输入电路用于将其输入端输入的PWM信号整形后转换为互补的两个PWM信号并分别输入所述第一与门和第二与门。
CN201611191164.2A 2016-12-20 2016-12-20 用于高压集成电路的输出直通保护电路及高压集成电路 Active CN106533421B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611191164.2A CN106533421B (zh) 2016-12-20 2016-12-20 用于高压集成电路的输出直通保护电路及高压集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611191164.2A CN106533421B (zh) 2016-12-20 2016-12-20 用于高压集成电路的输出直通保护电路及高压集成电路

Publications (2)

Publication Number Publication Date
CN106533421A CN106533421A (zh) 2017-03-22
CN106533421B true CN106533421B (zh) 2023-07-04

Family

ID=58340027

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611191164.2A Active CN106533421B (zh) 2016-12-20 2016-12-20 用于高压集成电路的输出直通保护电路及高压集成电路

Country Status (1)

Country Link
CN (1) CN106533421B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104009637A (zh) * 2014-06-10 2014-08-27 澳特翼南京电子科技有限公司 一种buck-boost开关电压调整器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH066191A (ja) * 1992-04-20 1994-01-14 Fuji Electric Co Ltd 波形整形回路
JP4775357B2 (ja) * 1995-04-12 2011-09-21 富士電機株式会社 高耐圧ｉｃ
US5726589A (en) * 1995-11-01 1998-03-10 International Business Machines Corporation Off-chip driver circuit with reduced hot-electron degradation
CN102332895B (zh) * 2011-07-21 2013-08-28 广东美的电器股份有限公司 用于高压集成电路的连续窄脉冲抑制电路
CN206442362U (zh) * 2016-12-20 2017-08-25 峰岹科技（深圳）有限公司 用于高压集成电路的输出直通保护电路及高压集成电路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104009637A (zh) * 2014-06-10 2014-08-27 澳特翼南京电子科技有限公司 一种buck-boost开关电压调整器

Also Published As

Publication number Publication date
CN106533421A (zh) 2017-03-22

Similar Documents

Publication Publication Date Title
CN102769453A (zh) 一种可抗噪声干扰的高压侧栅驱动电路
CN101677240B (zh) 一种绝缘栅双极型晶体管驱动电路
CN1917369A (zh) Igbt驱动器及其驱动信号的处理方法
CN103633849B (zh) 减少功率转换器电磁干扰的双闸极驱动电路及控制方法
CN102647177A (zh) 一种可抗共模噪声干扰的高压侧栅驱动电路
US10283969B2 (en) Solar photovoltaic output optimizer circuit
CN104901519A (zh) 一种低纹波噪声igbt的多适应驱动电路及方法
CN101783582B (zh) 一种死区时间可调的单输入双输出脉宽调制信号产生电路
WO2018129835A1 (zh) 一种基于维也纳pfc的智能型半桥正弦波电压转换电路
CN103269554B (zh) 一种通用型气体灯启动电路及其实现方法
CN103281062B (zh) 一种带脉宽限制的igbt驱动电路及其实现方法
CN106533421B (zh) 用于高压集成电路的输出直通保护电路及高压集成电路
CN102299501A (zh) 一种欠压保护电路
CN104393755A (zh) 高效率升压电路
CN103138610A (zh) 一种直流隔离的并网逆变电路及光伏逆变***
CN103428979B (zh) 用于向高强度气体放电灯提供功率的***和方法
CN206442362U (zh) 用于高压集成电路的输出直通保护电路及高压集成电路
CN205081675U (zh) 基于红外通信的开关式功率变换模块的驱动电路
CN103817407B (zh) 驱动电路
JP2017085705A (ja) ドライブ回路
CN101072020B (zh) 场效应晶体管死区控制驱动信号的发生电路
CN105376896A (zh) 一种调光电路及照明***
CN104135806B (zh) 降压式高功率因数恒流驱动电路
CN116346120B (zh) 电平转换电路
CN104682674A (zh) 一种增加pwm脉冲驱动能力的电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 518000 Shenzhen Software Park, 1 Shenzhen Software Park (2 phase), No. 2, No. 1, Nanshan District high tech District, Shenzhen City, Guangdong province (limited office)

Applicant after: Fengji Technology (Shenzhen) Co.,Ltd.

Address before: 203, room 11, building two, two software park, Shenzhen Road, Nanshan District science and technology, Guangdong, Shenzhen 518057, China

Applicant before: FORTIOR TECHNOLOGY (SHENZHEN) Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant