CN106445400B - 计算机***及非挥发性存储器的控制方法 - Google Patents
计算机***及非挥发性存储器的控制方法 Download PDFInfo
- Publication number
- CN106445400B CN106445400B CN201510473939.4A CN201510473939A CN106445400B CN 106445400 B CN106445400 B CN 106445400B CN 201510473939 A CN201510473939 A CN 201510473939A CN 106445400 B CN106445400 B CN 106445400B
- Authority
- CN
- China
- Prior art keywords
- data
- memory controller
- storage
- processing unit
- central processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
本发明提供一种计算机***及非挥发性存储器的控制方法，计算机***包括：一中央处理器；一***存储器；一第一存储器控制器，用以控制***存储器的存取；以及一储存装置，包括：一非挥发性存储器；以及一第二存储器控制器，用以控制非挥发性存储器的存取，其中，该第一存储器控制器是将***存储器划分出一第一数据池及一第二数据池，该第一数据池储存该中央处理器存取储存装置的暂存数据，且第二数据池储存一快闪转译层数据，并专供第二存储器控制器使用，其中，当中央处理器欲存取储存装置时，第二存储器控制器依据快闪转译层数据存取非挥发性存储器。本发明实施例的技术方案能提升存取速度。
Description
技术领域
本发明有关于计算机***，特别是有关于一种非挥发性存储器的控制方法及其计算机***。
背景技术
随着技术发展，在计算机***中的储存装置的传输速度也愈来愈快，例如固态硬盘(Solid-state Disk)即为可进行快速数据存取的非挥发性存储器。近年来，由各计算机厂商已订定了非挥发性存储器的传输标准，例如进阶主机控制器界面(Advanced HostController Interface，AHCI)及快捷非挥发性存储器(Non-volatile Memory Express，NVMe)等等。上述两种标准阶为在储存装置与作业***端的包含指令集、快闪存储器存取控制、暂存器传输级(Register Transfer Level)、及驱动程序层等界面标准。
更进一步而言，NVME是一种改善传统AHCI的新型储存装置控制器，其能改善***资源的使用，例如使用***多核心下达指令、减下不必要的暂存器控制等等。然而现今NVMe仍是受限于NAND Flash储存装置的限制，因为它的随机存取不够快(存取时间约50us)，还无法直接用来取代动态随机存取存储器(DRAM)与中央处理器(CPU)直接沟通，必须通过直接存储器存取(Direct Memory Access、DMA)的机制将***要求的数据放入主控制的存储器(存取时间约30ns)，再由主控端存储器跟中央处理器进行处理。
为了解开上述问题，NVMe制订了主控端存储器缓冲器(Host Memory Buffer)的功能。传统的固态硬盘为了提供快速的存取效率都是在固态硬盘控制器上挂一颗动态随机存取存储器以进行数据存取。现在NVMe标准则直接制订此新功能来使用***端的主控端存储器来替代固态硬盘控制器上的动态随机存取存储器。然而，上述作法仍然有其限制，因为主控端存储器缓冲器主要是用于I/O存取，并无法拿来放固定数据，意即针对特定的数据还是先必须通过NVMe控制器将数据放到主控端存储器。需注意的是，上述的存取动作与DMA不同，DMA是将数据放进中央处理器可以使用的数据池，而主控端存储器缓冲器是将数据放进NVMe控制器可以使用的数据池。
发明内容
本发明提供一种计算机***，包括：一中央处理器；一***存储器；一第一存储器控制器，用以控制该***存储器的存取；以及一储存装置，包括：一非挥发性存储器；以及一第二存储器控制器，用以控制该非挥发性存储器的存取，其中，该第一存储器控制器是将该***存储器划分出一第一数据池及一第二数据池，该第一数据池储存该中央处理器存取该储存装置的暂存数据，且该第二数据池储存一快闪转译层数据，并专供该第二存储器控制器使用，其中，当该中央处理器欲存取该储存装置时，该第二存储器控制器是依据该快闪转译层数据存取该非挥发性存储器。
于一实施例中，当该中央处理器欲写入该暂存数据该储存装置时，该第一存储器控制器是将该第二数据池中的该快闪转译层数据读取至该第一数据池，且该第二存储器控制器是由该第一数据池取得该暂存数据及该快闪转译层数据。
于一实施例中，该第二存储器控制器更将该非挥发性存储器中的一储存数据复制至该第二数据池，且当该中央处理器由该储存装置读取该储存数据时，该第二存储器控制器是传送一提示信息至该第一存储器控制器以将该第二数据池中的该储存数据复制至该第一数据池，且该中央处理器是由该第一数据池读取该储存数据。
于一实施例中，当该第二存储器控制器是更新该快闪转译层数据且该中央处理器欲写入该暂存数据至该储存装置时，该第二存储器控制器是同时将该暂存数据写入该第二数据池及该非挥发性存储器。
于一实施例中，该***存储器及该第二存储器控制器是通过PCI Express总线进行沟通。
本发明更提供一种非挥发性存储器的控制方法，用于一计算机***，该计算机***包括：一中央处理器；一***存储器；一第一存储器控制器，用以控制该***存储器的存取；以及一储存装置，包括一非挥发性存储器及一第二存储器控制器，用以控制该非挥发性存储器的存取，该方法包括：利用该第一存储器控制器将该***存储器划分出一第一数据池及一第二数据池，其中该第一数据池储存该中央处理器存取该储存装置的暂存数据，且该第二数据池储存一快闪转译层数据，并专供该第二存储器控制器使用；以及当该中央处理器欲存取该储存装置时，该第二存储器控制器是依据该快闪转译层数据以存取该非挥发性存储器。
于一实施例中，还包括：
当该中央处理器欲写入该暂存数据该储存装置时，利用该第一存储器控制器将该第二数据池中的该快闪转译层数据读取至该第一数据池；
以及利用该第二存储器控制器由该第一数据池取得该暂存数据及该快闪转译层数据。
于一实施例中，还包括：
利用该第二存储器控制器将该非挥发性存储器中的一储存数据复制至该第二数据池；
当该中央处理器由该储存装置读取该储存数据时，利用该第二存储器控制器是传送一提示信息至该第一存储器控制器以将该第二数据池中的该储存数据复制至该第一数据池；以及
利用该中央处理器由该第一数据池读取该储存数据。
于一实施例中，还包括：
当该第二存储器控制器是更新该快闪转译层数据且该中央处理器欲写入该暂存数据至该储存装置时，利用该第二存储器控制器同时将该暂存数据写入该第二数据池及该非挥发性存储器。
于一实施例中，该***存储器及该第二存储器控制器是通过PCI Express总线进行沟通。
附图说明
图1是显示依据本发明一实施例中的计算机***的方块图。
图2是显示依据本发明一实施例中的用于一非挥发性存储器的控制方法的流程图。
其中，附图标记说明如下：
100～计算机***；
110～中央处理器；
111～第一存储器控制器；
120～***存储器；
121～第一数据池；
122～第二数据池；
130～储存装置；
131～第二存储器控制器；
132～非挥发性存储器。
具体实施方式
为使本发明的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合所附附图，作详细说明如下。
图1是显示依据本发明一实施例中的计算机***的方块图。在一实施例中，计算机***100包括一中央处理器110、一***存储器120、及一储存装置130。储存装置130是包括一存储器控制器131及一非挥发性存储器132，其中存储器控制器131是支持NVMe标准，且非挥发性存储器132例如是NAND快闪存储器，但本发明并不限于此。另外，***存储器120及储存装置130之间是以PCIe总线做为沟通桥梁。在一实施例中，中央处理器110还包括一第一存储器控制器111，用以控制***存储器120的数据存取，其中***存储器120例如是动态随机存取存储器。在另一实施例中，第一存储器控制器111是独立于中央处理器110之外。
在一实施例中，第一存储器控制器111是由***存储器120中划分出一第一数据池121及一第二数据池122。当中央处理器110欲写入数据至储存装置130时，中央处理器110是通过第一存储器控制器111将暂存数据先写入至***存储器120中的第一数据池121(例如供DMA存取)中，第二存储器控制器131再由第一数据池121中取得暂存数据，并写入非挥发性存储器132中。
需了解的是，第二存储器控制器131在写入数据至非挥发性存储器132时均是通过一快闪转译层(Flash Translation Layer)，该快闪转译层是负责提供文件***和在非挥性存储器132中的实体数据层之间的对应，使得作业***仍然可看到与一般传统硬盘一样的文件***。
在一实施例中，***存储器120更划分出一第二数据池122，用以专门供第二存储器控制器131进行存取。更进一步而言，在快闪转译层中的数据是可放进第二数据池122中，因此，存取快闪转译层的数据的传输速度可大幅提高。举例来说，原本若是第二存储器控制器131外挂一个DDR动态随机存取存储器时，其频宽约为1.6GB/s。而本发明是将快闪转译层中的数据是放进第二数据池122中，则存储器控制器131存取第二数据池122中的数据的传输速度可达到4GB/s。在另一实施例中，第二数据池122更供以储存使用者的数据(即一般数据)，且当第二存储器控制器131收到来自中央处理器110的读取指令时，第一存储器控制器111可直接由第二数据池122中读出数据，而不需再经由PCIe总线由储存装置130传输数据至***存储器120，再由***存储器120中读取数据。
此外，每当中央处理器110欲写入数据至储存装置130时，第二存储器控制器131是接收到来自中央处理器110的写入指令。此时，第二存储器控制器131是传送一提示信息(hint message)至第一存储器控制器111，并通过第一存储器控制器111将欲写入数据所需的快闪转译层数据由第二数据池122读取至第一数据池121中。因此，第二存储器控制器131可由***存储器120的第一数据池121同时取得欲写入的数据及快闪转译层数据，并依据所取得的快闪转译层数据将数据写入非挥发性存储器132中。简单来说，本发明可利用***存储器120储存快闪转译层数据，而储存装置130则可不用再另外增加一个动态随机存取存储器。
在一实施例中，第二存储器控制器131在存取数据的同时，因为文件位置及实体数据层的对应关系可能跟着改变，因此第二存储器控制器131也会随时更新快闪转译层数据。然而，为了，确保数据的安全性，在本实施例中，第二存储器控制器131是使用透写(writethrough)的方式将数据同时写入***存储器120的第二数据池122及非挥发性存储器132中。
图2是显示依据本发明一实施例中的用于非挥发性存储器的控制方法的流程图。在步骤S210，利用该第一存储器控制器将该***存储器划分出一第一数据池及一第二数据池，其中该第一数据池储存该中央处理器存取该储存装置的暂存数据，且该第二数据池储存一快闪转译层数据，并专供该第二存储器控制器使用。在步骤S220，当中央处理器110欲存取储存装置130时，第二存储器控制器131依据快闪转译层数据以存取非挥发性存储器132。
综上所述，本发明提供一种计算机***及用于非挥发性存储器的控制方法，其可利用计算机***中的***存储器存放快闪转译层数据及非挥发性存储器中所储存的数据以供中央处理器或储存装置中的第二存储器控制器以较大的传输频宽快速存取所需的数据及快闪转译层数据，进而提升存取速度。
本发明虽以较佳实施例揭露如上，然其并非用以限定本发明的范围，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。
Claims (8)
1.一种计算机***，包括：
一中央处理器；
一***存储器；
一第一存储器控制器，用以控制该***存储器的存取；以及
一储存装置，包括：
一非挥发性存储器；以及
一第二存储器控制器，用以控制该非挥发性存储器的存取，
其中，该第一存储器控制器是将该***存储器划分出一第一数据池及一第二数据池，该第一数据池储存该中央处理器存取该储存装置的暂存数据，且该第二数据池储存一快闪转译层数据，并专供该第二存储器控制器使用，
其中，当该中央处理器欲存取该储存装置时，该第二存储器控制器依据该快闪转译层数据存取该非挥发性存储器；
其中，当该中央处理器欲写入该暂存数据该储存装置时，该第一存储器控制器是将该第二数据池中的该快闪转译层数据读取至该第一数据池，且该第二存储器控制器是由该第一数据池取得该暂存数据及该快闪转译层数据。
2.如权利要求1所述的计算机***，其特征在于，该第二存储器控制器更将该非挥发性存储器中的一储存数据复制至该第二数据池，且当该中央处理器由该储存装置读取该储存数据时，该第二存储器控制器是传送一提示信息至该第一存储器控制器以将该第二数据池中的该储存数据复制至该第一数据池，且该中央处理器是由该第一数据池读取该储存数据。
3.如权利要求2所述的计算机***，其特征在于，当该第二存储器控制器是更新该快闪转译层数据且该中央处理器欲写入该暂存数据至该储存装置时，该第二存储器控制器是同时将该暂存数据写入该第二数据池及该非挥发性存储器。
4.如权利要求1所述的计算机***，其特征在于，该***存储器及该第二存储器控制器是通过PCI Express总线进行沟通。
5.一种非挥发性存储器的控制方法，用于一计算机***，该计算机***包括：一中央处理器；一***存储器；一第一存储器控制器，用以控制该***存储器的存取；以及一储存装置，包括一非挥发性存储器及一第二存储器控制器，用以控制该非挥发性存储器的存取，该方法包括：
利用该第一存储器控制器将该***存储器划分出一第一数据池及一第二数据池，其中该第一数据池储存该中央处理器存取该储存装置的暂存数据，且该第二数据池储存一快闪转译层数据，并专供该第二存储器控制器使用；
当该中央处理器欲存取该储存装置时，该第二存储器控制器是依据该快闪转译层数据以存取该非挥发性存储器；
当该中央处理器欲写入该暂存数据该储存装置时，利用该第一存储器控制器将该第二数据池中的该快闪转译层数据读取至该第一数据池；以及利用该第二存储器控制器由该第一数据池取得该暂存数据及该快闪转译层数据。
6.如权利要求5所述的非挥发性存储器的控制方法，其特征在于，还包括：
利用该第二存储器控制器将该非挥发性存储器中的一储存数据复制至该第二数据池；
当该中央处理器由该储存装置读取该储存数据时，利用该第二存储器控制器是传送一提示信息至该第一存储器控制器以将该第二数据池中的该储存数据复制至该第一数据池；以及
利用该中央处理器由该第一数据池读取该储存数据。
7.如权利要求6所述的非挥发性存储器的控制方法，其特征在于，还包括：
当该第二存储器控制器是更新该快闪转译层数据且该中央处理器欲写入该暂存数据至该储存装置时，利用该第二存储器控制器同时将该暂存数据写入该第二数据池及该非挥发性存储器。
8.如权利要求5所述的非挥发性存储器的控制方法，其特征在于，该***存储器及该第二存储器控制器是通过PCI Express总线进行沟通。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510473939.4A CN106445400B (zh) | 2015-08-05 | 2015-08-05 | 计算机***及非挥发性存储器的控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510473939.4A CN106445400B (zh) | 2015-08-05 | 2015-08-05 | 计算机***及非挥发性存储器的控制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106445400A CN106445400A (zh) | 2017-02-22 |
| CN106445400B true CN106445400B (zh) | 2019-05-24 |
Family
ID=59216483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510473939.4A Active CN106445400B (zh) | 2015-08-05 | 2015-08-05 | 计算机***及非挥发性存储器的控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106445400B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101246389A (zh) * | 2006-09-29 | 2008-08-20 | 英特尔公司 | 提供从休眠状态瞬时接通恢复的计算***节电方法和装置 |
| CN102253868A (zh) * | 2010-05-21 | 2011-11-23 | 联发科技股份有限公司 | 用于数据恢复的方法以及用于数据恢复的装置 |
| CN102789431A (zh) * | 2012-06-29 | 2012-11-21 | 记忆科技(深圳)有限公司 | 数据保护方法和*** |
| CN106201327A (zh) * | 2015-01-22 | 2016-12-07 | 光宝科技股份有限公司 | 具有固态储存装置的***及其相关控制方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110145477A1 (en) * | 2009-12-15 | 2011-06-16 | Rudelic John C | Flash translation layer using phase change memory |
| US8966172B2 (en) * | 2011-11-15 | 2015-02-24 | Pavilion Data Systems, Inc. | Processor agnostic data storage in a PCIE based shared storage enviroment |
| JP6111575B2 (ja) * | 2012-09-19 | 2017-04-12 | 富士通株式会社 | ストレージ装置、内部処理制御方法および内部処理制御プログラム |
-
2015
- 2015-08-05 CN CN201510473939.4A patent/CN106445400B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101246389A (zh) * | 2006-09-29 | 2008-08-20 | 英特尔公司 | 提供从休眠状态瞬时接通恢复的计算***节电方法和装置 |
| CN102253868A (zh) * | 2010-05-21 | 2011-11-23 | 联发科技股份有限公司 | 用于数据恢复的方法以及用于数据恢复的装置 |
| CN102789431A (zh) * | 2012-06-29 | 2012-11-21 | 记忆科技(深圳)有限公司 | 数据保护方法和*** |
| CN106201327A (zh) * | 2015-01-22 | 2016-12-07 | 光宝科技股份有限公司 | 具有固态储存装置的***及其相关控制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106445400A (zh) | 2017-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9099187B2 (en) | Reducing erase cycles in an electronic storage device that uses at least one erase-limited memory device | |
| TWI692690B (zh) | 存取快閃記憶體模組的方法及相關的快閃記憶體控制器與電子裝置 | |
| TWI567554B (zh) | 緩存及讀取即將寫入儲存單元之資料的方法以及使用該方法的裝置 | |
| US11630766B2 (en) | Memory system and operating method thereof | |
| US20190146712A1 (en) | Memory system and operating method thereof | |
| US11086568B2 (en) | Memory system for writing fractional data into nonvolatile memory | |
| TWI512609B (zh) | 讀取命令排程方法以及使用該方法的裝置 | |
| KR102595233B1 (ko) | 데이터 처리 시스템 및 그것의 동작 방법 | |
| TWI574274B (zh) | 循環區塊模式下的資料存取方法以及使用該方法的裝置 | |
| US20170255565A1 (en) | Method and apparatus for providing a contiguously addressable memory region by remapping an address space | |
| JP2018523876A5 (zh) | ||
| TWI530785B (zh) | 電腦系統及非揮發性記憶體的控制方法 | |
| US20130159604A1 (en) | Memory storage device and memory controller and data writing method thereof | |
| US8402199B2 (en) | Memory management system and method thereof | |
| US11194518B2 (en) | Pointer dereferencing within memory sub-system | |
| KR102648790B1 (ko) | 데이터 저장 장치 및 그 동작 방법 | |
| CN106445400B (zh) | 计算机***及非挥发性存储器的控制方法 | |
| CN108536475A (zh) | 完整编程命令处理方法与装置 | |
| TWI492052B (zh) | 存取快閃記憶體的方法以及相關的記憶裝置 | |
| CN113360090B (zh) | 相干性锁定方案 | |
| TWI497297B (zh) | Portable storage device and its data security control method | |
| TW201604772A (zh) | 資料儲存裝置及操作該資料儲存裝置的方法 | |
| TW201710899A (zh) | 動態邏輯分段方法以及使用該方法的裝置 | |
| TW201715531A (zh) | 電腦系統及其檔案分配方法 | |
| JP2008282415A (ja) | メモリ管理システムとその管理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |