CN106409682A - 一种薄膜晶体管的制作方法 - Google Patents
一种薄膜晶体管的制作方法 Download PDFInfo
- Publication number
- CN106409682A CN106409682A CN201610890641.8A CN201610890641A CN106409682A CN 106409682 A CN106409682 A CN 106409682A CN 201610890641 A CN201610890641 A CN 201610890641A CN 106409682 A CN106409682 A CN 106409682A
- Authority
- CN
- China
- Prior art keywords
- layer
- photoresist
- drain electrode
- described photoresist
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 47
- 239000010409 thin film Substances 0.000 title claims description 45
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 152
- 238000000034 method Methods 0.000 claims abstract description 66
- 239000004065 semiconductor Substances 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000012212 insulator Substances 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 15
- 238000005516 engineering process Methods 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 239000003292 glue Substances 0.000 claims description 3
- 238000010849 ion bombardment Methods 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims 1
- 239000013078 crystal Substances 0.000 claims 1
- VDGJOQCBCPGFFD-UHFFFAOYSA-N oxygen(2-) silicon(4+) titanium(4+) Chemical group [Si+4].[O-2].[O-2].[Ti+4] VDGJOQCBCPGFFD-UHFFFAOYSA-N 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 11
- 238000009413 insulation Methods 0.000 abstract 4
- 238000010586 diagram Methods 0.000 description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000004380 ashing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229920002521 macromolecule Polymers 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种薄膜晶体管的制作方法，包括：在衬底基板上形成栅极；在栅极上形成栅极绝缘层，并使栅极绝缘层覆盖衬底基板；在栅极绝缘层上形成覆盖栅极绝缘层的半导体有源层；在半导体有源层上形成源漏电极层；在源漏电极层上形成光刻胶层，并按预设图案对光刻胶层进行曝光显影；以曝光显影后的光刻胶层为掩膜板，对源漏电极层进行蚀刻，以形成源极与漏极；剥离曝光显影后的光刻胶层，之后以源极与漏极为掩膜板，对半导体有源层进行部分蚀刻。本发明减少了薄膜晶体管背沟道的附着物，提高了器件的可靠性。
Description
【技术领域】
本发明涉及液晶显示领域，特别涉及一种薄膜晶体管的制作方法。
【背景技术】
目前设计的非晶硅TFT-LCD(Thin Film Transistor-Liquid Crystal displays，薄膜晶体管-液晶显示器)的各类产品，一般采用背沟道刻蚀技术。
现有技术的薄膜晶体管，其制作方法通常包括:在衬底基板上形成栅极的图形，接着形成栅极绝缘层，接着在栅极绝缘层上依次形成半导体有源层，源漏电极层和光刻胶层，然后对光刻胶层进行曝光及显影；显影后，形成光刻胶保留区、光刻胶半保留区和光刻胶去除区；随后进行第一次刻蚀，光刻胶去除区内的源漏电极层和半导体有源层没有光刻胶保护而被刻蚀；进行灰化处理，光刻胶半保留区的光刻胶被去除，光刻胶保留区的光刻胶被减薄，进行第二刻蚀，先刻蚀掉光刻胶半保留区的源漏电极层，形成源极和漏极，再刻蚀掉源极和漏极之间区域的部分半导体有源层，最后剥离光刻胶。
现有的形成源漏电极和有源层图形的构图工艺是在光刻胶涂覆后，进行曝光显影，利用光刻胶的图形的作为掩模，来进行源漏电极层和有源层的刻蚀，以形成所需的图案。在光刻胶剥离的时候，由于光刻胶为高分子有机物，需要剥离液进行溶解，通常在剥离过程中，基板从剥离槽流出后经过风刀扫去表面的剥离液，然后基板进入水洗槽进行清洗。由于溶剂的转换，有机物容易在沟道区残留(如剥离液使用到寿命后期，溶解性能下降，而沟道部分很窄，很容易发生残留)，而且一旦发生残留，后续制程很难清除。在刻蚀的过程中，光刻胶内的有机物或者其他物质会被轰击和扩散到薄膜晶体管内源极和漏极之间区域的有源层内，所述区域的有源层膜质受到有机物及其他物质的污染，会导致薄膜晶体管的性能下降。
【发明内容】
本发明的目的在于提供一种薄膜晶体管的制作方法，以减少薄膜晶体管背沟道的附着物，提高了器件的可靠性。
本发明的技术方案如下：
一种薄膜晶体管的制作方法，包括以下步骤：
在衬底基板上形成栅极；
在所述栅极上形成栅极绝缘层，并使所述栅极绝缘层覆盖所述衬底基板；
在所述栅极绝缘层上形成覆盖所述栅极绝缘层的半导体有源层；
在所述半导体有源层上形成源漏电极层；
在所述源漏电极层上形成光刻胶层，并按预设图案对所述光刻胶层进行曝光及显影；
以曝光及显影后的所述光刻胶层为掩膜板，对所述源漏电极层进行蚀刻，以形成源极与漏极；
剥离曝光及显影后的所述光刻胶层，之后以所述源极与所述漏极为掩膜板，对所述半导体有源层进行部分蚀刻。
优选地，所述光刻胶层的制作材料为正性光刻胶。
优选地，按预设图案对所述光刻胶层进行曝光及显影，具体包括：
将所述光刻胶层表面与所述衬底基板表面之间的区域划分为光刻胶保留区、光刻胶半保留区和光刻胶去除区；
对所述光刻胶去除区及所述光刻胶半保留区的所述光刻胶层进行曝光，后者的曝光时间长度小于前者的曝光时间长度；
对所述光刻胶保留区与所述光刻胶半保留区的所述光刻胶层进行显影；
其中，显影后所述光刻胶半保留区保留有所述光刻胶层，所述光刻胶去除区对应于所述光刻胶层两边缘区域，所述光刻胶半保留区对应于所述光刻胶层中部区域，所述光刻胶保留区对应于所述光刻胶层去除区与所述光刻胶半保留区之间的区域。
优选地，以曝光及显影后的所述光刻胶层为掩膜板，对所述源漏电极层进行蚀刻，以形成源极与漏极，具体包括：
去除所述光刻胶去除区对应的所述源漏电极层；
去除所述光刻胶去除区对应的所述半导体有源层；
去除所述光刻胶半保留区对应的曝光及显影后的所述光刻胶层，并将曝光及显影后的所述光刻胶层的其余部分减薄；
去除所述光刻胶半保留区对应的所述源漏电极层，以形成所述源极与所述漏极。
优选地，在去除所述光刻胶去除区的所述源漏电极层的步骤中，采用湿法蚀刻工艺进行去除。
优选地，在去除所述光刻胶去除区的所述半导体有源层中，采用干法蚀刻工艺进行去除。
优选地，所述干法蚀刻工艺包括采用化学气体离子轰击所述半导体有源层。
优选地，所述栅极与所述源漏电极层的制作材料为铜金属或铝金属。
优选地，所述栅极绝缘层的制作材料为二氧化硅或氮化硅。
优选地，所述半导体有源层的制作材料为非晶硅或多晶硅。
本发明的有益效果：
本发明的一种薄膜晶体管的制作方法，通过先进行光刻胶剥离，再对半导体有源层进行蚀刻的方式，使得在光刻胶层剥离过程中，即使在沟道中残留有有机物，也可以在对半导体有源层进行蚀刻的过程中予以清除，减少了薄膜晶体管背沟道的附着物，提高了器件的可靠性。
【附图说明】
图1为本发明实施例的一种薄膜晶体管的制作方法的实施步骤中形成栅极的示意图；
图2为本发明实施例的一种薄膜晶体管的制作方法的实施步骤中形成栅极绝缘层的示意图；
图3为本发明实施例的一种薄膜晶体管的制作方法的实施步骤中形成源漏电极层的示意图；
图4为本发明实施例的一种薄膜晶体管的制作方法的实施步骤中形成半导体有源层的示意图；
图5为本发明实施例的一种薄膜晶体管的制作方法的实施步骤中形成光刻胶层的示意图；
图6为本发明实施例的一种薄膜晶体管的制作方法的实施步骤中将光刻胶层表面与衬底基板表面之间的区域划分为光刻胶保留区、光刻胶半保留区和光刻胶去除区的示意图；
图7为本发明实施例的一种薄膜晶体管的制作方法的实施步骤中对光刻胶层进行曝光及显影后的示意图；
图8为本发明实施例的一种薄膜晶体管的制作方法的实施步骤中去除光刻胶去除区对应的源漏电极层的示意图；
图9为本发明实施例的一种薄膜晶体管的制作方法的实施步骤中去除光刻胶去除区对应的半导体有源层的示意图；
图10为本发明实施例的一种薄膜晶体管的制作方法的实施步骤中去除光刻胶半保留区对应的曝光及显影后的光刻胶层，并将曝光及显影后的光刻胶层的其余部分减薄的示意图；
图11为本发明实施例的一种薄膜晶体管的制作方法的实施步骤中去除光刻胶半保留区对应的源漏电极层，形成源极与漏极的示意图；
图12为本发明实施例的一种薄膜晶体管的制作方法的实施步骤中剥离光刻胶层的示意图；
图13为本发明实施例的一种薄膜晶体管的制作方法的实施步骤中对半导体有源层进行部分蚀刻的示意图；
图14为本发明实施例的一种薄膜晶体管的制作方法的实施步骤整体流程示意图；
【具体实施方式】
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是以相同标号表示。
实施例一
请参考图14，图14为本发明实施例的一种薄膜晶体管的制作方法的实施步骤整体流程示意图。从图14可以看到，本发明的一种薄膜晶体管的制作方法，包括以下步骤：
步骤S101：在衬底基板1上形成栅极2。
在本步骤中，所述栅极2可以采用磁控溅射的方法形成，所述栅极2的制作材料为铜金属或铝金属。如图1所示，图1为本发明实施例的一种薄膜晶体管的制作方法的实施步骤中形成栅极2的示意图。
步骤S102：在所述栅极2上形成栅极绝缘层3，并使所述栅极绝缘层3覆盖所述衬底基板1。如图2所示，图2为本发明实施例的一种薄膜晶体管的制作方法的实施步骤中形成栅极绝缘层3的示意图。
在本步骤中，所述栅极绝缘层3的制作材料为二氧化硅或氮化硅。
步骤S103：在所述栅极绝缘层3上形成覆盖所述栅极绝缘层3的半导体有源层4。如图3所示，图3为本发明实施例的一种薄膜晶体管的制作方法的实施步骤中形成源漏电极层5的示意图。
在本步骤中，所述半导体有源层4可以采用化学气相沉积法形成，所述半导体有源层4的制作材料为非晶硅或多晶硅。
步骤S104：在所述半导体有源层4上形成源漏电极层5。如图4所示，图4为本发明实施例的一种薄膜晶体管的制作方法的实施步骤中形成半导体有源层4的示意图。
在本步骤中，所述源漏电极层5可以采用磁控溅射的方法形成，所述源漏电极层5的制作材料为铜金属或铝金属。
步骤S105：在所述源漏电极层5上形成光刻胶层6，并按预设图案对所述光刻胶层6进行曝光及显影。如图5、图6和图7所示，图5为本发明实施例的一种薄膜晶体管的制作方法的实施步骤中形成光刻胶层6的示意图，图6为本发明实施例的一种薄膜晶体管的制作方法的实施步骤中将光刻胶层6表面与衬底基板1表面之间的区域划分为光刻胶保留区b、光刻胶半保留区c和光刻胶去除区a的示意图，图7为本发明实施例的一种薄膜晶体管的制作方法的实施步骤中对光刻胶层6进行曝光及显影后的示意图。
在本步骤中，按预设图案对所述光刻胶层6进行曝光及显影，具体包括：
将所述光刻胶层6表面与所述衬底基板1表面之间的区域划分为光刻胶保留区b、光刻胶半保留区c和光刻胶去除区a；
对所述光刻胶去除区a及所述光刻胶半保留区c的所述光刻胶层6进行曝光，后者的曝光时间长度小于前者的曝光时间长度；
对所述光刻胶保留区b与所述光刻胶半保留区c的所述光刻胶层6进行显影；
其中，显影后所述光刻胶半保留区c保留有所述光刻胶层6，所述光刻胶去除区a对应于所述光刻胶层6两边缘区域，所述光刻胶半保留区c对应于所述光刻胶层6中部区域，所述光刻胶保留区b对应于所述光刻胶层6去除区与所述光刻胶半保留区c之间的区域。
在本步骤中，所述光刻胶层6的制作材料为正性光刻胶。
步骤S106：以曝光及显影后的所述光刻胶层6为掩膜板，对所述源漏电极层5进行蚀刻，以形成源极与漏极。如图8、图9、图10、和图11所示，图8为本发明实施例的一种薄膜晶体管的制作方法的实施步骤中去除光刻胶去除区a对应的源漏电极层5的示意图，图9为本发明实施例的一种薄膜晶体管的制作方法的实施步骤中去除光刻胶去除区a对应的半导体有源层4的示意图，图10为本发明实施例的一种薄膜晶体管的制作方法的实施步骤中去除光刻胶半保留区c对应的曝光及显影后的光刻胶层6，并将曝光及显影后的光刻胶层6的其余部分减薄的示意图，图11为本发明实施例的一种薄膜晶体管的制作方法的实施步骤中去除光刻胶半保留区c对应的源漏电极层5，形成源极与漏极的示意图。
在本步骤中，以曝光及显影后的所述光刻胶层6为掩膜板，对所述源漏电极层5进行蚀刻，以形成源极与漏极，具体包括：
去除所述光刻胶去除区a对应的所述源漏电极层5。
去除所述光刻胶去除区a对应的所述半导体有源层4。
去除所述光刻胶半保留区c对应的曝光及显影后的所述光刻胶层6，并将曝光及显影后的所述光刻胶层6的其余部分减薄。
去除所述光刻胶半保留区c对应的所述源漏电极层5，以形成所述源极与所述漏极。
在本步骤中，在去除所述光刻胶去除区a的所述源漏电极层5的步骤中，采用湿法蚀刻工艺进行去除。
在本步骤中，在去除所述光刻胶去除区a的所述半导体有源层4中，采用干法蚀刻工艺进行去除。
在本步骤中，所述干法蚀刻工艺包括采用化学气体离子轰击所述半导体有源层4。干法蚀刻工艺不会对金属层产生蚀刻的作用，对金属层没有影响，只对所述半导体有源层4进行蚀刻，这就保证了蚀刻的精度。
步骤S107：剥离曝光及显影后的所述光刻胶层6，之后以所述源极与所述漏极为掩膜板，对所述半导体有源层4进行部分蚀刻。如图12和图13所示，图12为本发明实施例的一种薄膜晶体管的制作方法的实施步骤中剥离光刻胶层6的示意图，图13为本发明实施例的一种薄膜晶体管的制作方法的实施步骤中对半导体有源层4进行部分蚀刻的示意图。
本发明的一种薄膜晶体管的制作方法，通过先进行光刻胶剥离，再对半导体有源层4进行蚀刻的方式，使得在光刻胶层6剥离过程中，即使在沟道中残留有有机物，也可以在对半导体有源层4进行蚀刻的过程中予以清除，减少了薄膜晶体管背沟道的附着物，提高了器件的可靠性。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
Claims (10)
1.一种薄膜晶体管的制作方法，其特征在于，包括以下步骤：
在衬底基板上形成栅极；
在所述栅极上形成栅极绝缘层，并使所述栅极绝缘层覆盖所述衬底基板；
在所述栅极绝缘层上形成覆盖所述栅极绝缘层的半导体有源层；
在所述半导体有源层上形成源漏电极层；
在所述源漏电极层上形成光刻胶层，并按预设图案对所述光刻胶层进行曝光及显影；
以曝光及显影后的所述光刻胶层为掩膜板，对所述源漏电极层进行蚀刻，以形成源极与漏极；
剥离曝光及显影后的所述光刻胶层，之后以所述源极与所述漏极为掩膜板，对所述半导体有源层进行部分蚀刻。
2.根据权利要求1所述的制作方法，其特征在于，所述光刻胶层的制作材料为正性光刻胶。
3.根据权利要求1所述的制作方法，其特征在于，按预设图案对所述光刻胶层进行曝光及显影，具体包括：
将所述光刻胶层表面与所述衬底基板表面之间的区域划分为光刻胶保留区、光刻胶半保留区和光刻胶去除区；
对所述光刻胶去除区及所述光刻胶半保留区的所述光刻胶层进行曝光，后者的曝光时间长度小于前者的曝光时间长度；
对所述光刻胶保留区与所述光刻胶半保留区的所述光刻胶层进行显影；
其中，显影后所述光刻胶半保留区保留有所述光刻胶层，所述光刻胶去除区对应于所述光刻胶层两边缘区域，所述光刻胶半保留区对应于所述光刻胶层中部区域，所述光刻胶保留区对应于所述光刻胶层去除区与所述光刻胶半保留区之间的区域。
4.根据权利要求3所述的制作方法，其特征在于，以曝光及显影后的所述光刻胶层为掩膜板，对所述源漏电极层进行蚀刻，以形成源极与漏极，具体包括：
去除所述光刻胶去除区对应的所述源漏电极层；
去除所述光刻胶去除区对应的所述半导体有源层；
去除所述光刻胶半保留区对应的曝光及显影后的所述光刻胶层，并将曝光及显影后的所述光刻胶层的其余部分减薄；
去除所述光刻胶半保留区对应的所述源漏电极层，以形成所述源极与所述漏极。
5.根据权利要求4所述的制作方法，其特征在于，在去除所述光刻胶去除区的所述源漏电极层的步骤中，采用湿法蚀刻工艺进行去除。
6.根据权利要求4所述的制作方法，其特征在于，在去除所述光刻胶去除区的所述半导体有源层中，采用干法蚀刻工艺进行去除。
7.根据权利要求6所述的制作方法，其特征在于，所述干法蚀刻工艺包括采用化学气体离子轰击所述半导体有源层。
8.根据权利要求1所述的制作方法，其特征在于，所述栅极与所述源漏电极层的制作材料为铜金属或铝金属。
9.根据权利要求1所述的制作方法，其特征在于，所述栅极绝缘层的制作材料为二氧化硅或氮化硅。
10.根据权利要求1所述的制作方法，其特征在于，所述半导体有源层的制作材料为非晶硅或多晶硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610890641.8A CN106409682A (zh) | 2016-10-11 | 2016-10-11 | 一种薄膜晶体管的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610890641.8A CN106409682A (zh) | 2016-10-11 | 2016-10-11 | 一种薄膜晶体管的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106409682A true CN106409682A (zh) | 2017-02-15 |
Family
ID=59229239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610890641.8A Pending CN106409682A (zh) | 2016-10-11 | 2016-10-11 | 一种薄膜晶体管的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106409682A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108022875A (zh) * | 2017-11-30 | 2018-05-11 | 武汉华星光电半导体显示技术有限公司 | 薄膜晶体管的制作方法及阵列基板的制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4924279A (en) * | 1983-05-12 | 1990-05-08 | Seiko Instruments Inc. | Thin film transistor |
| CN103715096A (zh) * | 2013-12-27 | 2014-04-09 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板及其制作方法 |
| CN104051472A (zh) * | 2014-06-19 | 2014-09-17 | 京东方科技集团股份有限公司 | 一种显示装置、阵列基板及其制作方法 |
-
2016
- 2016-10-11 CN CN201610890641.8A patent/CN106409682A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4924279A (en) * | 1983-05-12 | 1990-05-08 | Seiko Instruments Inc. | Thin film transistor |
| CN103715096A (zh) * | 2013-12-27 | 2014-04-09 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板及其制作方法 |
| CN104051472A (zh) * | 2014-06-19 | 2014-09-17 | 京东方科技集团股份有限公司 | 一种显示装置、阵列基板及其制作方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108022875A (zh) * | 2017-11-30 | 2018-05-11 | 武汉华星光电半导体显示技术有限公司 | 薄膜晶体管的制作方法及阵列基板的制作方法 |
| WO2019104849A1 (zh) * | 2017-11-30 | 2019-06-06 | 武汉华星光电半导体显示技术有限公司 | 薄膜晶体管的制作方法及阵列基板的制作方法 |
| CN108022875B (zh) * | 2017-11-30 | 2020-08-28 | 武汉华星光电半导体显示技术有限公司 | 薄膜晶体管的制作方法及阵列基板的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9837477B2 (en) | Array substrate and method of manufacturing the same | |
| US8999771B2 (en) | Protection layer for halftone process of third metal | |
| JP2007318144A (ja) | Ｔｆｔ−ｌｃｄアレイ基板構造及びその製造方法 | |
| WO2014124568A1 (zh) | 薄膜晶体管、阵列基板及其制作方法及显示装置 | |
| WO2015096416A1 (zh) | 薄膜晶体管及其制作方法、阵列基板及其制作方法 | |
| CN102881571B (zh) | 有源层离子注入方法及薄膜晶体管有源层离子注入方法 | |
| JP2002334830A (ja) | パターン形成方法及びそれを用いた表示装置の製造方法 | |
| US10483129B2 (en) | Method for roughening the surface of a metal layer, thin film transistor, and method for fabricating the same | |
| US20140084292A1 (en) | Connection to First Metal Layer in Thin Film Transistor Process | |
| US20140206139A1 (en) | Methods for fabricating a thin film transistor and an array substrate | |
| WO2013181915A1 (zh) | Tft阵列基板及其制造方法和显示装置 | |
| WO2017152552A1 (zh) | 薄膜晶体管及制造方法、阵列基板及制造方法、显示装置 | |
| CN102629588B (zh) | 阵列基板的制造方法 | |
| WO2018039856A1 (zh) | 薄膜晶体管制造方法 | |
| JP2007027768A (ja) | 薄膜トランジスタ基板の製造方法 | |
| CN106409682A (zh) | 一种薄膜晶体管的制作方法 | |
| WO2015172510A1 (zh) | 一种去除光刻胶的方法 | |
| US20170012065A1 (en) | Array substrate, a method for manufacturing the same, and display device | |
| WO2017124818A1 (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| US20200035709A1 (en) | Method for manufacturing thin-film transistor array substrate and thin-film transistor array substrate | |
| CN108493197A (zh) | 顶栅型阵列基板制备工艺 | |
| JP6555843B2 (ja) | アレイ基板及びその製造方法 | |
| CN104409347B (zh) | 薄膜晶体管的制备方法和阵列基板的制备方法 | |
| US10204942B1 (en) | Method for manufacturing top-gated thin film transistors | |
| JP4248987B2 (ja) | アレイ基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170215 |