CN106406174B - 一种多模块多通道采集同步***及工作方法 - Google Patents

一种多模块多通道采集同步***及工作方法 Download PDF

Info

Publication number
CN106406174B
CN106406174B CN201610861347.4A CN201610861347A CN106406174B CN 106406174 B CN106406174 B CN 106406174B CN 201610861347 A CN201610861347 A CN 201610861347A CN 106406174 B CN106406174 B CN 106406174B
Authority
CN
China
Prior art keywords
fpga
signal
pulse per
pps pulse
pps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610861347.4A
Other languages
English (en)
Other versions
CN106406174A (zh
Inventor
彭祖国
张伟
邸晓晓
谭新宇
程鹏
卢圆圆
张航
朱波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 2 Research Institute
Original Assignee
CETC 2 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 2 Research Institute filed Critical CETC 2 Research Institute
Priority to CN201610861347.4A priority Critical patent/CN106406174B/zh
Publication of CN106406174A publication Critical patent/CN106406174A/zh
Application granted granted Critical
Publication of CN106406174B publication Critical patent/CN106406174B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output
    • G05B19/0425—Safety, monitoring
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/26—Pc applications
    • G05B2219/2612—Data acquisition interface

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明公开了一种多模块多通道采集***同步方法及工作方法。所述***包括秒脉冲信号生成单元、至少两个内部设置有输入输出延迟单元IODELAY的FPGA、若干分别与各个FPGA对应连接的AD芯片。其中一个FPGA接收秒脉冲信号，并将输入的秒脉冲信号同步到与该FPGA相连接的AD芯片的采集时钟，母板将同步后时钟信号与秒脉冲信号传输到各个FPGA上，各个FPGA同时使用采集时钟采样经过输入输出延迟单元IODELAY后的同源秒脉冲信号，根据秒脉冲的到达来实现不同FPGA之间的同步。本发明通过硬同步来进行同步采样，对秒脉冲信号进行同步处理后便可保证秒脉冲后各FPGA采到的数据流是同步的，各通道采样数据相互间的相位关系不随时间变化，从而实现同步采样的功能。

Description

一种多模块多通道采集同步***及工作方法
技术领域
本发明涉及数据同步技术，具体是一种多模块多通道采集同步***及工作方法。
背景技术
现有的多通道采集同步方法，大多直接使用一片AD芯片的同源时钟，在调整输入数据延时后去采集多个AD芯片的数据。
图1为传统多通道采集同步实现流程图。在采集时，选取一个AD同步时钟作为采样时钟，该时钟与各个AD数据均是同源的，但相位关系未知。
将各个AD芯片输入的数据信号通过FPGA内部的输入输出延迟单元IODELAY，对数据信号进行延时，调整数据信号与上述我们选取的同源时钟之间的相位关系，保证同源时钟可以正确的采到对应的数据。具体操作时可以在AD采样处灌入低频连续波信号，观察采样结果来调整延时值。
使用同源时钟对IODELAY延时后的信号进行采样，此时所有AD芯片的数据均处于同源时钟所在的时钟域下，后续可使用该时钟进行运算。
经过上述操作后，可保证在每次上电后各AD芯片数据均可被正确的采到，各通道采样数据相互间的相位关系不随时间变化，即实现了同步采样的功能。
传统架构简单，易于工程实现。但由于无法实现FPGA间的同步，所以其采用方法只能在一片FPGA内实现。当通道数量过多，需要多片FPGA或需要多个FPGA模块进行采样时，传统的方法无法实现同步采样。
发明内容
针对现有技术中的方法无法实现多模块多通道采集同步的技术问题，本发明公开了一种多模块多通道采集***同步方法及工作方法。
所述多模块多通道同步采集***包括秒脉冲信号生成单元、至少两个内部设置有输入输出延迟单元IODELAY的 FPGA、若干分别与各个FPGA对应连接的AD芯片、以及与所有FPGA相连的母板。
所述秒脉冲信号生成单元与其中一个FPGA连接，其用于生成秒脉冲信号，并将所述秒脉冲信号传输到与其连接的FPGA中，该FPGA将输入的秒脉冲信号同步到与其连接的AD芯片的采集时钟，该FPGA还将同步后的秒脉冲信号和采集时钟信号发送到母板，由母板将秒脉冲信号和采集时钟信号发送到各个FPGA。
各个FPGA基于母板发送的采集时钟信号采样AD芯片传过来的数据、预先固定输入输出延迟单元IODELAY的延时值，并采集输入输出延迟单元IODELAY输出的秒脉冲信号，各个FPGA在秒脉冲信号的作用下实现同步。
进一步的，所述秒脉冲信号产生单元为GPS模块。
进一步的，与秒脉冲单元连接的FPGA设置有数据选择器MUX，所述MUX与秒脉冲信号产生单元连接，用于将秒脉冲信号输出给母板。
进一步的，所述MUX还用于向母板输出伪随机序列，所述伪随机序列被母板输出到对应的FPGA中，该FPGA能够利用伪随机序列进行数据采集测试，并选择输入输出延迟单元IODELAY的一个延时值进行固定。
上述多模块多通道同步采集***的工作方法包括以下的步骤：
步骤一:预先选定一个FPGA，该FPGA接收秒脉冲信号，并将输入的秒脉冲信号同步到与其连接的AD芯片的采集时钟。
步骤二:步骤一中的FPGA将同步后的秒脉冲信号和采集时钟发送到母板。
步骤三：母板将秒脉冲信号和采集时钟发送到与其连接的各个FPGA上。
步骤四：各个FPGA上基于采集时钟采集AD芯片传过来的数据及采样输入输出延迟单元IODELAY输出的秒脉冲信号，秒脉冲作为采集启动信号，以实现不同FPGA的采集同步。
进一步的，步骤四之前，需要各个FPGA对输入输出延迟单元IODELAY的延时值进行设定，单个的FPGA进行延时至设定的具体步骤为：
步骤a:步骤一中的FPGA的MUX向被测FPGA输出一串伪随机序列，所述伪随机序列被传输到输入输出延迟单元IODELAY。
步骤b:被测FPGA选择一个延时值，根据该延时值对通过输入输出延迟单元IODELAY的伪随机序列进行采集，并判断是否能正确采集。
步骤c:重复执行步骤a、b，直到遍历完被测FPGA所有延时值。
步骤d:挑选出一个能正确采集到伪随机序列的延时值进行固定。
进一步的，步骤d中具体为：将各个延时值按照对应相位大小进行排序后首尾相邻形成一个圆环，找到不能正确采集伪随机序列的延时值所处位置，选择与其在圆环上位置相对的延时值进行固定。
通过采用以上的技术方案，本发明的有益效果为：对秒脉冲信号进行同步处理后便可保证秒脉冲后各FPGA采到的数据流是同步的，各通道采样数据相互间的相位关系不随时间变化，实现多模块多通道同步采样的功能。
附图说明
图1为传统多通道采集同步实现流程图。
图2为本发明所述******框图。
图3为多通道同步采集运行环境。
图4为部分通道相位差实测结果。
具体实施方式
下面结合说明书附图，详细说明本发明的具体实施方式。
如图2所示，本发明所述多模块多通道同步采集***包括秒脉冲信号生成单元、至少两个内部设置有输入输出延迟单元IODELAY的 FPGA、若干分别与各个FPGA对应连接的AD芯片、以及与所有FPGA相连的母板。
所述秒脉冲信号生成单元与其中一个FPGA连接，其用于生成秒脉冲信号，并将所述秒脉冲信号传输到与其连接的FPGA中，该FPGA将输入的秒脉冲信号同步到与其连接的AD芯片的采集时钟，该FPGA还将同步后的秒脉冲信号和采集时钟信号发送到母板，由母板将秒脉冲信号和采集时钟信号发送到各个FPGA。所述秒脉冲信号产生单元可以为GPS模块。
各个FPGA基于母板发送的采集时钟信号采样AD芯片传过来的数据、预先固定输入输出延迟单元IODELAY的延时值，并采集输入输出延迟单元IODELAY输出的秒脉冲信号，各个FPGA在秒脉冲信号的作用下实现同步。
如图2所示，与秒脉冲单元连接的FPGA设置有数据选择器MUX，所述MUX与秒脉冲信号产生单元连接，用于将秒脉冲信号输出给母板。
由于各个FPGA接收到的未经处理的秒脉冲信号是异步的，不能直接使用，为了更好的实现各个FPGA之间的同步，所述MUX的秒脉冲输出管脚还用于向母板输出伪随机序列，所述伪随机序列用于被母板输出到对应的FPGA中，该FPGA该FPGA能够利用伪随机序列进行数据采集测试，调整输入输出延迟单元IODELAY的延时，以保证能采到相位完全确定的秒脉冲信号。当然，同一时刻，MUX对伪随机序列、秒脉冲信号择一输出。经过处理后的秒脉冲信号作为采集启动信号，可实现各个FPGA之间同步。
本发明通过硬同步来进行同步采样，对秒脉冲信号进行同步处理后便可保证秒脉冲后各FPGA采到的数据流是同步的，各通道采样数据互相间的相位关系不随时间变化，从而实现同步采样的功能。
下面对本***的工作方法进行说明。
包括以下的步骤：
步骤一:预先选定一个FPGA，该FPGA接收秒脉冲信号，并将输入的秒脉冲信号同步到与其连接的AD芯片的采集时钟。
步骤二:步骤一中的FPGA将同步后的秒脉冲信号和采集时钟发送到母板。
步骤三：母板将秒脉冲信号和采集时钟发送到与其连接的各个FPGA上。
步骤四：各个FPGA上基于采集时钟采集AD芯片传过来的数据及采样输入输出延迟单元IODELAY输出的秒脉冲信号，根据秒脉冲的到达来实现不同FPGA的同步。
秒脉冲信号作为同步启动信号，当秒脉冲达到时停止采集，当秒脉冲结束时启动采集。
进一步的，步骤四之前，还需要各个FPGA对输入输出延迟单元IODELAY的延时值进行设定，单个的FPGA进行延时至设定的具体步骤为：
步骤a:步骤一中的FPGA的MUX向被测FPGA输出一串伪随机序列，所述伪随机序列被传输到输入输出延迟单元IODELAY。所述伪随机序列是发送方和接收方都预先知道的。
步骤b:被测FPGA选择一个延时值，根据该延时值对通过输入输出延迟单元IODELAY的伪随机序列进行采集，判断是否采集到了正确的伪随机序列；
步骤c:重复执行步骤a、b，直到遍历完被测FPGA所有延时值；
步骤d:挑选出一个能正确采集到伪随机序列的延时值进行设定。
具体为：将各个延时值按照对应相位大小进行排序后首尾相邻形成一个圆环，找到不能正确采集伪随机序列的延时值所处位置，选择其在圆环上位置相对的延时值进行固定。以时钟想象，假如1-12分别代表相位值，假如1处为不能正确采集伪随机序列的位置，则其对应位置的7则被挑选出来，作为最佳的延时值进行设定。假如1、2、3均是未能正确采集伪随机序列的位置，则对应位置分布为7、8、9，此时可以选择8作为最佳的延时值进行设定。当然，也可以选择7与9。
本发明的运行环境如图3所示。
M个模块需要先同步接收N*M路AD原始中频数据。
单片FPGA中实现N路中频采样，整个发明中使用了M块FPGA（如图2所示， FPGA1、FPGA2、一直到FPGAM），共对N*M个通道的中频数据进行了测试。图4 为部分通道相位差实测结果，图4的测试结果说明了本发明效果良好，各AD采样数据流可完全实现同步接收，为后续处理算法提供了同步保证。
该发明经过充分验证，功能正确，实测结果如图4所示，为选取的部分通道相位差实测结果。测试选取其中一个通道作为基准通道，对连续波信号做完FFT后，在对应频点求其他通道于该通道的相位差。可以看出在不同时间对***进行测试，各通道之间相位差稳定。
上述的实施例中所给出的系数和参数，是提供给本领域的技术人员来实现或使用发明的，发明并不限定仅取前述公开的数值，在不脱离发明的思想的情况下，本领域的技术人员可以对上述实施例作出种种修改或调整，因而发明的保护范围并不被上述实施例所限，而应该是符合权利要求书提到的创新性特征的最大范围。

Claims (7)

1.一种多模块多通道同步采集***，其特征在于：包括秒脉冲信号生成单元、至少两个内部设置有输入输出延迟单元IODELAY的 FPGA、若干分别与各个FPGA对应连接的AD芯片、以及与所有FPGA相连的母板；
所述秒脉冲信号生成单元与其中一个FPGA连接，其用于生成秒脉冲信号，并将所述秒脉冲信号传输到与其连接的FPGA中，该FPGA将输入的秒脉冲信号同步到与其连接的AD芯片的采集时钟，该FPGA还将同步后的秒脉冲信号和采集时钟信号发送到母板，由母板将秒脉冲信号和采集时钟信号发送到各个FPGA；
各个FPGA基于母板发送的采集时钟信号采样AD芯片传过来的数据、预先固定输入输出延迟单元IODELAY的延时值，并采集输入输出延迟单元IODELAY输出的秒脉冲信号，各个FPGA在秒脉冲信号的作用下实现同步。
2.如权利要求1所述的多模块多通道同步采集***，其特征在于，所述秒脉冲信号产生单元为GPS模块。
3.如权利要求1所述的多模块多通道同步采集***，其特征在于，与秒脉冲单元连接的FPGA设置有数据选择器MUX，所述MUX与秒脉冲信号产生单元连接，用于将秒脉冲信号输出给母板。
4.如权利要求3所述的多模块多通道同步采集***，其特征在于，所述MUX还用于向母板输出伪随机序列，所述伪随机序列被母板输出到对应的FPGA中，该FPGA能够利用伪随机序列进行数据采集测试，并选择输入输出延迟单元IODELAY的一个延时值进行固定。
5.如权利要求1~4任一项所述的多模块多通道同步采集***的工作方法，其特征在于，包括以下的步骤：
步骤一:预先选定一个FPGA，该FPGA接收秒脉冲信号，并将输入的秒脉冲信号同步到与其连接的AD芯片的采集时钟；
步骤二:步骤一中的FPGA将同步后的秒脉冲信号和采集时钟发送到母板；
步骤三：母板将秒脉冲信号和采集时钟发送到与其连接的各个FPGA上；
步骤四：各个FPGA上基于采集时钟采集AD芯片传过来的数据及采样输入输出延迟单元IODELAY输出的秒脉冲信号，秒脉冲作为采集启动信号，以实现不同FPGA的采集同步。
6.如权利要求5所述的多模块多通道同步采集***的工作方法，其特征在于，在步骤四之前，需要各个FPGA对输入输出延迟单元IODELAY的延时值进行设定，单个的FPGA进行延时至设定的具体步骤为：
步骤a:步骤一中的FPGA的MUX向被测FPGA输出一串伪随机序列，所述伪随机序列被传输到输入输出延迟单元IODELAY；
步骤b:被测FPGA选择一个延时值，根据该延时值对通过输入输出延迟单元IODELAY的伪随机序列进行采集，并判断是否能正确采集；
步骤c:重复执行步骤a、b，直到遍历完被测FPGA所有延时值；
步骤d:挑选出一个能正确采集到伪随机序列的延时值进行固定。
7.如权利要求6所述的多模块多通道同步采集***的工作方法，其特征在于，步骤d中具体为：将各个延时值按照对应相位大小进行排序后首尾相邻形成一个圆环，找到不能正确采集伪随机序列的延时值所处位置，选择与其在圆环上位置相对的延时值进行固定。
CN201610861347.4A 2016-09-29 2016-09-29 一种多模块多通道采集同步***及工作方法 Active CN106406174B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610861347.4A CN106406174B (zh) 2016-09-29 2016-09-29 一种多模块多通道采集同步***及工作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610861347.4A CN106406174B (zh) 2016-09-29 2016-09-29 一种多模块多通道采集同步***及工作方法

Publications (2)

Publication Number Publication Date
CN106406174A CN106406174A (zh) 2017-02-15
CN106406174B true CN106406174B (zh) 2018-07-24

Family

ID=58015712

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610861347.4A Active CN106406174B (zh) 2016-09-29 2016-09-29 一种多模块多通道采集同步***及工作方法

Country Status (1)

Country Link
CN (1) CN106406174B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109240981B (zh) * 2018-08-13 2023-03-24 中国科学院电子学研究所 多通道数据的同步采集方法、设备和计算机可读存储介质
CN109752603B (zh) * 2018-12-10 2021-02-19 兰州空间技术物理研究所 一种空间电场探测仪的同步采样装置
CN112180414A (zh) * 2019-07-01 2021-01-05 北京图森智途科技有限公司 一种机载设备同步方法、机载同步装置和智能机器
CN112462240A (zh) * 2020-12-04 2021-03-09 国微集团(深圳)有限公司 支持跨芯片信号同步触发检测方法及装置
CN112821885A (zh) * 2020-12-30 2021-05-18 杭州加速科技有限公司 一种ate设备各通道芯片相对延时测量校准方法及装置
CN113288178B (zh) * 2021-07-06 2022-11-11 中科搏锐（北京）科技有限公司 一种基于多通道脑电采集的脑电事件同步***及方法
CN113872745B (zh) * 2021-08-20 2024-02-13 中国船舶重工集团公司第七二三研究所 一种多通道信号同步***和方法
CN113778932A (zh) * 2021-09-13 2021-12-10 苏州裕太微电子有限公司 一种多通道数据同步的校正方法及***
CN113704159B (zh) * 2021-09-23 2023-12-08 明峰医疗***股份有限公司 一种ct探测器ad阵列同步采集方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1653650A1 (en) * 2004-10-27 2006-05-03 Agilent Technologies Inc Source synchronous sampling
CN103713552A (zh) * 2013-12-23 2014-04-09 国电南瑞科技股份有限公司 基于秒脉冲的自适应动态同步采样控制装置及其方法
JP2014171014A (ja) * 2013-03-01 2014-09-18 Nec Saitama Ltd 移動体無線基地局装置、同期制御方法および同期制御プログラム
CN104155545A (zh) * 2014-07-28 2014-11-19 广西电网公司电力科学研究院 一种基于gps信号的多通道模拟量采集模块
CN105487448A (zh) * 2015-12-30 2016-04-13 中交路桥技术有限公司 一种基于gps同步授时的传感数据采集装置
CN105549379A (zh) * 2015-12-23 2016-05-04 中国电子科技集团公司第四十一研究所 一种基于高精度时间基准触发的同步测量装置及方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1653650A1 (en) * 2004-10-27 2006-05-03 Agilent Technologies Inc Source synchronous sampling
JP2014171014A (ja) * 2013-03-01 2014-09-18 Nec Saitama Ltd 移動体無線基地局装置、同期制御方法および同期制御プログラム
CN103713552A (zh) * 2013-12-23 2014-04-09 国电南瑞科技股份有限公司 基于秒脉冲的自适应动态同步采样控制装置及其方法
CN104155545A (zh) * 2014-07-28 2014-11-19 广西电网公司电力科学研究院 一种基于gps信号的多通道模拟量采集模块
CN105549379A (zh) * 2015-12-23 2016-05-04 中国电子科技集团公司第四十一研究所 一种基于高精度时间基准触发的同步测量装置及方法
CN105487448A (zh) * 2015-12-30 2016-04-13 中交路桥技术有限公司 一种基于gps同步授时的传感数据采集装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
基于FPGA及数字倍频技术实现数据同步采集的研究;王军，和敬涵;《电力***保护与控制》;20090201;第37卷(第3期);第60-63页，第85页 *
数字化变电站同步方案分析;刘慧源 等;《电力***自动化》;20090210;第33卷(第3期);第55-58页 *

Also Published As

Publication number Publication date
CN106406174A (zh) 2017-02-15

Similar Documents

Publication Publication Date Title
CN106406174B (zh) 一种多模块多通道采集同步***及工作方法
CN106253902B (zh) 具有多器件同步复位识别校正功能的多通道并行采集***
CN105911460B (zh) 具有同步信号自校准功能的多通道逻辑分析仪
CN103973324B (zh) 一种宽带数字接收机及其实时频谱处理方法
CN104991440B (zh) 高精度irig‑b（ac）码解调方法及装置
CN104297738B (zh) 多通道接收机同步校准装置及同步校准与误差补偿方法
CN106160916B (zh) 一种NB-IoT小区搜索装置及其搜索方法
CN106844864A (zh) 一种基于相位自同步技术的多路时钟调节方法
CN109633711B (zh) 一种超大动态、高灵敏度的扩频测控基带接收方法及装置
CN102025671A (zh) 时间粗同步和频率精同步的时域联合估计方法
CN101621296A (zh) 一种高速dac的同步方法及装置
CN103957003A (zh) 一种时间数字转换器、频率跟踪装置及方法
CN101738141B (zh) 用于弹载数据采集***的多通道数据信号同步存储方法
CN109067676B (zh) 一种卫星导航信号高精度时域性能评估方法
CN113960682A (zh) 一种基于fpga的多通道数字相关器及其相关方法
CN106209090B (zh) 一种基于fpga的合并单元秒脉冲同步输出***及方法
CN105204037B (zh) 一种长码扩频测距信号相关损失测试方法
CN112414483A (zh) 一种超声波水表计量信号采集自适应方法
CN109633715B (zh) 一种基于并行码相位捕获gps和北斗三代信号的方法
CN106199665A (zh) 一种基于北斗卫星的分布式电磁法仪器同步***及方法
CN103916341B (zh) 一种针对升余弦成型mpsk信号的盲符号速率估计与定时方法
CN110519034A (zh) 一种有线遥测数字地震仪的高精度时间同步技术
CN110907933B (zh) 一种基于分布式的综合孔径相关处理***及方法
CN209280640U (zh) 一种用于声学相机的声学传感器阵列控制电路
CN109359010B (zh) 获取存储模块内部传输延时的方法及***

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant