CN106356099A - 半导体装置及其修复方法 - Google Patents

半导体装置及其修复方法 Download PDF

Info

Publication number
CN106356099A
CN106356099A CN201510830668.3A CN201510830668A CN106356099A CN 106356099 A CN106356099 A CN 106356099A CN 201510830668 A CN201510830668 A CN 201510830668A CN 106356099 A CN106356099 A CN 106356099A
Authority
CN
China
Prior art keywords
fuse
semiconductor device
fail address
collection
remaining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510830668.3A
Other languages
English (en)
Other versions
CN106356099B (zh
Inventor
金钟三
赵真熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN106356099A publication Critical patent/CN106356099A/zh
Application granted granted Critical
Publication of CN106356099B publication Critical patent/CN106356099B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/143—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using laser-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

一种半导体装置包括：存储区；熔丝阵列，包括多个熔丝组，每个熔丝组被配置为储存存储区的故障地址；剩余熔丝信息储存单元，被配置为储存关于包括所述多个熔丝组之中与故障地址相对应的熔丝的熔丝组的剩余熔丝信息；以及控制单元，被配置为执行控制操作以用于更新包括所述多个熔丝组之中与故障地址相对应的熔丝的熔丝组的剩余熔丝信息以及用于在故障地址被检测到时储存该故障地址。

Description

半导体装置及其修复方法
相关申请的交叉引用
本申请要求2015年7月14日提交给韩国知识产权局的申请号为10-2015-0099871的韩国专利申请的优先权，该韩国专利申请通过引用整体合并于此。
技术领域
各种实施例总体涉及一种半导体电路，更具体地，涉及一种半导体装置及其修复方法。
背景技术
半导体装置可以被设计为包括熔丝来储存关于冗余单元的信息，冗余单元代替异常存储单元。
现代半导体器件通过使用电熔丝技术而即使在它们的封装过程已经完成之后仍允许执行修复操作。电熔丝可以通过可以在封装该器件之后执行的熔断(rupture)操作来编程。
发明内容
各种实施例是针对一种半导体装置及其修复方法，其能够执行稳定的修复操作并且减少锁存器的数量。
在实施例中，一种半导体装置可以包括：存储区；熔丝阵列，包括多个熔丝组，并且被配置为储存存储区的故障地址；剩余熔丝信息储存单元，被配置为储存多个熔丝组之中与故障地址相对应的任意一个熔丝组的剩余熔丝信息；以及控制单元，被配置为执行控制操作以用于更新多个熔丝组之中的与故障地址相对应的任意一个熔丝组的剩余熔丝信息以及用于在故障地址被检测到时储存故障地址。
在实施例中，一种用于修复半导体装置的方法，所述半导体装置包括熔丝阵列和存储区，熔丝阵列被划分为多个熔丝组，所述方法可以包括：在第一测试模式中，当故障地址被检测到时启动半导体装置；扫描多个熔丝组之中与故障地址相对应的任意一个熔丝组，并储存对应的剩余熔丝信息；以及在第二测试模式中，将故障地址储存在所述任意一个熔丝组的多个熔丝集之中与剩余熔丝信息相对应的熔丝集中。
在实施例中，一种用于修复半导体装置的方法，所述半导体装置包括熔丝阵列和存储区，熔丝阵列被划分为多个熔丝组，所述方法包括：启动半导体装置；使半导体装置进入第一测试模式，并通过测试存储区来检测故障地址；当故障地址被检测到时重启半导体装置；扫描多个熔丝组之中与故障地址相对应的任意一个熔丝组，并储存对应的剩余熔丝信息；以及使半导体装置进入第二测试模式，并遵照故障地址来熔断所述任意一个熔丝组的多个熔丝集之中与剩余熔丝信息相对应的熔丝集。
附图说明
图1是图示根据实施例的半导体装置100的示例的框图。
图2是被提供来解释根据实施例的半导体装置100的示例性修复方法的流程图。
图3是图示根据实施例的半导体装置101的示例的框图。
图4是被提供来解释根据实施例的半导体装置的示例性修复方法的流程图。
具体实施方式
在下文中，以下将通过实施例的各种示例来参照附图描述半导体装置及其修复方法。
如图1中所示，根据实施例的半导体装置100可以包括存储区200、熔丝阵列300、剩余熔丝信息储存单元400和控制单元500。
存储区200可以包括存储单元阵列、多个字线、多个冗余字线和多个锁存器。
存储单元阵列可以被再分为多个单位存储块，诸如存储体。
此外，每个存储体可以被再分为多个更小的单位存储块，诸如区块。
多个字线可以耦接至存储单元阵列。可以根据行地址而从多个字线来访问存储单元。
多个字线可以被分组为多个字线组WL GRP_0至WL GRP_N。
多个字线组WL GRP_0至WL GRP_N的示例可以包括区块。
多个冗余字线可以代替已经被发现为有缺陷的字线或与缺陷存储单元有关的字线。例如，当字线耦接至缺陷存储单元时或者当字线本身有缺陷时，可以发现该字线有缺陷。与被发现为有缺陷的字线相对应的地址可以被称为“故障地址”。
多个冗余字线可以被分组为多个冗余字线组RWL GRP_0至RWL GRP_N。
冗余字线组RWL GRP_0至RWL GRP_N中的每个可以被分配至字线组WLGRP_0至WL GRP_N中的一个。
多个锁存器可以被分组为多个锁存器组LATCH GRP_0至LATCH GRP_N。
锁存器组LATCH GRP_0至LATCH GRP_N中的每个可以被分配至冗余字线组RWL GRP_0至RWL GRP_N中的一个。
多个锁存器组LATCH GRP_0至LATCH GRP_N中的每个可以包括多个锁存器集LSETA_0至LSETA_M。
这里，锁存器集LSETA_0至LSETA_M中的每个可以用于储存故障地址。在实施例中，故障地址可以由13个位组成。
熔丝阵列300可以被分组为多个熔丝组FUSE GRP_0至FUSE GRP_N。
熔丝组FUSE GRP_0至FUSE GRP_N中的每个可以被分配至锁存器组LATCHGRP_0至LATCH GRP_N中的一个。
熔丝组FUSE GRP_0至FUSE GRP_N中的每个可以包括多个熔丝集FSET_0至FSET_M。
熔丝集FSET_0至FSET_M中的每个可以储存故障地址。在实施例中，故障地址可以由13个位组成。
多个熔丝集FSET_0至FSET_M中的每个可以包括多个熔丝，其数量对应于故障地址的位的数量。
多个熔丝集FSET_0至FSET_M可以包括电熔丝。
故障地址可以通过熔断操作而被储存在多个熔丝集FSET_0至FSET_M中。
熔丝集FSET_0至FSET_M中的每个可以包括用于指示对应的熔丝集是否已经被使用的使能熔丝。
例如，如果使能熔丝已经被熔断，则这指示对应的熔丝集已经被使用。
剩余熔丝信息储存单元400可以储存关于熔丝组FUSE GRP_0至FUSE GRP_N的每个熔丝组中的熔丝之中尚未使用的熔丝的信息。
剩余熔丝信息可以包括关于熔丝组FUSE GRP_0至FUSE GRP_N的每个熔丝组中的多个熔丝集FSET_0至FSET_M之中的可用熔丝集(例如，从未使用的熔丝集)的数量的信息。
剩余熔丝信息储存单元400可以包括计数器CNT和多个锁存器集LSETB_0至LSETB_N。
锁存器集LSETB_0至LSETB_N中的每个可以被分配给熔丝阵列300的熔丝组FUSE GRP_0至FUSE GRP_N中的一个。
计数器CNT可以更新关于剩余熔丝信息(其被储存在多个锁存器集LSETB_0至LSETB_N中)的信息以反映最新的剩余熔丝信息。计数器CNT可以响应于由控制单元500提供的各种控制信号来操作。
控制单元500可以产生修复过程所必需的各种控制信号。
半导体装置100可以响应于控制单元500的控制信号而进入启动模式。
控制单元500可以产生用于将通过扫描熔丝阵列300而获得的剩余熔丝信息储存在剩余熔丝信息储存单元400中的控制信号，以及用于根据剩余熔丝信息来将在测试模式期间已经检测到的故障地址储存在熔丝阵列300中。
控制单元500可以包括锁存器集LSETC以储存由在测试模式期间执行的测试操作检测到的故障地址。
以下将参照图1和图2来描述根据实施例的半导体装置100的修复操作。参照图2，半导体装置100的修复操作包含若干个操作步骤S11-S17。
首先，在步骤S11中，半导体装置100进入启动模式。
步骤S11可以响应于由控制单元500提供的控制信号来执行。
接下来，在步骤S12中，控制单元500在启动模式的时段期间扫描熔丝阵列300。
步骤S12包含：判断多个熔丝集FSET_0至FSET_M之中的特定熔丝集是否已经被使用。
在实施例中，熔丝集FSET_0至FSET_M中的每个可以包括使能熔丝，使能熔丝可以指示对应的熔丝集是否已经被使用。
因此，可以通过判断熔丝集FSET_0至FSET_M中的每个熔丝集的使能熔丝是否已经被熔断来执行步骤S12。
在步骤S13中，在步骤S12中检测到的剩余熔丝信息可以被储存在剩余熔丝信息储存单元400中。
步骤S13包含：将熔丝阵列300的多个熔丝组FUSE GRP_0至FUSE GRP_N的各个剩余熔丝信息储存在剩余熔丝信息储存单元400的多个锁存器集LSETB_0至LSETB_N中。剩余熔丝信息储存单元400的锁存器集LSETB_0至LSETB_N中的每个被分配至熔丝组FUSE GRP_0至FUSE GRP_N中的一个。
在步骤S13中，控制单元500可以将控制信号提供至剩余熔丝信息储存单元400。剩余熔丝信息储存单元400的计数器CNT可以响应于由控制单元500提供的控制信号来更新关于剩余熔丝信息(其被储存在多个锁存器集LSETB_0至LSETB_N中)的信息。
假设多个熔丝组FUSE GRP_0至FUSE GRP_N中的每个包括32个熔丝集，该32个熔丝集可以由五位二进制码来表示。
例如，“11111”可以表示剩余熔丝集的数量是32，以及“11110”可以表示剩余熔丝集的数量是31。在被使用的熔丝集的数量改变的情况下，剩余熔丝信息储存单元400的计数器CNT可以通过改变多个锁存器集LSETB_0至LSETB_N的值来更新剩余熔丝信息。
因此，多个锁存器集LSETB_0至LSETB_N中的每个可以储存五位二进制码作为剩余熔丝信息。
在步骤S14中，半导体装置100进入测试模式。
在步骤S15中，执行针对存储区200的存储单元阵列的测试，以及检测与故障存储单元相对应的地址(即，故障地址)。
在步骤S16中，熔丝阵列300的熔丝集基于故障地址和剩余熔丝信息来熔断。
控制单元500可以在多个熔丝组FUSE GRP_0至FUSE GRP_N之中选择与故障地址相对应的熔丝组。例如，控制单元500可以选择熔丝组FUSE GRP_0。
此外，控制单元500可以控制熔丝阵列300，使得熔丝组FUSE GRP_0的多个熔丝集FSET_0至FSET_M之中的未使用的熔丝集根据剩余熔丝信息来熔断。
每当检测到故障地址时，可以以熔丝集FSET_0、FSET_1、…FSET_M的次序来顺序地熔断多个熔丝集FSET_0至FSET_M。
如果多个熔丝集FSET_0至FSET_M之中的熔丝集FSET_0被熔断，则剩余熔丝信息可以具有指示熔丝集FSET_0已经被使用的值。
例如，控制单元500可以根据剩余熔丝信息而使熔丝组FUSE GRP_0的多个熔丝集FSET_0至FSET_M之中的未使用熔丝集FSET_1熔断。
在步骤S17中，控制单元500重启半导体装置100，并且通过扫描熔丝阵列300来更新剩余熔丝信息。
控制单元500可以读取储存在熔丝阵列300中的熔丝数据FDATA(即，故障地址)，且可以将读取的熔丝数据FDATA储存在存储区200的多个锁存器组LATCH GRP_0至LATCH GRP_N中。
参照图3，根据实施例的半导体装置101可以包括存储区200、熔丝阵列300、剩余熔丝信息储存单元401和控制单元501。
在实施例中，剩余熔丝信息储存单元401仅具有一个锁存器集LSETD。此外，每当检测到任何故障地址时，就可以更新剩余熔丝信息，且每当检测到故障地址时，仅对多个熔丝组FUSE GRP_0至FUSE GRP_N之中的与故障地址相对应的熔丝组执行对应的熔丝集熔断操作，而不是通过扫描整个熔丝阵列300来储存多个熔丝组FUSE GRP_0至FUSE GRP_N全体的剩余熔丝信息。换句话说，剩余熔丝信息储存单元401因此仅储存关于与故障地址相对应的熔丝组的剩余熔丝信息，而不储存关于不包含故障地址的熔丝组的剩余熔丝信息。
根据实施例的半导体装置101可以包括存储区200、熔丝阵列300、剩余熔丝信息储存单元401和控制单元501。
存储区200可以包括存储单元阵列、多个字线、多个冗余字线和多个锁存器。
存储单元阵列可以被再分为多个单位存储块，诸如存储体。
此外，每个存储体可以被再分为多个更小的单位存储块，诸如区块。
多个字线可以耦接至存储单元阵列。可以根据行地址而从多个字线来访问存储单元。
多个字线可以被分组为多个字线组WL GRP_0至WL GRP_N。
多个字线组WL GRP_0至WL GRP_N的示例可以包括区块。
多个冗余字线可以代替已经被发现为有缺陷的字线。例如，当字线耦接至缺陷存储单元时或者当字线本身有缺陷时，可以发现该字线有缺陷。与被发现为有缺陷的字线相对应的地址可以被称为故障地址。
多个冗余字线可以被分组为多个冗余字线组RWL GRP_0至RWL GRP_N。
冗余字线组RWL GRP_0至RWL GRP_N中的每个可以被分配至字线组WLGRP_0至WL GRP_N中的一个。
多个锁存器可以被分组为多个锁存器组LATCH GRP_0至LATCH GRP_N。
锁存器组LATCH GRP_0至LATCH GRP_N中的每个可以被分配至冗余字线组RWL GRP_0至RWL GRP_N中的一个。
多个锁存器组LATCH GRP_0至LATCH GRP_N中的每个可以包括多个锁存器集LSETA_0至LSETA_M。
这里，锁存器集LSETA_0至LSETA_M中的每个可以用来储存故障地址。在实施例中，故障地址可以由13个位组成。
熔丝阵列300可以被分组为多个熔丝组FUSE GRP_0至FUSE GRP_N。
熔丝组FUSE GRP_0至FUSE GRP_N中的每个可以被分配至锁存器组LATCHGRP_0至LATCH GRP_N中的一个。
熔丝组FUSE GRP_0至FUSE GRP_N中的每个可以包括多个熔丝集FSET_0至FSET_M。
熔丝集FSET_0至FSET_M中的每个可以储存故障地址。在实施例中，故障地址可以由13个位组成。
多个熔丝集FSET_0至FSET_M中的每个可以包括多个熔丝，熔丝的数量对应于故障地址的位的数量。
多个熔丝集FSET_0至FSET_M可以包括电熔丝。
故障地址可以通过熔断操作而被储存在多个熔丝集FSET_0至FSET_M中。
熔丝集FSET_0至FSET_M中的每个可以包括用于指示对应的熔丝集是否已经被使用的使能熔丝。
例如，如果使能熔丝已经被熔断，则这指示对应的熔丝集已经被使用。
剩余熔丝信息储存单元401可以储存关于多个熔丝组FUSE GRP_0至FUSEGRP_N之中与当前检测到的故障地址相对应的熔丝组的每个熔丝组中的熔丝之中尚未使用的熔丝的信息。
剩余熔丝信息可以包括关于多个熔丝组FUSE GRP_0至FUSE GRP_N之中的任意一个熔丝组的多个熔丝集FSET_0至FSET_M之中的可用熔丝集(例如，尚未使用的熔丝集)的数量的信息。
剩余熔丝信息储存单元401可以包括计数器CNT和锁存器集LSETD。
锁存器集LSETD可以分别对应于熔丝阵列300的多个熔丝组FUSE GRP_0至FUSE GRP_N全体。
计数器CNT可以更新关于储存在锁存器集LSETD中的剩余熔丝信息的信息以反映最新的剩余熔丝信息。计数器CNT可以响应于由控制单元501提供的各种控制信号来操作。
控制单元501可以产生修复过程所必需的各种控制信号。
半导体装置101可以响应于控制单元501的控制信号而进入启动模式。
控制单元501可以产生用于更新熔丝阵列300的多个熔丝组FUSE GRP_0至FUSEGRP_N之中的与故障地址相对应的一个熔丝组的剩余熔丝信息以及用于每当检测到故障地址就储存故障地址的控制信号。
控制单元501可以包括用于储存通过在测试模式期间执行的测试操作而检测到的故障地址的锁存器集LSETE。
以下将参照图3和图4来描述根据实施例的半导体装置101的修复操作。参照图4，半导体装置101的修复操作包含若干个操作步骤S31-S39。
首先，在步骤S31中，半导体装置101进入启动模式。
步骤S31可以响应于由控制单元501提供的控制信号来执行。
在步骤S32中，半导体装置101进入第一测试模式。
在步骤S33中，在第一测试模式中执行测试。即，对存储区200的存储单元阵列执行测试以检测故障地址(例如，与故障存储单元相对应的地址)。
在步骤S34中，重启半导体装置101。
在步骤S35中，控制单元501在熔丝阵列300的多个熔丝组FUSE GRP_0至FUSEGRP_N之中扫描与故障地址相对应的熔丝组。
如上所述，多个熔丝集FSET_0至FSET_M中的每个可以包括使能熔丝，使能熔丝指示对应的熔丝集是否已经被使用。
因此，可以通过判断多个熔丝组FUSE GRP_0至FUSE GRP_N之中与故障地址相对应的一个熔丝组的熔丝集FSET_0至FSET_M中的每个熔丝集的使能熔丝是否已经被熔断来执行步骤S35。
在步骤S36中，在步骤S35中检测到的剩余熔丝信息可以被储存在剩余熔丝信息储存单元401中。
控制单元501控制剩余熔丝信息储存单元401，以及剩余熔丝信息储存单元401的计数器CNT可以更新关于储存在锁存器集LSETE中的剩余熔丝信息的信息。
在步骤S37中，半导体装置101进入第二测试模式。
在步骤S38中，在第二测试模式中执行操作。即，熔丝阵列300的熔丝集对应于剩余熔丝信息而基于故障地址来熔断。
控制单元501可以在多个熔丝组FUSE GRP_0至FUSE GRP_N之中选择与故障地址相对应的熔丝组。例如，控制单元501可以选择熔丝组FUSE GRP_0。
此外，控制单元501可以控制熔丝阵列300，使得熔丝组FUSE GRP_0的多个熔丝集FSET_0至FSET_M之中的未使用的熔丝集根据剩余熔丝信息来熔断。
每当检测到故障地址时，可以以熔丝集FSET_0、FSET_1、…FSET_M的次序来顺序地熔断多个熔丝集FSET_0至FSET_M。
如果多个熔丝集FSET_0至FSET_M之中的熔丝集FSET_0被熔断，则剩余熔丝信息可以具有指示熔丝集FSET_0已经被使用的值。
例如，控制单元501可以根据剩余熔丝信息来使熔丝组FUSE GRP_0的多个熔丝集FSET_0至FSET_M之中的未使用的熔丝集FSET_1熔断。
在步骤S39中，控制单元501重启半导体装置101，并且通过扫描熔丝阵列300来更新剩余熔丝信息。
控制单元501可以读取储存在熔丝阵列300中的熔丝数据FDATA(即，故障地址)，且可以将读取的熔丝数据FDATA储存在存储区200的多个锁存器组LATCH GRP_0至LATCH GRP_N中。
虽然以上已经描述了各种实施例，但是本领域技术人员将理解的是，所描述的实施例仅是示例。因此，本文中描述的半导体装置及其修复方法不应当基于描述的实施例而受到限制。
通过以上实施例可以看出，本申请提供了以下的技术方案：
技术方案1.一种半导体装置，包括：
存储区；
熔丝阵列，包括多个熔丝组，每个熔丝组被配置为储存存储区的故障地址；
剩余熔丝信息储存单元，被配置为储存关于包括所述多个熔丝组之中的与故障地址相对应的熔丝的熔丝组的剩余熔丝信息；以及
控制单元，被配置为执行控制操作以用于更新包括所述多个熔丝组之中与故障地址相对应的熔丝的熔丝组的剩余熔丝信息以及用于在故障地址被检测到时储存所述故障地址。
技术方案2.根据技术方案1所述的半导体装置，其中，存储区包括：
存储单元阵列；
多个字线组，耦接至存储单元阵列；
多个冗余字线组，用于代替被发现为有缺陷的字线组或与缺陷存储单元有关的字线组；以及
多个锁存器组，对应于所述多个熔丝组。
技术方案3.根据技术方案1所述的半导体装置，其中，剩余熔丝信息指示在包括与故障地址相对应的熔丝的熔丝组中包括的多个熔丝集之中的可用熔丝集的数量。
技术方案4.根据技术方案3所述的半导体装置，其中，所述可用熔丝集包括从未使用过的熔丝集。
技术方案5.根据技术方案1所述的半导体装置，其中，剩余熔丝信息储存单元包括：
锁存器集，被配置为储存剩余熔丝信息；以及
计数器，被配置为基于剩余熔丝信息来改变锁存器集中储存的值。
技术方案6.根据技术方案1所述的半导体装置，其中，控制单元包括用于储存故障地址的锁存器集。
技术方案7.根据技术方案1所述的半导体装置，其中，剩余熔丝信息储存单元不储存关于不包含任何故障地址的熔丝组的剩余熔丝信息。
技术方案8.一种用于修复半导体装置的方法，所述半导体装置包括多个熔丝阵列和存储区，每个熔丝阵列包括多个熔丝组，所述方法包括：
在第一测试模式中，当检测到故障地址时启动半导体装置；
扫描所述多个熔丝组之中包含所述故障地址的熔丝组，并储存对应的剩余熔丝信息；以及
在第二测试模式中，将所述故障地址储存在包含所述故障地址的所述熔丝组的多个熔丝集之中与剩余熔丝信息相对应的熔丝集中。
技术方案9.根据技术方案8所述的方法，还包括：
对存储区在第一模式中执行测试以检测故障存储单元的地址作为故障地址。
技术方案10.根据技术方案8所述的方法，还包括：
在储存所述故障地址之后，重启半导体装置，并通过扫描包含故障地址的所述熔丝组来更新对应的剩余熔丝信息。
技术方案11.根据技术方案8所述的方法，还包括：
在储存所述故障地址之后，重启半导体装置，并通过扫描包含故障地址的所述熔丝组来更新对应的剩余熔丝信息；以及
将储存在熔丝阵列中的熔丝数据储存在存储区中。
技术方案12.一种用于修复半导体装置的方法，所述半导体装置包括多个熔丝阵列和存储区，每个熔丝阵列包括多个熔丝组，所述方法包括：
启动半导体装置；
进入第一测试模式，并通过测试存储区来检测故障地址；
当故障地址被检测到时，重启半导体装置；
扫描所述多个熔丝组之中包含所述故障地址的熔丝组，并储存对应的剩余熔丝信息；以及
进入第二测试模式，并基于故障地址来熔断包含所述故障地址的所述熔丝组的多个熔丝集之中与剩余熔丝信息相对应的熔丝集。
技术方案13.根据技术方案12所述的方法，还包括：
在熔断所述熔丝集之后，重启半导体装置，并通过扫描包含所述故障地址的所述熔丝组来更新对应的剩余熔丝信息。
技术方案14.根据技术方案12所述的方法，在熔断所述熔丝集之后，还包括：
重启半导体装置，并通过扫描包含所述故障地址的所述熔丝组来更新对应的剩余熔丝信息；以及
将储存在熔丝阵列中的熔丝数据储存在存储区中。

Claims (10)

1.一种半导体装置，包括：
存储区；
熔丝阵列，包括多个熔丝组，每个熔丝组被配置为储存存储区的故障地址；
剩余熔丝信息储存单元，被配置为储存关于包括所述多个熔丝组之中的与故障地址相对应的熔丝的熔丝组的剩余熔丝信息；以及
控制单元，被配置为执行控制操作以用于更新包括所述多个熔丝组之中与故障地址相对应的熔丝的熔丝组的剩余熔丝信息以及用于在故障地址被检测到时储存所述故障地址。
2.根据权利要求1所述的半导体装置，其中，存储区包括：
存储单元阵列；
多个字线组，耦接至存储单元阵列；
多个冗余字线组，用于代替被发现为有缺陷的字线组或与缺陷存储单元有关的字线组；以及
多个锁存器组，对应于所述多个熔丝组。
3.根据权利要求1所述的半导体装置，其中，剩余熔丝信息指示在包括与故障地址相对应的熔丝的熔丝组中包括的多个熔丝集之中的可用熔丝集的数量。
4.根据权利要求3所述的半导体装置，其中，所述可用熔丝集包括从未使用过的熔丝集。
5.根据权利要求1所述的半导体装置，其中，剩余熔丝信息储存单元包括：
锁存器集，被配置为储存剩余熔丝信息；以及
计数器，被配置为基于剩余熔丝信息来改变锁存器集中储存的值。
6.根据权利要求1所述的半导体装置，其中，控制单元包括用于储存故障地址的锁存器集。
7.根据权利要求1所述的半导体装置，其中，剩余熔丝信息储存单元不储存关于不包含任何故障地址的熔丝组的剩余熔丝信息。
8.一种用于修复半导体装置的方法，所述半导体装置包括多个熔丝阵列和存储区，每个熔丝阵列包括多个熔丝组，所述方法包括：
在第一测试模式中，当检测到故障地址时启动半导体装置；
扫描所述多个熔丝组之中包含所述故障地址的熔丝组，并储存对应的剩余熔丝信息；以及
在第二测试模式中，将所述故障地址储存在包含所述故障地址的所述熔丝组的多个熔丝集之中与剩余熔丝信息相对应的熔丝集中。
9.根据权利要求8所述的方法，还包括：
对存储区在第一模式中执行测试以检测故障存储单元的地址作为故障地址。
10.一种用于修复半导体装置的方法，所述半导体装置包括多个熔丝阵列和存储区，每个熔丝阵列包括多个熔丝组，所述方法包括：
启动半导体装置；
进入第一测试模式，并通过测试存储区来检测故障地址；
当故障地址被检测到时，重启半导体装置；
扫描所述多个熔丝组之中包含所述故障地址的熔丝组，并储存对应的剩余熔丝信息；以及
进入第二测试模式，并基于故障地址来熔断包含所述故障地址的所述熔丝组的多个熔丝集之中与剩余熔丝信息相对应的熔丝集。
CN201510830668.3A 2015-07-14 2015-11-25 半导体装置及其修复方法 Active CN106356099B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150099871A KR20170008553A (ko) 2015-07-14 2015-07-14 반도체 장치 및 그 리페어 방법
KR10-2015-0099871 2015-07-14

Publications (2)

Publication Number Publication Date
CN106356099A true CN106356099A (zh) 2017-01-25
CN106356099B CN106356099B (zh) 2021-06-25

Family

ID=57775192

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510830668.3A Active CN106356099B (zh) 2015-07-14 2015-11-25 半导体装置及其修复方法

Country Status (3)

Country Link
US (2) US9589675B2 (zh)
KR (1) KR20170008553A (zh)
CN (1) CN106356099B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108877870A (zh) * 2017-05-12 2018-11-23 爱思开海力士有限公司 用于修复操作的修复电路以及包括修复电路的存储器件
CN109390023A (zh) * 2017-08-09 2019-02-26 爱思开海力士有限公司 半导体器件
WO2022183649A1 (zh) * 2021-03-01 2022-09-09 长鑫存储技术有限公司 熔丝故障修复电路
US11587641B2 (en) 2021-03-01 2023-02-21 Changxin Memory Technologies, Inc. Fuse fault repair circuit

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170008553A (ko) * 2015-07-14 2017-01-24 에스케이하이닉스 주식회사 반도체 장치 및 그 리페어 방법
KR102556939B1 (ko) 2019-04-15 2023-07-20 에스케이하이닉스 주식회사 오티피 메모리 회로 및 이를 포함하는 반도체 장치
US11244741B1 (en) 2020-11-04 2022-02-08 Micron Technology, Inc. Selectable fuse sets, and related methods, devices, and systems

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1212432A (zh) * 1997-09-04 1999-03-31 西门子公司 维度可编程熔丝排及制造方法
US20040240249A1 (en) * 2003-03-20 2004-12-02 Naokazu Kuzuno Redundancy fuse circuit
CN1717749A (zh) * 2002-12-20 2006-01-04 飞思卡尔半导体公司 使用预分配冗余(par)体系结构的存储器阵列的自修复
US20060262601A1 (en) * 2005-05-19 2006-11-23 Micron Technology, Inc. Memory cell repair using fuse programming method in a flash memory device
CN1881476A (zh) * 2005-06-06 2006-12-20 国际商业机器公司 用于在集成电路装置上存储阵列冗余数据的装置和方法
US20070033449A1 (en) * 2005-07-25 2007-02-08 Samsung Electronics Co., Ltd. Flash memory device and method of repairing defects and trimming voltages
KR20070101910A (ko) * 2006-04-12 2007-10-18 주식회사 하이닉스반도체 반도체 메모리 장치
CN102237146A (zh) * 2010-04-30 2011-11-09 海力士半导体有限公司 半导体存储装置的修复电路和修复方法
CN102540057A (zh) * 2010-11-17 2012-07-04 海力士半导体有限公司 半导体装置的测试模式控制电路及其控制方法
US20150003141A1 (en) * 2013-06-26 2015-01-01 Samsung Electronics Co., Ltd. Semiconductor memory device and repair method thereof
CN104464819A (zh) * 2013-09-12 2015-03-25 爱思开海力士有限公司 自修复器件

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940007241B1 (ko) * 1992-03-09 1994-08-10 삼성전자 주식회사 반도체 메모리 장치의 로우 리던던시장치
JPH0935493A (ja) * 1995-07-15 1997-02-07 Toshiba Corp 半導体メモリ装置、マイクロコントローラ及び半導体メモリ装置の製造方法
US6940773B2 (en) * 2003-04-02 2005-09-06 Infineon Technologies Ag Method and system for manufacturing DRAMs with reduced self-refresh current requirements
US8775880B2 (en) * 2009-06-11 2014-07-08 STMicroelectronics Intenational N.V. Shared fuse wrapper architecture for memory repair
KR20120067504A (ko) * 2010-12-16 2012-06-26 에스케이하이닉스 주식회사 페일 어드레스 저장회로 및 이를 포함하는 리던던시 제어회로
KR101944936B1 (ko) * 2012-01-12 2019-02-07 에스케이하이닉스 주식회사 페일 어드레스 저장회로, 리던던시 제어회로, 페일 어드레스 저장방법 및 리던던시 제어방법
KR20150130608A (ko) * 2014-05-13 2015-11-24 에스케이하이닉스 주식회사 메모리 장치
KR102160598B1 (ko) * 2014-08-05 2020-09-28 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작방법
KR20170008553A (ko) * 2015-07-14 2017-01-24 에스케이하이닉스 주식회사 반도체 장치 및 그 리페어 방법

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1212432A (zh) * 1997-09-04 1999-03-31 西门子公司 维度可编程熔丝排及制造方法
CN1717749A (zh) * 2002-12-20 2006-01-04 飞思卡尔半导体公司 使用预分配冗余(par)体系结构的存储器阵列的自修复
US20040240249A1 (en) * 2003-03-20 2004-12-02 Naokazu Kuzuno Redundancy fuse circuit
US20060262601A1 (en) * 2005-05-19 2006-11-23 Micron Technology, Inc. Memory cell repair using fuse programming method in a flash memory device
CN1881476A (zh) * 2005-06-06 2006-12-20 国际商业机器公司 用于在集成电路装置上存储阵列冗余数据的装置和方法
US20070033449A1 (en) * 2005-07-25 2007-02-08 Samsung Electronics Co., Ltd. Flash memory device and method of repairing defects and trimming voltages
KR20070101910A (ko) * 2006-04-12 2007-10-18 주식회사 하이닉스반도체 반도체 메모리 장치
CN102237146A (zh) * 2010-04-30 2011-11-09 海力士半导体有限公司 半导体存储装置的修复电路和修复方法
CN102540057A (zh) * 2010-11-17 2012-07-04 海力士半导体有限公司 半导体装置的测试模式控制电路及其控制方法
US20150003141A1 (en) * 2013-06-26 2015-01-01 Samsung Electronics Co., Ltd. Semiconductor memory device and repair method thereof
CN104464819A (zh) * 2013-09-12 2015-03-25 爱思开海力士有限公司 自修复器件

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108877870A (zh) * 2017-05-12 2018-11-23 爱思开海力士有限公司 用于修复操作的修复电路以及包括修复电路的存储器件
CN108877870B (zh) * 2017-05-12 2022-05-10 爱思开海力士有限公司 用于修复操作的修复电路以及包括修复电路的存储器件
CN109390023A (zh) * 2017-08-09 2019-02-26 爱思开海力士有限公司 半导体器件
WO2022183649A1 (zh) * 2021-03-01 2022-09-09 长鑫存储技术有限公司 熔丝故障修复电路
US11587641B2 (en) 2021-03-01 2023-02-21 Changxin Memory Technologies, Inc. Fuse fault repair circuit

Also Published As

Publication number Publication date
CN106356099B (zh) 2021-06-25
US20170018316A1 (en) 2017-01-19
US9978463B2 (en) 2018-05-22
KR20170008553A (ko) 2017-01-24
US9589675B2 (en) 2017-03-07
US20170133109A1 (en) 2017-05-11

Similar Documents

Publication Publication Date Title
CN106356099A (zh) 半导体装置及其修复方法
US7839707B2 (en) Fuses for memory repair
CN101189683B (zh) 用于编程存储器阵列的方法
US10541045B2 (en) Semiconductor apparatus related to the repairing of a redundancy region
CN104464819B (zh) 自修复器件
US6922649B2 (en) Multiple on-chip test runs and repairs for memories
US8230274B2 (en) JTAG controlled self-repair after packaging
CN106257595A (zh) 自修复器件及其方法
CN106205730A (zh) 智能自修复器件和方法
US7366946B2 (en) ROM redundancy in ROM embedded DRAM
KR101936354B1 (ko) 메모리 장치 및 이의 테스트 방법
KR101133689B1 (ko) 리페어 분석 장치 및 방법
WO2008154290A1 (en) Memory repair system and method
US7372750B2 (en) Integrated memory circuit and method for repairing a single bit error
JP2005310313A (ja) 半導体記憶装置
CN105225698B (zh) 一种列修复方法和装置
CN102360568B (zh) 一种并行异步存储器及其数据读取方法
US6158016A (en) Method for the processing of defective elements in a memory
CN109698008B (zh) Nor型存储器位线故障的修复方法及装置
US6639863B2 (en) Semiconductor integrated circuit device having link element
US6785170B2 (en) Data memory with short memory access time
US7352638B2 (en) Method and apparatus for testing a memory device
CN100576348C (zh) 决定内存模块修补方案之方法及测试装置
JP2002512416A (ja) 冗長メモリセルを有する装置、及び、冗長メモリセルにアクセスするための方法
JP2000339988A (ja) 記憶装置の状態を検査する回路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant