CN106354683B - 微控制装置及应用于微控制装置的输入/输出*** - Google Patents

微控制装置及应用于微控制装置的输入/输出*** Download PDF

Info

Publication number
CN106354683B
CN106354683B CN201610851985.8A CN201610851985A CN106354683B CN 106354683 B CN106354683 B CN 106354683B CN 201610851985 A CN201610851985 A CN 201610851985A CN 106354683 B CN106354683 B CN 106354683B
Authority
CN
China
Prior art keywords
interface
data
input
output
programmable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610851985.8A
Other languages
English (en)
Other versions
CN106354683A (zh
Inventor
汪泳江
喻学艺
刘速
韩伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xuanzhi Electronic Technology Shanghai Co ltd
Original Assignee
Xuanzhi Electronic Technology Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xuanzhi Electronic Technology Shanghai Co ltd filed Critical Xuanzhi Electronic Technology Shanghai Co ltd
Priority to CN201610851985.8A priority Critical patent/CN106354683B/zh
Publication of CN106354683A publication Critical patent/CN106354683A/zh
Application granted granted Critical
Publication of CN106354683B publication Critical patent/CN106354683B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Stored Programmes (AREA)
  • Programmable Controllers (AREA)

Abstract

本发明提供一种微控制装置及应用于微控制装置的输入/输出***，该输入/输出***包括输入/输出接口和接口管理控制器，该接口管理控制器，耦合于所述主处理器和所述输入/输出接口；所述接口管理控制器被配置为根据特定接口协议下的数据传输请求而转换为与所述特定接口协议对应的特制化接口控制器，以控制所述输入/输出接口进行相应的数据传输。

Description

微控制装置及应用于微控制装置的输入/输出***
技术领域
本发明涉及集成电路技术领域，特别是涉及一种微控制装置及应用于微控制装置的输入/输出***。
背景技术
MCU(Micro Control Unit，微控制单元)，又称SCM(Single Chip Microcomputer，单片微型计算机)或者单片机，它是将计算机的CPU(Central Processing Unit，中央处理器)、RAM(Random Access Memory，随机存储器)、ROM(Read-Only Memory，只读存储器)、定时计数器和多种I/O(Input/Output，输入/输出接口)集成在一片芯片上，形成芯片级的微控制装置。在此硬件电路基础上，将要处理的数据、计算方法、步骤、操作命令编制成程序，存放于MCU内部或外部存储器中，MCU芯片在运行时能自动地、连续地从存储器中取出并执行。
随着大规模集成电路的出现及其发展，当前的MCU芯片利用先进的技术和强大的处理器核心建造，相比于前代可以完成更多更复杂的任务，MCU芯片的趋势是将越来越多的功能集成在一起。因此，从主处理器与外部进行数据传输的I/O接口数量更多且更拥挤、类型变得更加多样且复杂，增加了芯片设计复杂度及难度，而且，往往还不能完全满足用户的期望值，不能为用户提供已设计好的功能之外的额外功能。
请参阅图1，其为现有技术中常规的MCU芯片的架构示意图。如图1所示，该MCU芯片包括：基片，位于基片的主处理器11，位于基片周边的输入/输出接口13，位于主处理器11和输入/输出接口13之间且环设于主处理器11的接口功能模块12，其中接口功能模块12类型多样，例如有UART(Universal Asynchronous Receiver/Transmitter，通用异步收发传输器)接口功能模块、I2C(Inter-Integrated Circuit，内部整合电路)接口功能模块、SPI(Serial Peripheral Interface，串行外设接口)接口功能模块、QEP(Quadrature EncoderPulse，正交编码脉冲)接口功能模块、ECAP接口功能模块等，且各个接口功能模块根据实际需求而数量不一(可以是一个或多个，且多个可根据实际需求作不同的布局)。其中，接口功能模块12通过接口复用器或交叉开关矩阵结构14而耦合于外面的输入/输出接口13，从而实现与接口功能模块12对应的接口功能。在现有技术中，接口功能模块12与输入/输出接口13之间的耦合关系是通过接口复用器或交叉开关矩阵结构14来实现的，这样势必增加了电路的复杂度及芯片设计的难度，且由于工艺技术(例如芯片尺寸及集成工艺)及市场考量(例如成本或客户群体)，接口功能模块12与输入/输出接口13之间的耦合关系是固化定型的，输入/输出接口13受限于与之耦合的接口功能模块12所设计的功能，即，输入/输出接口13仅能提供与之耦合的特定功能的接口功能模块12的功能，不能作其他的变更。
在一种情形下，所针对的用户可能只需要MCU芯片中部分功能的输入/输出接口而并不一定都得需要MCU芯片中所有功能的输入/输出接口，这样，就势必造成一部分功能的输入/输出接口的闲置浪费且增加MCU芯片制造成本；而在另一种情形下，成型的MCU芯片基本是不易实现扩展，即，无法增加新的功能的接口功能模块12或者无法通过改变接口复用器或交叉开关矩阵结构14来建立新的接口功能模块12与输入/输出接口13之间耦合关系。
发明内容
本发明提供一种微控制装置及应用于微控制装置的输入/输出***，用于解决现有技术中MCU芯片结构中电路结构复杂、输入/输出接口的功能固化不能调整等问题。
为实现上述目的及其他目的，本发明提供一种应用于微控制装置的输入/输出***，所述微控制装置包括主处理器，所述输入/输出***包括：
输入/输出接口；以及
接口管理控制器，耦合于所述主处理器和所述输入/输出接口；所述接口管理控制器被配置为根据特定接口协议下的数据传输请求而转换为与所述特定接口协议对应的特制化接口控制器，以控制所述输入/输出接口进行相应的数据传输。
在某些实施方式中，所述接口管理控制器被配置为根据特定接口协议下的数据传输请求而转换为与所述特定接口协议对应的特制化接口控制器，以控制所述输入/输出接口执行相应的数据传输，包括：
所述接口管理控制器被配置为根据所述主处理器发起的特定接口协议下的数据输出请求而转换为与所述特定接口协议对应的特制化接口控制器以控制所述输入/输出接口输出对应所述数据输出请求中的数据；或者
所述接口管理控制器被配置为根据特定接口协议下的外部数据输入请求而转换为与所述特定接口协议对应的特制化接口控制器以控制所述输入/输出接口接收对应所述外部数据输入请求中的数据。
在某些实施方式中，所述接口管理控制器包括：数据输入寄存单元，耦合于所述输入/输出接口，被配置为存储所述输入/输出接口的数据输入信息；数据输出寄存单元，耦合于所述输入/输出接口，被配置为存储所述输入/输出接口的数据输出信息。
在某些实施方式中，所述接口管理控制器还包括：可编程接口引擎，耦合于所述主处理器、所述数据输入寄存单元、以及所述数据输出寄存单元；所述可编程接口引擎被配置为根据所述主处理器发起的特定接口协议下的数据输出请求，执行与所述数据输出请求对应的接口编程信息而编程化为特制化接口引擎；或者，所述可编程接口引擎被配置为根据经由所述输入寄存单元的外部数据输入请求，执行与所述外部数据输入请求对应的接口编程信息而编程化为特制化接口引擎。
在某些实施方式中，所述接口管理控制器还包括：
数据控制单元，耦合于所述可编程接口引擎以及所述数据输入寄存单元和所述数据输出寄存单元；
所述数据控制单元被配置为接收所述可编程接口引擎的数据输入控制指令以控制所述数据输入寄存单元通过耦合的所述输入/输出接口进行数据输入；或者，所述数据控制单元被配置为接收所述可编程接口引擎的数据输出控制指令以控制所述数据输出寄存单元通过耦合的所述输入/输出接口进行数据输出。
在某些实施方式中，所述接口管理控制器还包括：触发逻辑单元，位于所述数据输入寄存单元和所述可编程接口引擎之间且耦合于所述数据输入寄存单元和所述可编程接口引擎；所述触发逻辑单元被配置为通过所述数据输入寄存单元来侦测与所述数据输入寄存单元耦合的所述输入/输出接口的数据接收动作，并在侦测到所述输入/输出接口存在数据接收动作时输出一数据触发信息至所述可编程接口引擎。
在某些实施方式中，所述接口管理控制器还包括：存储单元，耦合于所述可编程接口引擎，被配置为存储有接口编程信息。
在某些实施方式中，所述存储单元为电可擦除可编程只读存储器或闪存。
在某些实施方式中，所述可编程接口引擎为可编程逻辑芯片、嵌入式控制芯片或定制芯片。
本申请还提供一种微控制装置，包括主处理器以及输入/输出***，其中，输入/输出***包括输入/输出接口和接口管理控制器；所述接口管理控制器耦合于所述主处理器和所述输入/输出接口；所述接口管理控制器被配置根据特定接口协议下的数据传输请求而转换为与所述特定接口协议对应的特制化接口控制器，以控制所述输入/输出接口进行相应的数据传输。
在某些实施方式中，所述接口管理控制器被配置为根据特定接口协议下的数据传输请求而转换为与所述特定接口协议对应的特制化接口控制器，以控制所述输入/输出接口执行相应的数据传输，包括：
所述接口管理控制器被配置为根据所述主处理器发起的特定接口协议下的数据输出请求而转换为与所述特定接口协议对应的特制化接口控制器以控制所述输入/输出接口输出对应所述数据输出请求中的数据；或者
所述接口管理控制器被配置为根据特定接口协议下的外部数据输入请求而转换为与所述特定接口协议对应的特制化接口控制器以控制所述输入/输出接口接收对应所述外部数据输入请求中的数据。
在某些实施方式中，所述接口管理控制器包括：数据输入寄存单元，耦合于所述输入/输出接口，被配置为存储所述输入/输出接口的数据输入信息；数据输出寄存单元，耦合于所述输入/输出接口，被配置为存储所述输入/输出接口的数据输出信息。
在某些实施方式中，所述接口管理控制器还包括：
可编程接口引擎，耦合于所述主处理器、所述数据输入寄存单元、以及所述数据输出寄存单元；
所述可编程接口引擎被配置为根据所述主处理器发起的特定接口协议下的数据输出请求，执行与所述数据输出请求对应的接口编程信息而编程化为特制化接口引擎；或者，所述可编程接口引擎被配置为根据经由所述输入寄存单元的外部数据输入请求，执行与所述外部数据输入请求对应的接口编程信息而编程化为特制化接口引擎。
在某些实施方式中，所述接口管理控制器还包括：
数据控制单元，耦合于所述可编程接口引擎以及所述数据输入寄存单元和所述数据输出寄存单元；
所述数据控制单元被配置为接收所述可编程接口引擎的数据输入控制指令以控制所述数据输入寄存单元通过耦合的所述输入/输出接口进行数据输入；或者，所述数据控制单元被配置为接收所述可编程接口引擎的数据输出控制指令以控制所述数据输出寄存单元通过耦合的所述输入/输出接口进行数据输出。
在某些实施方式中，所述接口管理控制器还包括：触发逻辑单元，位于所述数据输入寄存单元和所述可编程接口引擎之间且耦合于所述数据输入寄存单元和所述可编程接口引擎；所述触发逻辑单元被配置为通过所述数据输入寄存单元来侦测与所述数据输入寄存单元耦合的所述输入/输出接口的数据接收动作，并在侦测到所述输入/输出接口存在数据接收动作时输出一数据触发信息至所述可编程接口引擎。
在某些实施方式中，所述接口管理控制器还包括：存储单元，耦合于所述可编程接口引擎，被配置为存储有接口编程信息。
在某些实施方式中，所述存储单元为电可擦除可编程只读存储器或闪存。
在某些实施方式中，所述可编程接口引擎为可编程逻辑芯片、嵌入式控制芯片或定制芯片。
如上所述，本申请的微控制装置及应用于微控制装置的输入/输出***，该输入/输出***为可变式输入/输出***，具有输入/输出接口和接口管理控制器，该接口管理控制器耦合于主处理器和输入/输出接口，能根据实际应用中数据传输请求中的特定接口协议而自适应地转换为特制化接口控制器，从而完成相应的数据输入/输出。
附图说明
图1为现有技术中常规的MCU芯片的架构示意图。
图2为本申请微控制装置的架构框图。
图3为图2在一实施例中的实现框图。
图4为图2在另一实施例中的实现框图。
图5为图2在又一实施例中的实现框图。
图6为图2在再一实施例中的实现框图。
图7为图2在再又一实施例中的实现框图。
具体实施方式
以下通过特定的具体实例说明本申请的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本申请的其他优点与功效。本申请还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本申请的精神下进行各种修饰或改变。
需要说明的是，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本申请可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本申请所能产生的功效及所能达成的目的下，均应仍落在本申请所揭示的技术内容得能涵盖的范围内。
同时，本说明书中所引用的如“上”、“下”、“中”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本申请可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本申请可实施的范畴。
鉴于现有技术MCU芯片中输入/输出接口功能是固化定型而无法变更的缺失，本申请主要在于提出了一种新的可变式输入/输出***及配置有该可变式输入/输出***的微控制装置，通过该可变式输入/输出***，无需事先定义并固化各个输入/输出接口的功能类型，而是能根据数据输入/输出的实际状态而自适应地转换为与所述数据匹配的特制化的输入/输出接口架构，实现真正的因需而变，相比现有技术，大大简化了电路结构及降低设计难度，增加了输入/输出接口功能的可变性及灵活性。
请参阅图2，显示为本申请微控制装置在一实施方式中的架构框图。在本实施方式中，这里的微控制装置是以MCU芯片为例进行说明的，MCU(Micro Control Unit，微控制单元)是将中央处理器CPU、存储器(随机存储器RAM和/或只读存储器)、定时计数器和多种输入/输出接口I/O集成在一片芯片上，形成芯片级的微控制装置，为不同应用场景实现不同的控制。
如图2所示，本申请微控制装置包括：主处理器20以及输入/输出***22。
主处理器20设于基片的中央区域。在实际应用中，主处理器即为CPU(centralprocessing unit，中央处理单元)，一般为IP核(Intellectual Property Core，知识产权核)，所谓IP核，一般为某一方提供的、形式为逻辑单元、在芯片设计上的可重用模块。CPU是MCU芯片中运算及控制核心，可以执行软件编译完成的代码程序等，达到控制MCU芯片中各部分合理运行的目的。
输入/输出***22为可变式输入/输出***，耦合于主处理器20，能根据实际应用中的数据输入/输出请求中的数据传输特性而自适应地转换，以实现与所需传输的数据匹配的输入/输出功能，完成数据输入/输出。
在具体实现上，输入/输出***22进一步包括：输入/输出接口21和接口管理控制器23。
输入/输出接口21数量众多，布设于基片周边。在本实施例中，输入/输出接口21的输入输出特性是预先定义的但传输模式是未定义的，具体地，针对任一个输入/输出接口21，输入/输出接口21是双向的，有时工作在输出状态，有时工作在输入状态，有时是同时输出状态和输入状态。
接口管理控制器23位于主处理器20和输入/输出接口21之间并耦合于主处理器20和输入/输出接口21。接口管理控制器23能根据特定接口协议下的数据传输请求而转换为与所述特定接口协议对应的特制化接口控制器，以控制所述输入/输出接口进行相应的数据传输。
在本实施例中，接口管理控制器23具体被配置为：1、根据主处理器20发起的特定接口协议下的数据输出请求而转换为特制化接口控制器以控制输入/输出接口21输出对应所述数据输出请求中的数据；2、根据特定接口协议下的外部数据输入请求而转换为与所述特定接口协议对应的特制化接口控制器以控制所述输入/输出接口接收对应所述外部数据输入请求中的数据。由于接口管理控制器23，使得各个输入/输出接口21能转换为支持数据传输请求中的特定接口协议的可变式输入/输出接口，以实现新的数据传输模式下的数据传输。
本申请的微控制装置，包括主处理器和输入/输出***，该输入/输出***为可变式输入/输出***，具有输入/输出接口和接口管理控制器，该接口管理控制器耦合于主处理器和输入/输出接口，能根据实际应用中的数据输入/输出请求中的特定接口协议而转换为特制化接口控制器，从而完成相应的数据输入/输出。
请参阅图3，其为图2在一实施例中的实现框图。
如图3所示，输入/输出***22包括：输入/输出接口21和接口管理控制器23。接口管理控制器23更包括有数据输入寄存单元231和数据输出寄存单元233。
数据输入寄存单元231耦合于输入/输出接口21，被配置为存储输入/输出接口21的数据输入信息。具体地，每一个输入/输出接口21的数据输入信息都存储于对应的数据输入寄存单元231中。
数据输出寄存单元233耦合于输入/输出接口21，被配置为存储输入/输出接口21的数据输出信息。具体地，每一个输入/输出接口21的数据输出信息都存储于对应的数据输出寄存单元233中。
在本实施例中，接口管理控制器23根据主处理器20发起的特定接口协议下的数据输出请求而转换为特制化接口控制器以控制数据输出寄存单元233及输入/输出接口21输出对应所述数据输出请求中的数据，接口管理控制器23还根据特定接口协议下的外部数据输入请求而转换为特制化接口控制器以控制输入/输出接口21及数据输入寄存单元231接收对应外部数据输入请求中的数据。借助于接口管理控制器23，使得各个输入/输出接口21转换为支持数据传输请求中的特定接口协议的可变式输入/输出接口，以实现新的数据传输模式下的数据传输。
请参阅图4，其为图2在另一实施例中的实现框图。
如图4所示，输入/输出***22包括：输入/输出接口21和接口管理控制器23。接口管理控制器23更包括有数据输入寄存单元231、数据输出寄存单元233以及可编程接口引擎235。
数据输入寄存单元231耦合于输入/输出接口21，被配置为存储输入/输出接口21的数据输入信息。具体地，每一个输入/输出接口21的数据输入信息都存储于对应的数据输入寄存单元231中。
数据输出寄存单元233耦合于输入/输出接口21，被配置为存储输入/输出接口21的数据输出信息。具体地，每一个输入/输出接口21的数据输出信息都存储于对应的数据输出寄存单元233中。
可编程接口引擎235，耦合于主处理器20、数据输入寄存单元231、以及数据输出寄存单元233。可编程接口引擎235被配置为根据主处理器20发起的特定接口协议下的数据输出请求，执行与所述数据输出请求对应的接口编程信息而编程化为特制化接口引擎。可编程接口引擎235还被配置为根据经由输入寄存单元231的外部数据输入请求，执行与所述外部数据输入请求对应的接口编程信息而编程化为特制化接口引擎。在实际应用中，可编程接口引擎235可优选为可编程逻辑芯片(例如FPGA芯片)、嵌入式控制芯片或定制芯片。
在本实施例中，当微控制装置要向外部设备发送数据时，由主处理器20发出数据输出请求，可编程接口引擎235从主处理器20获取所述数据输出请求，根据所述数据输出请求而执行与所述数据输出请求对应的接口编程信息中的接口协议代码，从而编程化为匹配于所述接口协议的特制化接口引擎，从而控制数据输出寄存单元233及输入/输出接口21进行数据输出。当微控制装置要接收来自外部设备所发送的数据时，可编程接口引擎235根据输入/输出接口21及数据输入寄存单元231发生的数据接收动作(即，输入/输出接口21存在数据接收动作即可认定为存在外部数据输入请求)，执行与所述数据输入请求对应的接口编程信息中的接口协议代码，从而编程化为匹配于所述接口协议的特制化接口引擎，从而控制数据数据输入寄存单元231及输入/输出接口21进行数据输入。
在本实施例中，接口管理控制器23中的可编程接口引擎235根据主处理器20的数据输出请求而转换为特制化接口引擎以控制数据输出寄存单元233及输入/输出接口21输出对应所述数据输出请求中的数据，接口管理控制器23中的可编程接口引擎235还根据外部数据输入请求而转换为特制化接口引擎以控制输入/输出接口21及数据输入寄存单元231接收对应外部数据输入请求中的数据。
请参阅图5，其为图2在又一实施例中的实现框图。
如图5所示，输入/输出***22包括：输入/输出接口21和接口管理控制器23。接口管理控制器23更包括有数据输入寄存单元231、数据输出寄存单元233、可编程接口引擎235、以及数据控制单元236。
数据输入寄存单元231耦合于输入/输出接口21，被配置为存储输入/输出接口21的数据输入信息。具体地，每一个输入/输出接口21的数据输入信息都存储于对应的数据输入寄存单元231中。
数据输出寄存单元233耦合于输入/输出接口21，被配置为存储输入/输出接口21的数据输出信息。具体地，每一个输入/输出接口21的数据输出信息都存储于对应的数据输出寄存单元233中。
可编程接口引擎235，耦合于主处理器20、数据输入寄存单元231、以及数据输出寄存单元233。可编程接口引擎235被配置为根据主处理器20发起的特定接口协议下的数据输出请求，执行与所述数据输出请求对应的接口编程信息而编程化为特制化接口引擎。可编程接口引擎235还被配置为根据经由输入寄存单元231的外部数据输入请求，执行与所述外部数据输入请求对应的接口编程信息而编程化为特制化接口引擎。在实际应用中，可编程接口引擎235可优选为可编程逻辑芯片(例如FPGA芯片)、嵌入式控制芯片或定制芯片。
在本实施例中，当微控制装置要向外部设备发送数据时，由主处理器20发出数据输出请求，可编程接口引擎235从主处理器20获取所述数据输出请求，根据所述数据输出请求而执行与所述数据输出请求对应的接口编程信息中的接口协议代码，从而编程化为匹配于所述接口协议的特制化接口引擎，通过向数据控制单元236输出数据输出控制指令来控制数据输出寄存单元233及输入/输出接口21进行数据输出。当微控制装置要接收来自外部设备所发送的数据时，可编程接口引擎235根据输入/输出接口21及数据输入寄存单元231发生的数据接收动作(即，输入/输出接口21存在数据接收动作即可认定为存在外部数据输入请求)，执行与所述数据输入请求对应的接口编程信息中的接口协议代码，从而编程化为匹配于所述接口协议的特制化接口引擎，通过向数据控制单元236输出数据输入控制指令来控制数据数据输入寄存单元231及输入/输出接口21进行数据输入。
数据控制单元236耦合于可编程接口引擎235以及数据输入寄存单元231和数据输出寄存单元233。在本实施例中，数据控制单元236被配置为接收可编程接口引擎235(此时，可编程接口引擎235转换为特制化接口引擎)的数据输入控制指令以控制数据输入寄存单元231通过耦合的输入/输出接口21进行数据输入，或者，接收可编程接口引擎235(此时，可编程接口引擎235转换为特制化接口引擎)的数据输出控制指令以控制数据输出寄存单元233通过耦合的输入/输出接口21进行数据输出。
在本实施例中，接口管理控制器23中的可编程接口引擎235根据主处理器20的数据输出请求而转换为特制化接口引擎，通过向数据控制单元236输出数据输出控制指令来控制数据输出寄存单元233及输入/输出接口21输出对应所述数据输出请求中的数据，接口管理控制器23中的可编程接口引擎235还根据外部数据输入请求而转换为特制化接口引擎，通过向数据控制单元236输出数据输入控制指令来控制数据数据输入寄存单元231及输入/输出接口21输入对应所述数据输出请求中的数据。
请参阅图6，其为图2在再一实施例中的实现框图。
如图6所示，输入/输出***22包括：输入/输出接口21和接口管理控制器23。接口管理控制器23更包括有数据输入寄存单元231、触发逻辑单元232、数据输出寄存单元233、可编程接口引擎235、以及数据控制单元236。
数据输入寄存单元231耦合于输入/输出接口21，被配置为存储输入/输出接口21的数据输入信息。具体地，每一个输入/输出接口21的数据输入信息都存储于对应的数据输入寄存单元231中。
触发逻辑单元232耦合于数据输入寄存单元231和可编程接口引擎235，被配置为通过数据输入寄存单元231来侦测与数据输入寄存单元231耦合的输入/输出接口21的数据接收动作，并在侦测到输入/输出接口21存在数据接收动作时(即，输入/输出接口21存在数据接收动作即可认定为存在外部数据输入请求)产生一数据触发信息并将所述数据触发信息发送至可编程接口引擎235。在实际应用中，触发逻辑单元232可设计为边沿触发器(例如：上边沿触发、下边沿触发、还是两者都包含)，但并不以此为限，触发逻辑单元232也可以是其他类型的触发器，例如电平触发器(例如：低电平触发、高电平触发、还是两者都包含)。
数据输出寄存单元233耦合于输入/输出接口21，被配置为存储输入/输出接口21的数据输出信息。具体地，每一个输入/输出接口21的数据输出信息都存储于对应的数据输出寄存单元233中。
可编程接口引擎235，耦合于主处理器20、触发逻辑单元232、以及数据控制单元236。可编程接口引擎235被配置为根据主处理器20发起的特定接口协议下的数据输出请求，执行与所述数据输出请求对应的接口编程信息而编程化为特制化接口引擎。可编程接口引擎235还被配置为根据触发逻辑单元232发送的数据触发信息(该数据触发信息即表示存在有外部数据输入请求)，执行与所述外部数据输入请求对应的接口编程信息而编程化为特制化接口引擎。在实际应用中，可编程接口引擎235可优选为可编程逻辑芯片(例如FPGA芯片)、嵌入式控制芯片或定制芯片。
在本实施例中，当微控制装置要向外部设备发送数据时，由主处理器20发出数据输出请求，可编程接口引擎235从主处理器20获取所述数据输出请求，根据所述数据输出请求而执行与所述数据输出请求对应的接口编程信息中的接口协议代码，从而编程化为匹配于所述接口协议的特制化接口引擎，通过向数据控制单元236输出数据输出控制指令来控制数据输出寄存单元233及输入/输出接口21进行数据输出。当微控制装置要接收来自外部设备所发送的数据时，触发逻辑单元232侦测到输入/输出接口21存在数据接收动作(即，输入/输出接口21存在数据接收动作即可认定为存在外部数据输入请求)产生一数据触发信息并将所述数据触发信息发送至可编程接口引擎235，可编程接口引擎235根据所述数据触发信息，执行与所述数据输入请求对应的接口编程信息中的接口协议代码，从而编程化为匹配于所述接口协议的特制化接口引擎，通过向数据控制单元236输出数据输入控制指令来控制数据数据输入寄存单元231及输入/输出接口21进行数据输入。
数据控制单元236耦合于可编程接口引擎235以及数据输入寄存单元231和数据输出寄存单元233。在本实施例中，数据控制单元236被配置为接收可编程接口引擎235(此时，可编程接口引擎235转换为特制化接口引擎)的数据输入控制指令以控制数据输入寄存单元231通过耦合的输入/输出接口21进行数据输入，或者，接收可编程接口引擎235(此时，可编程接口引擎235转换为特制化接口引擎)的数据输出控制指令以控制数据输出寄存单元233通过耦合的输入/输出接口21进行数据输出。
在本实施例中，接口管理控制器23中的可编程接口引擎235根据主处理器20的数据输出请求而转换为特制化接口引擎，通过向数据控制单元236输出数据输出控制指令来控制数据输出寄存单元233及输入/输出接口21输出对应所述数据输出请求中的数据，接口管理控制器23中的可编程接口引擎235还根据触发逻辑单元232产生的数据触发信息(数据触发信息即表示存在有外部数据输入请求)而转换为特制化接口引擎，通过向数据控制单元236输出数据输入控制指令来控制数据数据输入寄存单元231及输入/输出接口21输入对应所述数据输出请求中的数据。
请参阅图7，其为图2在再又一实施例中的实现框图。
如图7所示，接口管理控制器23进一步包括：数据输入寄存单元231、触发逻辑单元232、数据输出寄存单元233、存储单元234、可编程接口引擎235、以及数据控制单元236。
数据输入寄存单元231耦合于输入/输出接口21，被配置为存储输入/输出接口21的数据输入信息。具体地，每一个输入/输出接口21的数据输入信息都存储于对应的数据输入寄存单元231中。
触发逻辑单元232耦合于数据输入寄存单元231和可编程接口引擎235，被配置为通过数据输入寄存单元231来侦测与数据输入寄存单元231耦合的输入/输出接口21的数据接收动作，并在侦测到输入/输出接口21存在数据接收动作时(即，输入/输出接口21存在数据接收动作即可认定为存在外部数据输入请求)产生一数据触发信息并将所述数据触发信息发送至可编程接口引擎235。在实际应用中，触发逻辑单元232可设计为边沿触发器(例如：上边沿触发、下边沿触发、还是两者都包含)，但并不以此为限，触发逻辑单元232也可以是其他类型的触发器，例如电平触发器(例如：低电平触发、高电平触发、还是两者都包含)。
数据输出寄存单元233耦合于输入/输出接口21，被配置为存储输入/输出接口21的数据输出信息。具体地，每一个输入/输出接口21的数据输出信息都存储于对应的数据输出寄存单元233中。
存储单元234被配置为存储有相关的信息。在本实施例中，存储单元234主要用于存储两类信息：一类是参数定义信息，这一类参数定义信息是用于定义接口管理控制器23中各个功能单元的基本参数。这些参数定义信息可例如包括：各个输入/输出接口的属性，即，某一输入/输出接口是作为输入接口还是输出接口的定义；触发逻辑单元232的触发定义，即，某一触发逻辑单元232是边沿触发器(上边沿触发、下边沿触发还是两者都包含)还是电平触发器(低电平触发、高电平触发、还是两者都包含)等。另一类是接口协议代码。微控制装置想要完成数据传输，就需要支持一定的接口协议。
例如：在一种情形下，微控制装置与不同的外部设备连接并需要进行数据传输时，假设，其中，外部设备A支持接口协议A，外部设备B支持接口协议B，则在数据传输时，微控制装置中与外部设备A连接的输入/输出接口就须是能支持接口协议A，以实现微控制装置与外部设备A的数据传输，微控制装置中与外部设备B连接的输入/输出接口就须是能支持接口协议B，以实现微控制装置与外部设备B的数据传输。
例如：在另一种情形下，微控制装置与一外部设备连接但需处理不同类型的数据传输，假设，该外部设备中的C类型的数据支持接口协议C，D类型的数据支持接口协议D，则，微控制装置与该外部设备进行C类型的数据的数据传输时就得借助于微控制装置中支持接口协议C的输入/输出接口来实现，微控制装置与该外部设备进行D类型的数据的数据传输时就得借助于微控制装置中支持接口协议D的输入/输出接口来实现。因此，针对不同的外部设备或者不同类型的数据，就要求微控制装置中配备针对不同的外部设备或不同类型的数据而配置能支持这些外部设备和这些类型的数据的接口协议。
在实际应用中，存储单元234为可编程存储器，例如为一电可擦除可编程只读存储器(Erasable Programmable Read Only Memory，EPROM)或一闪存Flash Memory，这样，用户可根据需要而对存储单元234进行编程，即：能根据需要将所需应用的参数定义信息和/或接口协议予以写入，也能将已写入的参数定义信息和/或接口协议予以擦除后再改写，等。
如前所述，存储单元234存储有接口协议代码。在实际应用中，针对一般的微控制装置，微控制装置会配置支持相应接口协议的输入/输出接口21。在实际应用中，为覆盖更大范围的数据传输，一般而言，存储单元234中会将市面上常见的各个接口协议均予以存储。具体而言，该接口协议可包括例如UART接口协议、I2C接口协议、SPI接口协议、I2S接口协议、ECAP接口协议、QEP接口协议等。UART是异步串口通信协议的一种，用于异步通信。一般地，UART用来主机与辅助设备之间通信，将资料由串行通信与并行通信间作传输转换(并行输入串行输出)，工作原理是将传输数据的每个字符一位接一位地传输。主机内部采用并行数据，不能直接把数据发到串行设备，必须经过UART整理才能进行异步传输，其过程为：主机中的MCU或CPU先把准备写入串行设备的数据放到UART中，再通过FIFO(First InputFirst Output，先入先出)传送到串行设备。I2C是由PHILIPS公司开发的两线式串行总线，用于连接微控制器及其***设备。I2C总线的意思是“完成集成电路或功能单元之间信息交换的规范或协议”，是微电子通信控制领域广泛采用的一种总线标准，它是同步通信的一种特殊形式，具有接口线少，控制方式简单，器件封装形式小，通信速率较高等优点。SPI是由Motorola提出的通信协议。SPI是一种同步串行***接口，它支持主机(包括CPU或MCU)与各种***低速设备之间进行同步串行数据传输，在主机的移位脉冲下，数据按位传输，高位在前，低位在后，为全双工通信，数据传输速度总体来说比I2C总线要快，速度可达到几Mbps。I2S(Inter-IC Sound，集成电路内置音频总线)，是飞利浦公司针对数字音频设备(如CD播放器、数码音效处理器、数字电视音响***)之间的音频数据传输而制定的一种总线标准。该总线专责于音频设备之间的数据传输，广泛应用于各种多媒体***。它采用了沿独立的导线传输时钟与数据信号的设计，通过将数据和时钟信号分离，避免了因时差诱发的失真，为用户节省了购买抵抗音频抖动的专业设备的费用。QEP(Quadrature Encoder Pulse，正交编码脉冲电路)，是德州仪器公司TI公司(德州仪器公司)的DSP中事件管理器内的一个模块。QEP电路被使能后，可以对引脚CAP1/QEP1和CAP2/QEP2上输入的正交编码脉冲信号进行译码和计数，QEP电路一般用于旋转机械的光电编码器接口，以获得其位置和速率信息。
可编程接口引擎235耦合于主处理器20、触发逻辑单元232、数据控制单元236、以及存储单元234，被配置为根据主处理器20的数据输出请求或者触发逻辑单元232发送的数据触发信息而访问存储单元234并从存储单元234获取与所述数据输出请求或所述外部数据输入请求对应的接口编程信息，通过执行获取的所述接口编程信息而编程化为特制化输入/输出接口引擎。在实际应用中，可编程接口引擎235可优选为可编程逻辑芯片(例如FPGA芯片)、嵌入式控制芯片或定制芯片。
在本实施例中，当微控制装置要向外部设备发送数据时，由主处理器20发出数据输出请求，可编程接口引擎235从主处理器20获取所述数据输出请求，根据所述数据输出请求而访问存储单元234并从存储单元234获取与所述数据输出请求对应的接口编程信息，执行所述接口编程信息中的接口协议代码，从而编程化为匹配于所述接口协议的特制化接口引擎，通过向数据控制单元236输出数据输出控制指令来控制数据输出寄存单元233及输入/输出接口21进行数据输出；当微控制装置要接收来自外部设备所发送的数据时，触发逻辑单元232侦测到输入/输出接口21存在数据接收动作(即，输入/输出接口21存在数据接收动作即可认定为存在外部数据输入请求)产生一数据触发信息并将所述数据触发信息发送至可编程接口引擎235，可编程接口引擎235根据所述数据触发信息而访问存储单元234并从存储单元234获取与所述数据输入请求对应的接口编程信息，执行所述接口编程信息中的接口协议代码，从而编程化为匹配于所述接口协议的特制化接口引擎，通过向数据控制单元236输出数据输入控制指令来控制数据数据输入寄存单元231及输入/输出接口21进行数据输入。
数据控制单元236耦合于可编程接口引擎235以及数据输入寄存单元231和数据输出寄存单元233。在本实施例中，数据控制单元236被配置为接收可编程接口引擎235(此时，可编程接口引擎235转换为特制化接口引擎)的数据输入控制指令以控制数据输入寄存单元231通过耦合的输入/输出接口21进行数据输入，或者，接收可编程接口引擎235(此时，可编程接口引擎235转换为特制化接口引擎)的数据输出控制指令以控制数据输出寄存单元233通过耦合的输入/输出接口21进行数据输出。
在本实施例中，接口管理控制器23中的可编程接口引擎235根据主处理器20的数据输出请求而访问存储单元234并从存储单元234获取与所述数据输出请求对应的接口编程信息，执行所述接口编程信息中的接口协议代码而转换为特制化接口引擎，通过向数据控制单元236输出数据输出控制指令来控制数据输出寄存单元233及输入/输出接口21输出对应所述数据输出请求中的数据，接口管理控制器23中的可编程接口引擎235还根据触发逻辑单元232产生的数据触发信息(该数据触发信息即表示存在有外部数据输入请求)而访问存储单元234并从存储单元234获取与所述数据输入请求对应的接口编程信息，执行所述接口编程信息中的接口协议代码，从而编程化为匹配于所述接口协议的特制化接口引擎，通过向数据控制单元236输出数据输入控制指令来控制数据数据输入寄存单元231及输入/输出接口21进行数据输入。
以下针对本申请微控制装置在实际应用中的实例进行详细说明。
实例一：UART接口
UART是异步串口通信协议的一种，用于异步通信。在UART接口协议中，PinTX为用于向外发送数据，PinRX为用于从外部接收数据，利用PinTX和PinRX以固定的传输速率进行数据传输。在数据发送模式下，可编程接口引擎从主处理器获取数据输出请求，根据所述数据输出请求而访问存储单元并从存储单元获取与所述数据输出请求对应的UART TX代码，执行UART TX代码，从而编程化为匹配于所述UART接口协议的UART引擎，该UART引擎就会同时生成状态信息(例如起始位、数据位、以及停止位等)。数据控制单元就利用这些状态信息去驱动数据输出寄存单元及输入/输出接口，利用PinTX进行数据输出。在数据接收模式下，由数据输入寄存单元锁存通过输入/输出接口利用PinRX接收的数据，触发逻辑单元侦测到对应的输入/输出接口的数据接收动作后就输出一数据触发信息至可编程接口引擎，可编程接口引擎根据所述数据触发信息而访问存储单元并从存储单元获取与所述数据输入请求对应的UART RX代码，执行UART RX代码，从而编程化为匹配于所述UART接口协议的UART引擎，该UART引擎就会同时生成状态信息(例如起始位、数据位、以及停止位等)。数据控制单元就利用这些状态信息去控制处理数据输入寄存单元通过耦合的输入/输出接口而利用PinRX输入数据，并将这些数据传输给主处理器。
由于输入/输出***中可编程接口引擎的是直接耦合于数据输入寄存单元和数据输出寄存单元，省去了接口复用器或交叉开关矩阵结构，且可编程接口引擎时刻监测着数据输入寄存单元(耦合于各个输入/输出接口)和数据输出寄存单元(耦合于各个输入/输出接口)，能同时应对多数据传输动作。
实例二：I2C接口
I2C是由PHILIPS公司开发的多主多从式的串行总线，用于连接微控制器及其***设备。I2C总线采用串行数据线(SDA，Serial Data)加串行时钟线(SCL，Serial Clock)来完成数据的传输及***器件的扩展。在本实例二中，假定输入/输出***为一主I2C且它将驱动串行时钟。
在数据发送模式下，当主处理器需要发送数据时，可编程接口引擎得到来自主处理器的数据输出请求，根据所述数据输出请求而访问存储单元并从存储单元获取与所述数据输出请求对应的I2C代码，执行I2C代码，从而编程化为匹配于所述I2C接口协议的I2C引擎，该I2C引擎就会同时生成状态信息(例如：起始状态、地址状态、数据状态等)。数据控制单元根据这些状态信息来驱动数据输出寄存单元进行数据输出并同时监测数据输入寄存单元。
在数据接收模式下，触发逻辑单元监测数据输入寄存单元，并在侦测到对应的输入/输出接口接收到来自I2C总线的数据接收动作后就输出一数据触发信息至可编程接口引擎，可编程接口引擎根据所述数据触发信息而访问存储单元并从存储单元获取与所述数据输入请求对应的I2C代码，执行I2C代码，从而编程化为匹配于所述I2C接口协议的I2C引擎，该I2C引擎就会同时生成对应于I2C接口协议的状态信息。数据控制单元根据这些状态信息来处理通过数据输入寄存单元的输入数据并将这些数据传输至主处理器。
由于输入/输出***中可编程接口引擎的是直接耦合于数据输入寄存单元和数据输出寄存单元，省去了接口复用器或交叉开关矩阵结构，且可编程接口引擎时刻监测着数据输入寄存单元(耦合于各个输入/输出接口)和数据输出寄存单元(耦合于各个输入/输出接口)，能同时应对多数据传输动作。
如上所述，本申请的微控制装置及应用于微控制装置的输入/输出***，该输入/输出***为可变式输入/输出***，具有输入/输出接口和接口管理控制器，该接口管理控制器耦合于主处理器和输入/输出接口，能根据实际应用中的数据输入/输出请求中的接口协议而转换为特制化接口控制器，从而完成相应的数据输入/输出。
相对于现有技术，本申请微控制装置及应用于微控制装置的输入/输出***省去了接口复用器或交叉开关矩阵结构，简化输入输出接口设计，同时，输入/输出***能根据当前的数据输入/输出请求中的数据传输特性而作自适应的匹配，在微控制装置在被制作之后输入/输出***仍能进行编程，增加了其可变性、灵活性及可扩展性。
同时，由于输入/输出***为可变式输入/输出***，无需用户掌握各个输入/输出接口的确切定义(输入/输出接口的定义是变化的)，降低了用户的使用门槛且更有利于用户使用。另外，如前所述，输入/输出***省去了接口复用器或交叉开关矩阵结构，且更为主要的是，由于输入/输出***中的接口管理控制器是软件化的(它可通过执行写入的接口协议代码而编程化为特制化接口控制器)，无需如现有技术需在制作时设计数量不一功能不同的多个接口功能模块的电路硬件，节省了芯片面积及功耗。
上述实施例仅例示性说明本申请的原理及其功效，而非用于限制本申请。任何熟悉此技术的人士皆可在不违背本申请的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本申请所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本申请的权利要求所涵盖。

Claims (10)

1.一种应用于芯片级的微控制装置的输入/输出***，所述芯片级的微控制装置包括主处理器，其特征在于，所述输入/输出***包括：
输入/输出接口；以及
接口管理控制器；
其中，所述接口管理控制器包括：
数据输入寄存单元，耦合于所述输入/输出接口，被配置为存储所述输入/输出接口的数据输入信息；
数据输出寄存单元，耦合于所述输入/输出接口，被配置为存储所述输入/输出接口的数据输出信息；
可编程接口引擎，耦合于所述主处理器、所述数据输入寄存单元、以及所述数据输出寄存单元；
数据控制单元，耦合于所述可编程接口引擎以及所述数据输入寄存单元和所述数据输出寄存单元；
其中，所述可编程接口引擎被配置为根据所述主处理器发起的预定接口协议下的数据输出请求，获取与所述数据输出请求对应的接口编程信息中的接口协议代码，执行与所述数据输出请求对应的接口编程信息中的接口协议代码而编程化为特制化接口引擎，以使所述特制化接口引擎生成状态信息，以使所述数据控制单元利用所述状态信息驱动所述数据输出寄存单元及输入/输出接口进行数据输出；或者，所述可编程接口引擎被配置为根据经由所述输入寄存单元的外部数据输入请求，获取与所述外部数据输入请求对应的接口编程信息中的接口协议代码，执行与所述外部数据输入请求对应的接口编程信息中的接口协议代码而编程化为特制化接口引擎，以使所述特制化接口引擎生成状态信息，使所述数据控制单元就利用所述状态信息去控制所述数据输入寄存单元通过耦合的输入/输出接口传输给所述主处理器；
所述数据控制单元被配置为接收所述可编程接口引擎的数据输入控制指令以控制所述数据输入寄存单元通过耦合的所述输入/输出接口进行数据输入；或者，所述数据控制单元被配置为接收所述可编程接口引擎的数据输出控制指令以控制所述数据输出寄存单元通过耦合的所述输入/输出接口进行数据输出。
2.根据权利要求1所述的输入/输出***，其特征在于，所述接口管理控制器还包括：
触发逻辑单元，位于所述数据输入寄存单元和所述可编程接口引擎之间且耦合于所述数据输入寄存单元和所述可编程接口引擎；所述触发逻辑单元被配置为通过所述数据输入寄存单元来侦测与所述数据输入寄存单元耦合的所述输入/输出接口的数据接收动作，并在侦测到所述输入/输出接口存在数据接收动作时输出一数据触发信息至所述可编程接口引擎。
3.根据权利要求1所述的输入/输出***，其特征在于，所述接口管理控制器还包括：
存储单元，耦合于所述可编程接口引擎，被配置为存储有接口编程信息。
4.根据权利要求3所述的输入/输出***，其特征在于，所述存储单元为电可擦除可编程只读存储器或闪存。
5.根据权利要求1所述的输入/输出***，其特征在于，所述可编程接口引擎为可编程逻辑芯片、嵌入式控制芯片或定制芯片。
6.一种芯片级的微控制装置，其特征在于，包括：
主处理器；以及
输入/输出***，包括输入/输出接口和接口管理控制器；
其中，所述接口管理控制器包括：
数据输入寄存单元，耦合于所述输入/输出接口，被配置为存储所述输入/输出接口的数据输入信息；
数据输出寄存单元，耦合于所述输入/输出接口，被配置为存储所述输入/输出接口的数据输出信息；
可编程接口引擎，耦合于所述主处理器、所述数据输入寄存单元、以及所述数据输出寄存单元；
数据控制单元，耦合于所述可编程接口引擎以及所述数据输入寄存单元和所述数据输出寄存单元；
所述可编程接口引擎被配置为根据所述主处理器发起的预定接口协议下的数据输出请求，获取与所述数据输出请求对应的接口编程信息中的接口协议代码，执行与所述数据输出请求对应的接口编程信息中的接口协议代码而编程化为特制化接口引擎，以使所述特制化接口引擎生成状态信息，以使所述数据控制单元利用所述状态信息驱动所述数据输出寄存单元及输入/输出接口进行数据输出；或者，所述可编程接口引擎被配置为根据经由所述输入寄存单元的外部数据输入请求，获取与所述外部数据输入请求对应的接口编程信息中的接口协议代码，执行与所述外部数据输入请求对应的接口编程信息中的接口协议代码而编程化为特制化接口引擎，以使所述特制化接口引擎生成状态信息，使所述数据控制单元就利用所述状态信息去控制所述数据输入寄存单元通过耦合的输入/输出接口传输给所述主处理器；
所述数据控制单元被配置为接收所述可编程接口引擎的数据输入控制指令以控制所述数据输入寄存单元通过耦合的所述输入/输出接口进行数据输入；或者，所述数据控制单元被配置为接收所述可编程接口引擎的数据输出控制指令以控制所述数据输出寄存单元通过耦合的所述输入/输出接口进行数据输出。
7.根据权利要求6所述的芯片级的微控制装置，其特征在于，所述接口管理控制器还包括：
触发逻辑单元，位于所述数据输入寄存单元和所述可编程接口引擎之间且耦合于所述数据输入寄存单元和所述可编程接口引擎；所述触发逻辑单元被配置为通过所述数据输入寄存单元来侦测与所述数据输入寄存单元耦合的所述输入/输出接口的数据接收动作，并在侦测到所述输入/输出接口存在数据接收动作时输出一数据触发信息至所述可编程接口引擎。
8.根据权利要求6所述的芯片级的微控制装置，其特征在于，所述接口管理控制器还包括：
存储单元，耦合于所述可编程接口引擎，被配置为存储有接口编程信息。
9.根据权利要求8所述的芯片级的微控制装置，其特征在于，所述存储单元为电可擦除可编程只读存储器或闪存。
10.根据权利要求6所述的芯片级的微控制装置，其特征在于，所述可编程接口引擎为可编程逻辑芯片、嵌入式控制芯片或定制芯片。
CN201610851985.8A 2016-09-26 2016-09-26 微控制装置及应用于微控制装置的输入/输出*** Active CN106354683B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610851985.8A CN106354683B (zh) 2016-09-26 2016-09-26 微控制装置及应用于微控制装置的输入/输出***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610851985.8A CN106354683B (zh) 2016-09-26 2016-09-26 微控制装置及应用于微控制装置的输入/输出***

Publications (2)

Publication Number Publication Date
CN106354683A CN106354683A (zh) 2017-01-25
CN106354683B true CN106354683B (zh) 2022-01-18

Family

ID=57859923

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610851985.8A Active CN106354683B (zh) 2016-09-26 2016-09-26 微控制装置及应用于微控制装置的输入/输出***

Country Status (1)

Country Link
CN (1) CN106354683B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112631976A (zh) * 2020-12-16 2021-04-09 中国电子科技集团公司第五十八研究所 一种可配置硬件ip电路结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101105692A (zh) * 2007-05-29 2008-01-16 深圳市合信自动化技术有限公司 可编程逻辑控制器及其通信接口装置及数据发送方法
CN103226537A (zh) * 2013-05-09 2013-07-31 上海斐讯数据通信技术有限公司 一种实现手机硬件接口的可编程逻辑器件
CN104252435A (zh) * 2014-08-29 2014-12-31 北京航天自动控制研究所 基于动态可重构fpga的可变结构智能接口及其配置方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101599053B (zh) * 2008-06-05 2011-05-25 联想(北京)有限公司 支持多种传输协议的串行接口控制器及控制方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101105692A (zh) * 2007-05-29 2008-01-16 深圳市合信自动化技术有限公司 可编程逻辑控制器及其通信接口装置及数据发送方法
CN103226537A (zh) * 2013-05-09 2013-07-31 上海斐讯数据通信技术有限公司 一种实现手机硬件接口的可编程逻辑器件
CN104252435A (zh) * 2014-08-29 2014-12-31 北京航天自动控制研究所 基于动态可重构fpga的可变结构智能接口及其配置方法

Also Published As

Publication number Publication date
CN106354683A (zh) 2017-01-25

Similar Documents

Publication Publication Date Title
TWI733752B (zh) 用於旁波帶通訊之系統及方法、以及實體非暫時性計算機可讀媒體
US10140242B2 (en) General purpose input/output (GPIO) signal bridging with I3C bus interfaces and virtualization in a multi-node network
US10007628B2 (en) Dynamically adjustable multi-line bus shared by multi-protocol devices
KR101790900B1 (ko) 카메라 제어 인터페이스 확장 버스
TWI614608B (zh) 用於觸控感測器資訊的通訊之設備、系統及方法
CN112639756B (zh) 混合模式射频前端接口
CN108763140B (zh) 一种双向通信的方法、***及终端设备
US20060106962A1 (en) USB On-The-Go implementation
TW201907314A (zh) 用於虛擬通用輸入/輸出有限狀態機器之硬體事件優先感測可程式化傳輸等待窗
JP2017514238A (ja) センサーグローバルバス
US11256651B2 (en) Multiple master, multi-slave serial peripheral interface
EP3387542B1 (en) Enhanced serial peripheral interface with hardware flow-control
TW202014904A (zh) Ｉ３ｃ上的低等待時間虛擬通用輸入／輸出
US20180260357A1 (en) I2c clock stretch over i3c bus
CN112765082B (zh) 多主机仲裁方法、装置和可读存储介质
CN104834620A (zh) 串行外设接口spi总线电路、实现方法以及电子设备
US10733121B2 (en) Latency optimized I3C virtual GPIO with configurable operating mode and device skip
US7549009B2 (en) High-speed PCI interface system and a reset method thereof
US10402365B2 (en) Data lane validation procedure for multilane protocols
CN102445981B (zh) 数据传输***以及数据传输方法
CN106354683B (zh) 微控制装置及应用于微控制装置的输入/输出***
KR101883522B1 (ko) 듀얼 mcu에서 마스터 mcu 및 슬레이브 mcu 전환 방법 및 장치
CN112256615A (zh) Usb转换接口装置
EP3475836A1 (en) Accelerated i3c master stop
CN117222994A (zh) 使用共享时钟和专用数据线的i2c总线架构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant