CN106354424A - 存储器控制器 - Google Patents
存储器控制器 Download PDFInfo
- Publication number
- CN106354424A CN106354424A CN201610164132.7A CN201610164132A CN106354424A CN 106354424 A CN106354424 A CN 106354424A CN 201610164132 A CN201610164132 A CN 201610164132A CN 106354424 A CN106354424 A CN 106354424A
- Authority
- CN
- China
- Prior art keywords
- write
- memory device
- storage area
- memory
- write performance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/0644—Management of space entities, e.g. partitions, extents, pools
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0653—Monitoring storage devices or systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0688—Non-volatile semiconductor memory arrays
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
Abstract
一种存储器控制器包括:写入性能储存电路,适用于储存存储器件的物理存储区的写入性能指标;写入计数电路,适用于对针对存储器件的逻辑存储区的写入操作请求的数量进行计数;以及映射电路,适用于将写入操作请求的数量可能相对大的逻辑存储区映射至具有较好写入性能指标的物理存储区。
Description
相关申请的交叉引用
本申请要求2015年7月15日提交的申请号为10-2015-0100275的韩国专利申请的优先权,其通过引用整体合并于此。
技术领域
本发明的各种实施例涉及一种存储器件、存储器控制器、包括其的存储***及其操作方法。
背景技术
存储器件需要高速地操作。在存储器件的规格中通常可以包括写入恢复时间(tWR)。写入恢复时间表示从写入操作可以被执行且数据可以被储存在存储器件的存储单元中时至储存的数据不受预充电操作的影响时的时间段。即,写入恢复时间表示从写入命令可以被施加时开始的用来将数据正常地储存在存储器件的存储单元中所需的最小时间段。在从写入命令被施加时开始经过了多于写入恢复时间的时间之后,存储器控制器应当将预充电命令施加至存储器件。因此,写入恢复时间越短,就可以越早地对存储单元预充电以用于另一操作,进而导致改善的速度和性能。
由于存储器制造工艺越来越微型化,因此存储器件中形成的接触电阻可以增大,进而导致写入恢复时间增大。此外,对于存储器件的不同区域,写入恢复时间可以因工艺变化等而变化。因此,为了改善性能,可以期望防止存储器件的写入恢复时间增大和/或在存储器件的不同区域之间改变。
发明内容
各种实施例针对一种存储***,该存储***可以改善其写入操作性能。
在一个实施例中,一种存储器控制器可以包括:写入性能储存电路,适用于储存存储器件的一个或更多个物理存储区的写入性能指标;写入计数电路,适用于对针对存储器件的一个或更多个逻辑存储区的写入操作请求的数量进行计数;以及映射电路,适用于将写入操作请求的数量相对大的逻辑存储区映射至具有相对较好写入性能指标的物理存储区。
可以更新映射电路的映射信息,存储器控制器可以根据更新的映射来控制对存储器的这些物理区中储存的数据进行迁移。
可以定期地更新映射电路的映射。
写入性能指标可以包括写入恢复时间(tWR),以及存储器控制器可以区别地将写入恢复时间调节(regulation)施加给存储器的这些物理区。
存储器的这些物理区可以包括存储体。
写入性能储存电路可以从存储器接收这些物理区的写入性能指标,以及储存写入性能指标。
在本发明的一个实施例中,一种存储***可以包括:存储器件,包括一个或更多个物理存储区;以及存储器控制器,适用于控制存储器件;该存储器控制器包括:写入性能储存电路,适用于储存物理存储区的写入性能指标;写入计数电路,适用于对针对存储器件的逻辑存储区的写入操作请求的数量进行计数;以及映射电路,适用于将写入操作请求数量大的逻辑存储区映射至具有较好写入性能指标的物理存储区。
在本发明的一个实施例中,一种存储器控制器的操作方法可以包括:对针对存储器件的逻辑存储区的写入操作请求的数量进行计数;将写入操作请求数量大的逻辑存储区映射至存储器件的物理存储区之中的具有较好写入性能指标的物理存储区;以及控制存储器件,使得基于映射信息而对存储器件的物理存储区中储存的数据进行迁移。
可以定期地执行映射的步骤和控制存储器的步骤。
存储器控制器的操作方法还可以包括:从存储器接收这些物理区的写入性能指标,以及储存写入性能指标。
写入性能指标可以包括写入恢复时间(tWR),以及存储器的这些物理区可以包括存储体。
附图说明
图1是图示根据本发明的一个实施例的存储***的示图。
图2是图示根据本发明的一个实施例的根据存储器件的物理存储区的写入性能指标的表格,该写入性能指标可以被储存在图1中所示的写入性能储存电路中。
图3是图示根据本发明的一个实施例的针对逻辑存储区的写入请求数量的表格,所述写入请求数量由图1中所示的写入计数电路来计数。
图4是图示图1中所示的根据本发明的一个实施例的图1中所示的映射电路的初始映射信息的表格。
图5是图示根据本发明的一个实施例的在映射电路的映射可以被更新之后的映射信息的表格。
图6是描述根据本发明的一个实施例的图1中所示的存储***的操作的流程图。
具体实施方式
在下文中将参照附图来更详细地描述各种实施例。然而,本发明可以以不同的形式来实施,而不应当被解释为局限于本文中所阐述的实施例。相反地,这些实施例被提供使得本公开将是彻底和完整的。贯穿本公开,相同的附图标记在本发明的各种附图和实施例中指代相同的部分。
附图不一定按比例,在一些情况下,可以已夸大了比例以清楚地示出实施例的特征。还可以注意到,在此说明书中,“连接/耦接”不仅指一个组件直接耦接另一组件,还指其经由中间组件而间接耦接另一组件。
图1是图示根据本发明的一个实施例的存储***100的示图。
现在参见图1,存储***100可以包括存储器控制器110和存储器件130。在图1中,存储***100可以与主机通信。
存储器件130可以在存储器控制器110的控制下执行读取操作和写入操作。存储器件130可以包括储存数据的多个物理存储区BANK0至BANK7。物理存储区BANK0至BANK7可以是存储体。存储器件130可以包括储存用于操作存储器件130的信息的电路131。电路131可以被称作SPD(串行存在检测,Serial Presence Detect)。关于各种参数的信息(诸如关于存储器件130的容量的信息)可以被储存在SPD 131中,且可以被提供给存储器控制器110。SPD 131可以储存存储器件130的物理存储区BANK0至BANK7的写入性能指标。写入性能指标可以是写入恢复时间(tWR)或者包括写入恢复时间(tWR)。在存储器件130的制造过程中,可以通过存储器制造商来执行针对存储器件130的各种类型的性能的测试。在此过程中,针对存储器件130的物理存储区BANK0至BANK7的写入恢复时间(tWR)可以被测量并且被储存在SPD 131中。可选地,可以通过由存储器控制器110控制的测试操作来测试针对存储器件130的物理存储区BANK0至BANK7的写入性能,从而针对物理存储区BANK0至BANK7的写入恢复时间(tWR)也可以被测量并且被储存在SPD 131中。图1中示出的存储器件130也可以包括一个存储芯片或包括多个存储芯片的存储模块(例如,DIMM)。
存储器控制器110可以根据来自主机HOST的请求而控制存储器件130的操作。存储器控制器110可以包括主机接口电路111、数据缓冲器电路112、调度器电路113、命令发生电路114、存储器接口电路115、写入性能储存电路116、周期计数电路117、写入计数电路118和映射电路119。
主机接口电路111可以提供存储器控制器110与主机之间的接口。经由主机接口电路111,可以从主机接收主机的请求,以及通过主机的请求的处理结果可以被传送至主机。
数据缓冲器电路112可以暂时储存要被写入至存储器件130的数据以及从存储器件130读取的数据。
调度器电路113可以从主机接收到的请求来确定要指示给存储器件130的请求的次序。调度器电路113可以允许已经从主机接收到的请求的次序与被指示给存储器件130的操作的次序彼此不同,以改善存储***100的性能。例如,即使主机请求存储器件130的读取操作然后请求写入操作,调度器电路113也可以调节次序使得可以在读取操作之前执行存储器件130的写入操作。
命令发生电路114可以根据由调度器电路113决定的操作次序来产生要施加给存储器件130的命令。
存储器接口电路115可以提供存储器控制器110与存储器件130之间的接口。经由存储器接口电路115,可以将命令和地址从存储器控制器110传输至存储器件130,以及可以在存储器控制器110与存储器件130之间交换数据。此外,经由存储器接口电路115,可以将存储器件130的SPD 131中储存的信息传输至存储器控制器110。存储器接口电路115也可以被称作PHY接口。
写入性能储存电路116可以储存针对存储器件130的物理存储区BANK0至BANK7的写入性能指标(例如,tWR)。写入性能储存电路116可以从存储器件130的SPD 131接收针对物理存储区BANK0至BANK7的写入性能指标,以及储存接收到的写入性能指标。此外,也可以将针对存储器的物理存储区BANK0至BANK7的写入性能指标(其已经通过由存储器控制器110执行的针对存储器件130的测试操作来测量)储存在写入性能储存电路116中。图2图示根据本发明的一个实施例的根据存储器件的物理存储区的写入性能指标,这些写入性能指标可以被储存在写入性能储存电路116中。
周期计数电路117可以决定映射电路119的更新周期。周期计数电路117可以对周期波(例如,时钟)的激活次数计数,以及每当计数达到预定值时可以将映射更新时间通知给映射电路119。
写入计数电路118可以对从主机接收到的针对存储器件的逻辑存储区(例如,逻辑存储体)的写入操作请求的数量计数。逻辑存储区也可以通过映射电路119来与物理存储区BANK0至BANK7进行映射。图3图示了已经由写入计数电路118计数了的针对每个逻辑存储区LOGICAL_BANK0至LOGICAL_BANK7的写入操作请求的数量。在逻辑存储区LOGICAL_BANK0至LOGICAL_BANK7之中,可以将写入操作请求的数量大的区域估算为这样的区域:对于所述区域可以预期写入操作请求之后是大的。如果写入操作请求超过预定义值,则可以认为写入操作请求对于存储体来说是大的。
映射电路119可以将基于主机的逻辑存储区LOGICAL_BANK0至LOGICAL_BANK7与基于存储器件的物理存储区BANK0至BANK7进行映射。可以在从周期计数电路117通知的更新时间时更新映射电路119的映射信息。映射电路119可以将逻辑存储区LOGICAL_BANK0至LOGICAL_BANK7之中的写入操作请求数量可能大的区域映射为物理存储区BANK0至BANK7之中的具有较好写入性能指标的区域。
图4示出根据本发明的一个实施例的图1中所示的映射电路119的初始映射信息。参见图4,逻辑存储区LOGICAL_BANK0至LOGICAL_BANK7被映射至具有相同编号的物理存储区BANK0至BANK7。图5示出更新映射电路119之后的更新映射信息。参见图5,逻辑存储区LOGICAL_BANK0至LOGICAL_BANK7之中的写入操作请求数量大的逻辑存储区可以被映射至物理存储区BANK0至BANK7之中的具有较好写入性能指标的物理存储区(即,具有较小tWR的区域)。
当逻辑存储区LOGICAL_BANK0至LOGICAL_BANK7与物理存储区BANK0至BANK7如图5中所示那样彼此映射时,由于在具有较好写入性能指标的区域(例如,BANK3)中执行大量的写入操作,而在具有较差写入性能指标的区域(例如,BANK5)中执行少量的写入操作,因此可以确保存储器件130的稳定操作。此外,存储器控制器110可以为各个物理存储区BANK0至BANK7区别地分配写入恢复时间(tWR),由此使得性能改善成为可能。例如,存储器控制器110可以将写入命令施加至物理存储区BANK3,然后在经过仅5ns之后施加预充电命令,由此执行后续操作。此外,存储器控制器110可以将写入命令施加至物理存储区BANK5,然后在经过30ns之后施加预充电命令。
图6提供了根据本发明的一个实施例的用于描述图1中所示的存储***100的操作的流程图。
参见图6,在步骤S601处,存储器控制器110可以从存储器件130接收物理存储区BANK0至BANK7的写入性能指标,以及将写入性能指标储存在写入性能储存电路116中。在步骤S603处,存储器控制器110的写入计数电路118可以对主机的逻辑存储区LOGICAL_BANK0至LOGICAL_BANK7的写入请求的数量计数。
在步骤S605处,可以通过周期计数电路117来判断是否可以更新映射电路119(即,是否已经到达映射电路119的更新时间点),以及当未到达该更新时间点时,可以再次执行步骤S603。当已经到达该更新时间点时,在步骤S607处可以更新映射电路119的映射信息。可以按照以下的方式来执行对映射电路119的映射更新:可以将逻辑存储区LOGICAL_BANK0至LOGICAL_BANK7之中的写入操作请求数量可能大或相对大的区域映射为物理存储区BANK0至BANK7之中的具有较好写入性能指标的区域。如果操作请求的数量高于所选逻辑区组的中间值,则该操作请求的数量可以相对大。如果操作请求的数量高于所选逻辑区组的平均值,则该操作请求的数量可以相对大。在一个实施例中,可以选择具有最高操作请求数量的逻辑区,并将其与具有相对小写入性能指标的物理存储区或者与具有最小写入性能指标的物理存储区进行映射。
虽然已经出于说明的目的描述了各种实施例,但对于本领域技术人员而言明显的是,在不脱离由所附权利要求限定的本发明的精神和范围的情况下,可以作出各种改变和修改。
Claims (19)
1.一种存储器控制器,包括:
写入性能储存电路,适用于储存存储器件的一个或更多个物理存储区的写入性能指标;
写入计数电路,适用于对针对存储器件的一个或更多个逻辑存储区的写入操作请求的数量进行计数;以及
映射电路,适用于将写入操作请求数量相对大的逻辑存储区映射至具有相对较好写入性能指标的物理存储区。
2.如权利要求1所述的存储器控制器,其中,更新映射电路的映射信息,以及存储器控制器根据更新的映射信息来控制对存储器件的这些物理存储区中储存的数据进行迁移。
3.如权利要求1所述的存储器控制器,其中,定期地更新映射电路的映射信息。
4.如权利要求1所述的存储器控制器,其中,写入性能指标包括写入恢复时间tWR。
5.如权利要求4所述的存储器控制器,其中,存储器控制器为存储器件的各个物理存储区区别地分配写入恢复时间。
6.如权利要求1所述的存储器控制器,其中,存储器件的所述一个或更多个物理存储区包括存储体。
7.如权利要求1所述的存储器控制器,其中,写入性能储存电路从存储器件接收针对各个物理存储区的写入性能指标,以用于将所述写入性能指标储存在其中。
8.一种存储***,包括:
存储器件,包括一个或更多个物理存储区;以及
存储器控制器,适用于控制存储器件;所述存储器控制器包括:写入性能储存电路,适用于储存这些物理存储区的写入性能指标;
写入计数电路,适用于对针对存储器件的逻辑存储区的写入操作请求的数量进行计数;以及
映射电路,适用于将写入操作请求的数量大的逻辑存储区映射至具有较好写入性能指标的物理存储区。
9.如权利要求8所述的存储***,其中,当更新映射电路的映射信息时,存储器控制器根据改变的映射信息来控制对存储器件的这些物理存储区中储存的数据进行迁移。
10.如权利要求8所述的存储***,其中,定期地更新映射电路。
11.如权利要求8所述的存储***,其中,写入性能指标包括写入恢复时间tWR。
12.如权利要求11所述的存储***,其中,存储器控制器为存储器件的各个物理存储区区别地分配写入恢复时间。
13.如权利要求8所述的存储***,其中,存储器件的这些物理存储区包括存储体。
14.如权利要求8所述的存储***,其中,写入性能储存电路从存储器件接收针对各个物理存储区的写入性能指标,以将所述写入性能指标储存在其中。
15.一种存储器控制器的操作方法,包括:
对针对存储器件的逻辑存储区的写入操作请求的数量进行计数;
将写入操作请求数量大的逻辑存储区映射至存储器件的物理存储区之中的具有较好写入性能指标的物理存储区;以及
基于映射信息来控制存储器件,使得对存储器件的物理存储区中储存的数据进行迁移。
16.如权利要求15所述的操作方法,其中,定期地执行映射逻辑存储区的步骤和控制存储器件的步骤。
17.如权利要求15所述的操作方法,还包括:
从存储器件接收针对各个物理存储区的写入性能指标以储存所述写入性能指标。
18.如权利要求15所述的操作方法,其中,写入性能指标包括写入恢复时间tWR。
19.如权利要求15所述的操作方法,其中,存储器件的这些物理存储区包括存储体。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020150100275A KR20170009000A (ko) | 2015-07-15 | 2015-07-15 | 메모리 콘트롤러, 이를 포함하는 메모리 시스템 및 메모리 콘트롤러의 동작 방법 |
KR10-2015-0100275 | 2015-07-15 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN106354424A true CN106354424A (zh) | 2017-01-25 |
Family
ID=57774989
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610164132.7A Pending CN106354424A (zh) | 2015-07-15 | 2016-03-21 | 存储器控制器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20170017410A1 (zh) |
KR (1) | KR20170009000A (zh) |
CN (1) | CN106354424A (zh) |
TW (1) | TW201702859A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108417232A (zh) * | 2017-02-09 | 2018-08-17 | 爱思开海力士有限公司 | 数据存储装置及其操作方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200114149A (ko) | 2019-03-27 | 2020-10-07 | 에스케이하이닉스 주식회사 | 메모리 컨트롤러 및 그 동작 방법 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101498673B1 (ko) * | 2007-08-14 | 2015-03-09 | 삼성전자주식회사 | 반도체 드라이브, 그것의 데이터 저장 방법, 그리고 그것을포함한 컴퓨팅 시스템 |
US8452917B2 (en) * | 2008-09-15 | 2013-05-28 | Diablo Technologies Inc. | Load reduction dual in-line memory module (LRDIMM) and method for programming the same |
US8819379B2 (en) * | 2011-11-15 | 2014-08-26 | Memory Technologies Llc | Allocating memory based on performance ranking |
-
2015
- 2015-07-15 KR KR1020150100275A patent/KR20170009000A/ko unknown
- 2015-12-28 US US14/981,387 patent/US20170017410A1/en not_active Abandoned
-
2016
- 2016-01-05 TW TW105100208A patent/TW201702859A/zh unknown
- 2016-03-21 CN CN201610164132.7A patent/CN106354424A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108417232A (zh) * | 2017-02-09 | 2018-08-17 | 爱思开海力士有限公司 | 数据存储装置及其操作方法 |
CN108417232B (zh) * | 2017-02-09 | 2021-12-07 | 爱思开海力士有限公司 | 数据存储装置及其操作方法 |
Also Published As
Publication number | Publication date |
---|---|
US20170017410A1 (en) | 2017-01-19 |
TW201702859A (zh) | 2017-01-16 |
KR20170009000A (ko) | 2017-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10268407B1 (en) | Method and apparatus for specifying read voltage offsets for a read command | |
US10108347B2 (en) | Measuring performance of data storage systems | |
CN110322910A (zh) | 基于自适应校准的存储器预设调节 | |
US20130329491A1 (en) | Hybrid Memory Module | |
KR20210076143A (ko) | 비순차적 구역 네임스페이스들 | |
CN109313620A (zh) | 存储器协议 | |
CN104050097A (zh) | 在具有不同的最小可寻址数据单元大小的非易失性存储器单元之间进行选择 | |
CN103136136A (zh) | 用于闪存存储介质执行数据传输的方法和*** | |
CN106598480A (zh) | 具有接口控制机制的电子***及其操作方法 | |
US10725933B2 (en) | Method and apparatus for redirecting memory access commands sent to unusable memory partitions | |
CN105808455A (zh) | 访问内存的方法、存储级内存及计算机*** | |
CN108735253A (zh) | 非易失性存储器存储*** | |
CN109815160A (zh) | 最后写入页搜索 | |
CN112817878B (zh) | 操作具有动态可变属性的存储器的***和方法 | |
CN110415752A (zh) | 用于控制刷新操作的存储器控制器及包括其的存储*** | |
CN108630282A (zh) | 裸芯上信号校准 | |
EP3138009B1 (en) | Variable width error correction | |
EP3901775A1 (en) | Technologies for media management in column-addressable memory media systems | |
US9852065B1 (en) | Method and apparatus for reducing data program completion overhead in NAND flash | |
CN115398384A (zh) | 进行存储器***后台操作 | |
CN106354424A (zh) | 存储器控制器 | |
CN110727399B (zh) | 存储阵列管理方法及装置 | |
CN106504795A (zh) | 存储器件及其操作方法 | |
CN106662998A (zh) | 事务冲突检测方法、装置及计算机*** | |
CN103871469B (zh) | 非易失性存储装置、操作方法和具有其的数据处理*** |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20170125 |
|
WD01 | Invention patent application deemed withdrawn after publication |