CN106339338A - 一种可提高***性能的数据传输方法及装置 - Google Patents

一种可提高***性能的数据传输方法及装置 Download PDF

Info

Publication number
CN106339338A
CN106339338A CN201610780787.7A CN201610780787A CN106339338A CN 106339338 A CN106339338 A CN 106339338A CN 201610780787 A CN201610780787 A CN 201610780787A CN 106339338 A CN106339338 A CN 106339338A
Authority
CN
China
Prior art keywords
memory headroom
dma
pointer
data
management module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610780787.7A
Other languages
English (en)
Other versions
CN106339338B (zh
Inventor
张楠
肖佐楠
郑茳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TIANJIN TIANXIN TECHNOLOGY CO LTD
Original Assignee
TIANJIN TIANXIN TECHNOLOGY CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TIANJIN TIANXIN TECHNOLOGY CO LTD filed Critical TIANJIN TIANXIN TECHNOLOGY CO LTD
Priority to CN201610780787.7A priority Critical patent/CN106339338B/zh
Publication of CN106339338A publication Critical patent/CN106339338A/zh
Application granted granted Critical
Publication of CN106339338B publication Critical patent/CN106339338B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G06F13/287—Multiplexed DMA
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/32—Handling requests for interconnection or transfer for access to input/output bus using combination of interrupt and burst mode transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G06F9/30043—LOAD or STORE instructions; Clear instruction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • G06F9/355—Indexed addressing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)

Abstract

本发明提供了一种可提高***性能的数据传输方法，当起点DMA模块有数据要传输时，与内存空间管理模块交互完成内存空间的申请，起点DMA将数据搬移到内存相应的空间后，将此次数据搬移的信息上传CPU，由CPU通知终点DMA将数据搬走，终点DMA从内存中将相应的数据搬走后，通过内存空间管理模块释放相应内存空间，完成一次完整数据搬移，在此期间，CPU只负责最关键的数据传输方向的处理，极大减轻了CPU负担，提高了***运行效率。

Description

一种可提高***性能的数据传输方法及装置
技术领域
本发明属于SOC片内数据通路交换传输领域，尤其是涉及一种可提高***性能的数据传输方法及装置。
背景技术
根据摩尔定律的表述，随着深亚微米制造技术的发展，集成电路已深入片上***时代。在片上***时代，一颗芯片所实现的功能越来越复杂，数据交换也越来越多。初时，片内数据交换需要CPU来完成，在此期间，CPU无法响应其他任务，这势必大量占用CPU资源并降低***性能。
随着技术的发展，DMA技术出现。此时，端口数据可以利用DMA模块直接搬移到内存中暂存，并利用DMA模块从内存搬移到其他端口。在此期间，CPU只需要负责内存地址维护和中断响应等工作，其余时间可以执行其他任务，使CPU资源得到释放。
虽然DMA技术极大的释放了CPU资源，但是依然会占用大量资源，如何最大程度减少CPU负担成了DMA技术发展的方向。如，从Block DMA到SGDMA(scatter-gather DMA)的发展，使中断CPU的次数大大减少，释放大量CPU资源。而本申请提出一种可以提高***性能的数据传输方法，可以承担内存地址维护工作，特别适合有数据包格式的大数据量交换场景，减少CPU负担，进而提高***性能。
发明内容
有鉴于此，本发明旨在提出一种可提高***性能的数据传输方法，以减少CPU负担并提高***性能。
为达到上述目的，本发明的技术方案是这样实现的：
一种可提高***性能的数据传输方法，具体包括如下步骤：
(1)起点DMA模块向内存空间管理模块申请一个内存空间地址；
(2)内存空间管理模块收到申请后从指针堆栈中弹出一个指针索引，并转换成内存空间指针，将内存空间指针返回起点DMA；
(3)起点DMA根据内存空间指针将数据包搬移到相应的内存空间中；
(4)当起点DMA完成数据传输后，起点DMA将中断CPU并将此次数据传输的信息上传CPU；
(5)CPU响应起点DMA的中断并收集数据传输信息，分析信息并决定终点DMA，将必要的信息发送给终点DMA；
(6)终点DMA根据内存空间指针将数据包从相应的内存空间中搬移；
(7)当终点DMA完成数据传输之后，将内存空间指针写回内存空间管理模块，内存空间管理模块将内存空间指针转换成指针索引，并把指针索引压回指针堆栈中。
进一步的，所述内存空间指针是由指针索引通过位移之后加上基地址的方式形成，位移的多少表示单个指针的大小。
进一步的，所述步骤(2)中还包括内存空间管理模块收到申请后从指针堆栈中弹出一个指针索引，如果指针索引的个数小于下限值时，内存空间管理模块返回0值，并中断CPU告知指针用光。
进一步的，内存空间地址申请成功后，可以为其设置copy次数参数，当同样的指针数据内容被n个终点DMA需要时，可以设置copy参数为n，每个终点DMA搬移完指针数据后，返回内存空间地址，copy参数减一，直到所有终点DMA都完成数据搬移并返回内存空间地址之后，copy参数归零，copy操作结束。
进一步的，内存空间地址申请成功后，可以为其设置链接索引参数，这个参数主要完成link操作，可以将两个指针索引通过link操作，链接成为一个大的指针索引，具体通过设置link source和link destination寄存器完成，将源内存空间地址写入link source寄存器，并将目的内存空间地址写入link destination寄存器完成link操作；如果要了解某个内存空间地址是否包含link操作，需要通过读link操作，具体通过设置read linksource和read link destination寄存器完成，将目标内存空间地址写入read linksource寄存器，通过读取read link destination寄存器得知目标内存空间地址是否有link的内存空间地址。
相对于现有技术，本发明所述的一种可提高***性能的数据传输方法具有以下优势：本发明所述的方法利用起点DMA将数据搬移到内存相应的空间后，将此次数据搬移的信息上传CPU，由CPU通知终点DMA将数据搬走，终点DMA从内存中将相应的数据搬走后，通过内存空间管理模块释放相应内存空间，完成一次完整数据搬移，在此期间，CPU只负责最关键的数据传输方向的处理，极大减轻了CPU负担，提高了***运行效率。
本发明的另一目的在于提出一种可提高***性能的数据传输装置，以减少CPU负担并提高***性能。
为达到上述目的，本发明的技术方案是这样实现的：
一种可提高***性能的数据传输装置，包括起点DMA模块、终点DMA模块、内存空间管理模块、SDRAM以及CPU，
起点DMA用于向内存空间管理模块申请内存空间地址、搬移数据；
终点DMA用于搬移数据，返回内存空间指针给内存空间管理模块；
内存空间管理模块用于响应起点DMA以及终点DMA的请求，维护和管理内存空间指针；
SDRAM用于存储数据；
CPU过程中主要用于数据传输方向的管理。
所述的一种可提高***性能的数据传输装置与上述一种可提高***性能的数据传输方法相对于现有技术具有的优势相同，在此不再赘述。
附图说明
构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明实施例所述一种可提高***性能的数据传输方法的传输结构示意图；
图2为本发明实施例所述的一种可提高***性能的数据传输结构的参考***架构；
图3为本发明实施例所述的一种可提高***性能的数据传输结构的参考***架构。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以通过具体情况理解上述术语在本发明中的具体含义。
下面将参考附图并结合实施例来详细说明本发明。
如附图1-3所示，一种可提高***性能的数据传输结构，包含DMA模块和一个内存空间管理模块，当起点DMA模块有数据要传输时，向内存空间管理模块交互完成内存空间的申请，起点DMA将数据搬移到内存相应的空间后，将此次数据搬移的信息上传CPU，由CPU通知终点DMA将数据搬走，终点DMA从内存中将相应的数据搬走后，通过内存空间管理模块释放相应内存空间，完成一次完整数据搬移，在此期间，CPU只负责最关键的数据传输方向的处理，极大减轻了CPU负担，提高了***运行效率。如图中标号步骤描述如下：
1、当起点DMA从A port收到一个数据包需要搬移到内存中暂存时，起点DMA启动数据传输操作；
2、起点DMA向内存空间管理模块申请一块内存空间指针；
3、内存空间管理模块收到起点DMA的请求后，从指针堆栈(buffer index stack)中弹出一个指针索引(buffer index)并转换成内存空间指针，将内存空间指针返回起点DMA；
4、起点DMA根据内存空间指针将数据包搬移到相应的内存空间中；
5、当起点DMA完成数据传输后，起点DMA将中断CPU并将此次数据传输的信息，包括内存空间指针和包长等上传CPU；
6、CPU响应起点DMA的中断并收集数据传输信息，分析信息并决定终点DMA，然后将必要的信息，如内存空间指针发送给终点DMA；
7、终点DMA根据内存空间指针将数据包从相应的内存空间中搬移到port B；
当终点DMA完成数据传输之后，将内存空间指针写回内存空间管理模块，内存空间管理模块将内存空间指针转换回指针索引(buffer index)，内存空间管理模块检查此指针索引(buffer index)的link和copy等等参数，合乎要求之后，内存空间管理模块将指针索引(buffer index)压回指针堆栈(buffer index stack)中。
其中，传输结构的具体部件描述为：
(1)内存空间管理模块：此模块负责维护内存空间地址信息，并响应DMA模块的内存空间申请释放请求，内存空间分配单位以buffer(大小可配置)为单位，支持link和copy操作。
内存空间管理模块包含两个主要子模块，为指针堆栈(buffer index stack)和信息表(buffer table)，指针堆栈保存指针索引(buffer index)，内存空间地址由指针索引(buffer index)变形而成，每个指针索引(buffer index)对应信息表(buffer table)中的一组信息，信息包括copy次数、link index、申请DMA等信息。
内存空间地址(buffer memory unit pointer)是由指针索引(buffer index)通过位移之后加上基地址的方式来形成，位移的多少就表示单个buffer的大小。内存空间管理模块具体操作过程表述如下：
首先，发起数据传输的起点DMA向内存空间管理模块申请一个内存空间地址，内存空间管理模块收到申请后从指针堆栈(buffer index stack)中弹出一个指针索引(bufferindex)，如果指针索引(buffer index)的个数小于下限值时，内存空间管理模块返回0值，并中断CPU告知指针用光。
内存空间地址申请成功后，为其设置copy次数参数(buffer table中保存)。这个功能描述为，当同样的buffer数据内容被n个终点DMA需要时，可以设置copy参数为n，每个终点DMA搬移完buffer数据后，返回内存空间地址，copy参数减一，直到所有终点DMA都完成数据搬移并返回内存空间地址之后，copy参数归零，copy操作结束。
内存空间地址申请成功后，为其设置link index参数(buffer table中保存)。这个参数主要完成link操作，此操作描述为，可以将两个指针索引(buffer index)通过link操作，链接成为一个大的指针索引(buffer index)，具体通过设置link source和linkdestination寄存器完成，将源内存空间地址写入link source寄存器，并将目的内存空间地址写入link destination寄存器完成link操作。
上述为完成link操作，如果要了解某个内存空间地址是否包含link操作，需要通过读link操作，具体通过设置read link source和read link destination寄存器完成，将目标内存空间地址写入read link source寄存器，通过读取read link destination寄存器得知目标内存空间地址是否有link的内存空间地址。
当终点DMA完成将数据从内存搬出的操作之后，需要将内存空间地址释放。操作上是终点DMA将内存空间地址写回内存空间管理模块，内存空间管理模块将内存空间地址转换成指针索引(buffer index)并把指针索引(buffer index)压回指针堆栈(buffer indexstack)。
CPU拥有最高权限可以直接读写信息表(buffer table)，便于产生错误，中断CPU时，CPU做及时处理。
DMA组件：完成基本的DMA数据搬移功能；结合内存空间管理模块完成内存空间地址的申请、释放、copy、link等操作；在完成数据搬移之后，中断CPU并上传此次数据搬移的相关信息。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种可提高***性能的数据传输方法，其特征在于：具体包括如下步骤：
(1)起点DMA模块向内存空间管理模块申请一个内存空间地址；
(2)内存空间管理模块收到申请后从指针堆栈中弹出一个指针索引，并转换成内存空间指针，将内存空间指针返回起点DMA；
(3)起点DMA根据内存空间指针将数据包搬移到相应的内存空间中；
(4)当起点DMA完成数据传输后，起点DMA将中断CPU并将此次数据传输的信息上传CPU；
(5)CPU响应起点DMA的中断并收集数据传输信息，分析信息并决定终点DMA，将必要的信息发送给终点DMA；
(6)终点DMA根据内存空间指针将数据包从相应的内存空间中搬移；
(7)当终点DMA完成数据传输之后，将内存空间指针写回内存空间管理模块，内存空间管理模块将内存空间指针转换成指针索引，并把指针索引压回指针堆栈中。
2.根据权利要求1所述的一种可提高***性能的数据传输方法，其特征在于：所述内存空间指针是由指针索引通过位移之后加上基地址的方式形成，位移的多少表示单个指针的大小。
3.根据权利要求1所述的一种可提高***性能的数据传输方法，其特征在于：所述步骤(2)中还包括内存空间管理模块收到申请后从指针堆栈中弹出一个指针索引，如果指针索引的个数小于下限值时，内存空间管理模块返回0值，并中断CPU告知指针用光。
4.根据权利要求1所述的一种可提高***性能的数据传输方法，其特征在于：内存空间地址申请成功后，为其设置copy次数参数，当同样的指针数据内容被n个终点DMA需要时，设置copy参数为n，每个终点DMA搬移完指针数据后，返回内存空间地址，copy参数减一，直到所有终点DMA都完成数据搬移并返回内存空间地址之后，copy参数归零，copy操作结束。
5.根据权利要求1所述的一种可提高***性能的数据传输方法，其特征在于：内存空间地址申请成功后，为其设置链接索引参数，这个参数主要完成link操作，将两个指针索引通过link操作，链接成为一个大的指针索引，具体通过设置link source和link destination寄存器完成，将源内存空间地址写入link source寄存器，并将目的内存空间地址写入linkdestination寄存器完成link操作；如果要了解某个内存空间地址是否包含link操作，需要通过读link操作，具体通过设置read link source和read link destination寄存器完成，将目标内存空间地址写入read link source寄存器，通过读取read link destination寄存器得知目标内存空间地址是否有link的内存空间地址。
6.一种可提高***性能的数据传输装置，其特征在于：包括起点DMA模块、终点DMA模块、内存空间管理模块、SDRAM以及CPU，
起点DMA用于向内存空间管理模块申请内存空间地址、搬移数据；
终点DMA用于搬移数据，返回内存空间指针给内存空间管理模块；
内存空间管理模块用于响应起点DMA以及终点DMA的请求，维护和管理内存空间指针；
SDRAM用于存储数据；
CPU过程中主要用于数据传输方向的管理。
CN201610780787.7A 2016-08-31 2016-08-31 一种可提高***性能的数据传输方法及装置 Active CN106339338B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610780787.7A CN106339338B (zh) 2016-08-31 2016-08-31 一种可提高***性能的数据传输方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610780787.7A CN106339338B (zh) 2016-08-31 2016-08-31 一种可提高***性能的数据传输方法及装置

Publications (2)

Publication Number Publication Date
CN106339338A true CN106339338A (zh) 2017-01-18
CN106339338B CN106339338B (zh) 2019-02-12

Family

ID=57822929

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610780787.7A Active CN106339338B (zh) 2016-08-31 2016-08-31 一种可提高***性能的数据传输方法及装置

Country Status (1)

Country Link
CN (1) CN106339338B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019223383A1 (zh) * 2018-05-21 2019-11-28 阿里巴巴集团控股有限公司 直接内存存取方法、装置、专用计算芯片及异构计算***
CN111615692A (zh) * 2019-05-23 2020-09-01 深圳市大疆创新科技有限公司 数据搬运方法、计算处理装置、设备及存储介质
CN113127391A (zh) * 2021-05-13 2021-07-16 西安微电子技术研究所 一种多设备兼容的dma数据传输引擎设计方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1797379A (zh) * 2004-12-24 2006-07-05 华为技术有限公司 采用直接存储器访问方式进行数据传送的方法
CN101421791A (zh) * 2005-02-03 2009-04-29 Level5网络有限公司 用于主机和***设备之间通信的队列深度管理
US20130205298A1 (en) * 2012-02-06 2013-08-08 Samsung Electronics Co., Ltd. Apparatus and method for memory overlay
CN103262021A (zh) * 2010-12-21 2013-08-21 国际商业机器公司 用于网络处理器的缓冲器管理方案
CN103309831A (zh) * 2012-03-07 2013-09-18 株式会社东芝 数据传输装置和数据传输方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1797379A (zh) * 2004-12-24 2006-07-05 华为技术有限公司 采用直接存储器访问方式进行数据传送的方法
CN101421791A (zh) * 2005-02-03 2009-04-29 Level5网络有限公司 用于主机和***设备之间通信的队列深度管理
CN103262021A (zh) * 2010-12-21 2013-08-21 国际商业机器公司 用于网络处理器的缓冲器管理方案
US20130205298A1 (en) * 2012-02-06 2013-08-08 Samsung Electronics Co., Ltd. Apparatus and method for memory overlay
CN103246482A (zh) * 2012-02-06 2013-08-14 三星电子株式会社 用于存储器覆盖的设备和方法
CN103309831A (zh) * 2012-03-07 2013-09-18 株式会社东芝 数据传输装置和数据传输方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019223383A1 (zh) * 2018-05-21 2019-11-28 阿里巴巴集团控股有限公司 直接内存存取方法、装置、专用计算芯片及异构计算***
CN110515872A (zh) * 2018-05-21 2019-11-29 阿里巴巴集团控股有限公司 直接内存存取方法、装置、专用计算芯片及异构计算***
CN110515872B (zh) * 2018-05-21 2020-07-31 阿里巴巴集团控股有限公司 直接内存存取方法、装置、专用计算芯片及异构计算***
CN111615692A (zh) * 2019-05-23 2020-09-01 深圳市大疆创新科技有限公司 数据搬运方法、计算处理装置、设备及存储介质
CN113127391A (zh) * 2021-05-13 2021-07-16 西安微电子技术研究所 一种多设备兼容的dma数据传输引擎设计方法
CN113127391B (zh) * 2021-05-13 2023-03-14 西安微电子技术研究所 一种多设备兼容的dma数据传输引擎设计方法

Also Published As

Publication number Publication date
CN106339338B (zh) 2019-02-12

Similar Documents

Publication Publication Date Title
CN101727414B (zh) 用于在计算机***中传递中断的技术
CN103345461B (zh) 基于fpga的带有加速器的多核处理器片上网络***
US7155554B2 (en) Methods and apparatuses for generating a single request for block transactions over a communication fabric
CN101901200B (zh) 一种基于双AHB Master接口的片上DMA控制器实现方法
US8543754B2 (en) Low latency precedence ordering in a PCI express multiple root I/O virtualization environment
CN106339338A (zh) 一种可提高***性能的数据传输方法及装置
CN102495920B (zh) 一种FPGA用基于PCIe的集成化逻辑分析模块
CN101236601B (zh) 图像识别加速装置及具有图像识别加速装置的微处理器芯片
CN111078609B (zh) 一种基于FPGA的PCIe转三总线接口及方法
KR20210033996A (ko) 전용 저 레이턴시 링크를 사용한 다수의 하드웨어 가속기에 대한 통합된 어드레스 공간
US7277975B2 (en) Methods and apparatuses for decoupling a request from one or more solicited responses
CN103714027A (zh) 一种直接内存存取控制器的数据传输方法及装置
US12020062B2 (en) Method of executing programmable atomic unit resources within a multi-process system
WO2015027806A1 (zh) 一种内存数据的读写处理方法和装置
CN104765701B (zh) 数据访问方法及设备
US9069912B2 (en) System and method of distributed initiator-local reorder buffers
US11797311B2 (en) Asynchronous pipeline merging using long vector arbitration
CN103731364B (zh) 基于x86平台实现万兆大流量快速收包的方法
CN104106115A (zh) 无竞争的存储器配置
US11803391B2 (en) Self-scheduling threads in a programmable atomic unit
CN105391658A (zh) 一种基于物理位置感知的集合通信方法
CN206212051U (zh) 一种分布式搜索优化服务器集群架构
CN102622319A (zh) 基于mpmc的高速存储器接口ip核的数据交换***
CN206097101U (zh) 多路iic扩展电路***
CN208636879U (zh) 一种无人机通用图像处理***

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant