CN103246482A - 用于存储器覆盖的设备和方法 - Google Patents

用于存储器覆盖的设备和方法 Download PDF

Info

Publication number
CN103246482A
CN103246482A CN2013100474427A CN201310047442A CN103246482A CN 103246482 A CN103246482 A CN 103246482A CN 2013100474427 A CN2013100474427 A CN 2013100474427A CN 201310047442 A CN201310047442 A CN 201310047442A CN 103246482 A CN103246482 A CN 103246482A
Authority
CN
China
Prior art keywords
data
task
storer
storage
external memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100474427A
Other languages
English (en)
Other versions
CN103246482B (zh
Inventor
李在敦
李承远
林采石
李时和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN103246482A publication Critical patent/CN103246482A/zh
Application granted granted Critical
Publication of CN103246482B publication Critical patent/CN103246482B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/461—Saving or restoring of program or task context

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)
  • Storage Device Security (AREA)
  • Bus Control (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

一种存储器覆盖设备包括：内部存储器，该内部存储器包括指示改变的存储器区域的脏位；存储器管理单元，该存储器管理单元控制外部存储器，以仅仅存储改变的数据，使得只有在覆盖期间被任务实际上使用的数据被存储和恢复；以及直接存储器访问(DMA)管理单元，该直接存储器访问管理单元在改变任务时确认脏位，并且在内部存储器和外部存储器之间移动任务的数据区域。

Description

用于存储器覆盖的设备和方法
本申请要求于2012年2月6日提交到韩国知识产权局的第10-2012-0011737号韩国专利申请的优先权权益，该专利申请的公开内容通过引用的方式合并于此。
技术领域
本描述涉及一种用于多任务***中的存储器覆盖的设备和方法。
背景技术
随着处理器的功能快速地发展，并且，应用程序的复杂性也快速地增加，多任务技术正被应用以同时处理一个处理器中的若干任务，由此，提高处理器的使用率。
一般来说，计算机***使用分层存储器阵列结构。
在存储器阵列结构中，靠近中央处理单元（CPU）设置的存储器快，但是，具有相对较小的容量且昂贵。相反，远离CPU设置的存储器慢，但是，具有相对较大的容量且不昂贵。
因此，虽然在数据处理方面内部存储器优于外部存储器，但是在***包括若干个内部存储器时，其可以增加***的成本。
因此，当小尺寸的内部存储器在各种任务中被有效地共享时，可以实现***的高性能。
近来，在嵌入***中，对于数据处理，正在以更大的比率使用被称为便笺式存储器（scratch pad memory）的高速内部存储器。
为了共享高速内部存储器，覆盖方案替代虚拟存储器方案被广泛地用于嵌入***中。
但是，虚拟存储器方案导致用于必要的寻呼硬件的高成本，并且难以应用于实时的计算***中。
发明内容
前述的和/或其它的方面通过提供一种存储器覆盖设备来实现，该存储器覆盖设备包括：内部存储器，该内部存储器包括指示改变的存储器区域的脏位；存储器管理单元，该存储器管理单元控制外部存储器，以仅仅存储改变的数据，使得只有在覆盖期间被任务实际上使用的数据被存储和恢复；以及直接存储器访问（DMA）管理单元，该直接存储器访问管理单元在改变任务时确认脏位，并且在内部存储器和外部存储器之间移动任务的数据区域。
任务的栈区域可以包括从在覆盖期间由栈指针（SP）寄存器指示的地址到栈区域中的设置脏位的最低地址的区域，并且从内部存储器被存储到外部存储器。
在覆盖期间被恢复的任务栈可以包括从由后一任务的SP寄存器指示的地址到栈的底部的区域，并且从外部存储器被恢复到内部存储器。
任务区域可以使用脏位将数据从内部存储器存储到外部存储器。
下一个任务区域可以完全从外部存储器恢复到内部存储器。
存储器管理单元可以在命令数据的存储时将要存储数据的地址的脏位设置为1。
DMA管理单元可以执行从内部存储器到外部存储器的DMA，使得只有设置脏位的地址的数据被复制到内部存储器。
DMA管理单元可以在复制数据时将数据被复制的任务的脏位初始化为零。
前述的和/或其它的方面通过提供一种存储器覆盖方法来实现，该存储器覆盖方法包括：维持内部存储器，该内部存储器包括指示改变的存储器区域的脏位；控制外部存储器，以仅仅存储改变的数据，使得只有在覆盖期间被任务实际上使用的数据被存储和恢复；以及在改变任务时确认脏位，并且在内部存储器和外部存储器之间移动任务的数据区域。
存储器覆盖方法还可以包括：在命令数据的存储时，将要存储数据的地址的脏位设置为1。
存储器覆盖方法还可以包括：执行从内部存储器到外部存储器的直接存储器访问（DMA），使得只有设置脏位的地址的数据被复制到内部存储器。
存储器覆盖方法还可以包括：在复制数据时，将数据被复制的任务的脏位初始化为零。
前述的和/或其它的方面还通过提供存储器覆盖方法来实现，该存储器覆盖方法包括：在发生上下文切换（context switch）时，存储由当前执行的任务正在使用的寄存器数据；选择下一个要执行的任务；将当前执行的任务的数据区域从内部存储器复制到外部存储器；将在栈区域中包括的栈指针（SP）的上存储器的脏位初始化为零；将下一个要执行的任务的数据区域从外部存储器复制到内部存储器；以及恢复下一个要执行的任务的寄存器数据。
存储器覆盖方法还可以包括：恢复下一个要执行的任务的程序计数器。
前述的和/或其它的方面还通过提供多任务***来管理任务数据组来实现，其中，每一组与各个任务相关联，并且，该***包括：内部存储器，该内部存储器包括存储任务数据的多个数据地址，其中，每一个地址包括各自的标志位；外部存储器；直接存储器访问管理单元，将任务数据从内部存储器存储到外部存储器，并且，将任务数据从外部存储器恢复到内部存储器；以及存储器管理单元，在存储任务数据时，将每一个标志位初始化为第一状态，并且，当在内部存储器中的数据地址中通过各个任务改变任务数据时，将各自的标志位设置为第二状态，其中，直接存储器访问管理单元只存储来自具有被设置为第二状态的各自的标志位值的地址的数据。
示例实施例的另外的方面、特征和/或优点将在下面的描述中被部分地阐述，并且，根据该描述部分地是清楚的，或者，可以通过本公开的实践来获知。
附图说明
根据下面结合附图的对示例实施例的描述，这些和/或其它方面和优点将变得清楚并更容易被理解，在附图中：
图1示出根据示例实施例的任务的数据区域的分类的例子；
图2示出根据示例实施例的存储器覆盖设备的结构；
图3示出根据示例实施例的覆盖任务的数据区域的方法；
图4示出根据示例实施例的存储器覆盖设备的操作结构；
图5示出根据示例实施例的存储器存储命令的例子；
图6示出根据示例实施例的直接存储器访问（DMA）的操作过程；
图7示出根据示例实施例的存储器覆盖方法；以及
图8示出根据示例实施例的上下文切换的过程。
具体实施方式
现在将详细地介绍示例实施例，其例子在附图中示出，在附图中，相同的附图标记始终是指相同的要素。下面通过参照附图描述示例实施例，以解释本公开。
在下面的描述中，如果公开的现有技术或配置的详细描述被确定为不必要地使本描述的主题模糊，那么将会省略这些详细描述。下面要使用的术语基于其在本描述中的功能被定义，并且可以根据用户、用户的意图或实践而改变。因此，应该基于整个说明书来确定这些术语的定义。
图1示出根据示例实施例的任务的数据区域的分类的例子。
参照图1，根据示例实施例的存储器覆盖设备可以按分类的方式来使用任务的数据区域。
例如，任务的只读（RO）区域是指存储可读但不可写的数据的区域。
任务的读写（RW）区域是指能够读和写的数据区域。
任务的堆区域是指动态地分配给用户的数据区域。
任务的栈区域是指用于在函数中定义的自动变量的区域。
图2示出根据示例实施例的存储器覆盖设备的结构。
参照图2，存储器覆盖设备可以包括：内部存储器210、存储器管理单元230和直接存储器访问（DMA）管理单元240，内部存储器210包括指示改变的存储器区域的脏位（dirty bit）；存储器管理单元230控制外部存储器220仅仅存储改变的数据，使得只有在覆盖期间被任务实际上使用的数据被存储和恢复；DMA管理单元240在改变任务时确认脏位，并且在内部存储器210和外部存储器220之间移动任务的数据区域。
图3示出根据示例实施例的覆盖任务的数据区域的方法。
参照图3，根据示例实施例的存储器覆盖设备可以向内部存储器提供指示改变的存储器区域的脏位，使得仅由任务实际上正在使用的数据被存储或恢复，并且，该存储器覆盖设备可以只将在覆盖期间改变的部分存储在外部存储器中。
根据一个方面，任何的栈区域可以包括从在覆盖期间由栈指针（SP）寄存器指示的地址到栈区域中的设置脏位的最低地址的区域。栈区域可以从内部存储器被存储到外部存储器。
在覆盖期间被恢复的任务栈可以包括从由下一个任务的SP寄存器指示的地址到栈的底部的区域，并且可以从外部存储器被恢复到内部存储器。
当前的任务区域可以使用脏位将数据从内部存储器存储到外部存储器。
下一个任务区域(例如，RO区域、RW区域和堆区域)可以完全从外部存储器被恢复到内部存储器。
图4示出根据示例实施例的存储器覆盖设备的操作结构。
参照图4，存储器覆盖设备可以将脏位添加到内部存储器，并且，当存储器管理单元命令数据的存储时，存储器覆盖设备可以将要存储数据的地址的脏位设置为1。
在改变任务时，考虑到脏位，DMA管理单元可以在内部存储器和外部存储器之间移动任务的数据区域。
图5示出根据示例实施例的存储器存储命令的例子。
参照图5，当在内部存储器中存储存储器存储命令时，用于将对应地址的脏位设置为1的代码可以被添加到存储器存储命令。
图6示出根据示例实施例的DMA的操作过程。
参照图6，存储器覆盖设备可以另外执行使用脏位执行DMA的DMA更新功能。
DMA管理单元可以执行从内部存储器到外部存储器的DMA，使得只有设置脏位的地址的数据被复制到内部存储器。
如图6的操作610、620、630和640中所示，DMA管理单元的DMA更新功能（即，Src_addr、Size和Dst_addr）可以是指执行从内部存储器到外部存储器的DMA的功能。
DMA管理单元可以在操作630中将与Size一样大小的数据从Src_addr复制到Dst_addr，并且在操作640中只将设置脏位的数据复制到内部存储器。
在复制数据时，DMA管理单元可以在操作650中将复制数据的任务的脏位初始化为零。
在下文中，将描述根据示例实施例的存储器覆盖方法。
图7示出根据示例实施例的存储器覆盖方法。
在操作710中，根据示例实施例的存储器覆盖设备可以在发生上下文切换时存储由当前正在执行的任务使用的寄存器数据。
在操作720中，存储器覆盖设备可以选择下一个要执行的任务。
在操作730中，存储器覆盖设备可以将当前执行的任务的数据区域从内部存储器复制到外部存储器。
在操作740中，存储器覆盖设备可以将在栈区域中包括的SP的上存储器的脏位初始化为零。
在操作750中，存储器覆盖设备可以将下一个要执行的任务的数据区域从外部存储器复制到内部存储器。
在操作760中，存储器覆盖设备可以恢复下一个要执行的任务的寄存器数据。
在操作770中，存储器覆盖设备可以恢复下一个要执行的任务的程序计数器。
图8示出根据示例实施例的上下文切换的过程。
参照图8，当使用调度器发生上下文切换时，在操作801中，根据示例实施例的存储器覆盖设备可以存储由当前执行的任务正在使用的寄存器的内容。
在操作802中，存储器覆盖设备可以选择下一个要执行的任务。另外，在操作803、804、805和806中，存储器覆盖设备可以使用DMA更新将当前执行的任务的数据区域的RW区域、堆区域和栈区域从内部存储器复制到外部存储器。
在操作807中，存储器覆盖设备可以将在栈区域中包含的SP的上存储器的脏位初始化为零。
在操作808、809、810和811中，存储器覆盖设备可以使用DMA将下一个要执行的任务的数据区域从外部存储器复制到内部存储器。
在操作812中，存储器覆盖设备可以恢复下一个要执行的任务的寄存器的内容并恢复下一个要执行的任务的程序计数器。
根据示例实施例，可以在使用覆盖方案共享小容量的内部存储器的计算机***环境中有效地管理任务的数据区域。
此外，可以使在存储器覆盖期间存储器复制所导致的开销最小化。
根据上述示例实施例的方法可以被记录在非暂态计算机可读介质中，该非暂态计算机可读介质包括实现由计算机实施的各种操作的程序指令。该介质还可以包含单独的数据文件、数据结构等，或者可以包括与程序指令组合的数据文件、数据结构等。在介质上记录的程序指令可以是为了示例实施例的目的而专门设计和构造的程序指令，或者，它们可以是计算机软件领域的技术人员公知或可用的类型的程序指令。非暂态计算机可读介质的例子包括：磁介质(例如，硬盘、软盘和磁带)；光学介质（例如CD ROM盘和DVD）；磁光介质(例如，光盘)；以及被专门配置为存储和执行程序指令的硬件装置（例如，只读存储器（ROM）、随机存取存储器（RAM）、闪存等）。计算机可读介质还可以是分布式网络，使得程序指令以分布式的方式被存储和执行。程序指令可以由一个或多个处理器执行。计算机可读介质还可以在至少一个执行（如处理器一样处理）程序指令的专用集成电路（ASIC）或者场可编程门阵列（FPGA）中被实施。介质可以是传输介质，例如，光学线、金属线，或者包括用于传送指定程序命令和数据结构的信号的载波的波导。程序指令的例子包括（例如由编译器产生的）机器代码和包含更高级代码的文件二者，该更高级代码可以由计算机使用翻译器来执行。上述的硬件装置可以被配置为充当一个或多个软件模块，以便执行上述的示例实施例的操作，反之亦然。
虽然已经示出和描述了示例实施例，但是本领域的技术人员将会认识到，在不脱离本公开的原理和精神的情况下，可以对这些示例实施例进行改变，并且，本公开的范围在权利要求及其等同物中被限定。

Claims (15)

1.一种存储器覆盖设备，包括：
内部存储器，该内部存储器包括指示改变的存储器区域的脏位；
存储器管理单元，该存储器管理单元控制外部存储器仅存储改变的数据，使得仅在覆盖期间被任务实际上使用的数据被存储和恢复；以及
直接存储器访问DMA管理单元，该DMA管理单元在改变任务时确认脏位，并且在内部存储器和外部存储器之间移动任务的数据区域。
2.根据权利要求1所述的存储器覆盖设备，其中，任务的栈区域包括从在覆盖期间由栈指针寄存器指示的地址到栈区域中的设置脏位的最低地址的区域，并且从内部存储器被存储到外部存储器。
3.根据权利要求1所述的存储器覆盖设备，其中，在覆盖期间被恢复的任务栈包括从由后一任务的栈指针寄存器指示的地址到栈的底部的区域，并且从外部存储器被恢复到内部存储器。
4.根据权利要求1所述的存储器覆盖设备，其中，任务区域使用脏位将数据从内部存储器存储到外部存储器。
5.根据权利要求1所述的存储器覆盖设备，其中，下一个任务数据完全从外部存储器被恢复到内部存储器。
6.根据权利要求1所述的存储器覆盖设备，其中，存储器管理单元在命令数据的存储时将要存储数据的地址的脏位设置为1。
7.根据权利要求1所述的存储器覆盖设备，其中，DMA管理单元执行从内部存储器到外部存储器的DMA，使得只有设置脏位的地址的数据被复制到内部存储器。
8.根据权利要求7所述的存储器覆盖设备，其中，DMA管理单元在复制数据时将数据被复制的任务的脏位初始化为零。
9.一种存储器覆盖设备，包括：
由处理器维持内部存储器，该内部存储器包括指示改变的存储器区域的脏位；
控制外部存储器，以仅存储改变的数据，使得仅在覆盖期间被任务实际上使用的数据被存储和恢复；以及
在改变任务时确认脏位；以及
在内部存储器和外部存储器之间移动任务的数据区域。
10.根据权利要求9所述的存储器覆盖方法，还包括：在命令数据的存储时，将要存储数据的地址的脏位设置为1。
11.根据权利要求9所述的存储器覆盖方法，还包括：执行从内部存储器到外部存储器的直接存储器访问DMA，使得只有设置脏位的地址的数据被复制到内部存储器。
12.根据权利要求11所述的存储器覆盖方法，还包括：在复制数据时，将数据被复制的任务的脏位初始化为零。
13.一种存储器覆盖方法，包括：
在发生上下文切换时，存储由当前执行的任务正在使用的寄存器数据；
选择下一个要执行的任务；
由处理器将当前执行的任务的数据区域从内部存储器复制到外部存储器；
将在栈区域中包括的栈指针的上存储器的脏位初始化为零；
将下一个要执行的任务的数据区域从外部存储器复制到内部存储器；以及
恢复下一个要执行的任务的寄存器数据。
14.根据权利要求13所述的存储器覆盖方法，还包括：恢复下一个要执行的任务的程序计数器。
15.一种管理任务数据组的多任务***，每一组与各个任务相关联，并且，该***包括：
内部存储器，该内部存储器包括要存储任务数据的多个数据地址，其中，每一个地址包括各自的标志位；
外部存储器；
直接存储器访问管理单元，将任务数据从内部存储器存储到外部存储器，并且，将任务数据从外部存储器恢复到内部存储器；以及
存储器管理单元，在存储任务数据时，将每一个标志位初始化为第一状态，并且，当在内部存储器中的数据地址中通过各个任务改变任务数据时，将各自的标志位设置为第二状态，
其中，直接存储器访问管理单元只存储来自具有被设置为第二状态的各自的标志位值的地址的数据。
CN201310047442.7A 2012-02-06 2013-02-06 用于存储器覆盖的设备和方法 Active CN103246482B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0011737 2012-02-06
KR1020120011737A KR101996641B1 (ko) 2012-02-06 2012-02-06 메모리 오버레이 장치 및 방법

Publications (2)

Publication Number Publication Date
CN103246482A true CN103246482A (zh) 2013-08-14
CN103246482B CN103246482B (zh) 2018-10-02

Family

ID=48904057

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310047442.7A Active CN103246482B (zh) 2012-02-06 2013-02-06 用于存储器覆盖的设备和方法

Country Status (3)

Country Link
US (1) US9703593B2 (zh)
KR (1) KR101996641B1 (zh)
CN (1) CN103246482B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106339338A (zh) * 2016-08-31 2017-01-18 天津国芯科技有限公司 一种可提高***性能的数据传输方法及装置
CN106486167A (zh) * 2015-08-24 2017-03-08 Hgst荷兰公司 改进闪速存储器清除的方法和***
CN106681692A (zh) * 2015-11-09 2017-05-17 联发科技（新加坡）私人有限公司 控制装置、集成电路及任务栈的管理方法
WO2021227747A1 (zh) * 2020-05-12 2021-11-18 第四范式（北京）技术有限公司 操作数据的方法和装置以及管理持久化跳表的方法和装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017221618A1 (de) * 2017-10-27 2019-05-02 Continental Automotive Gmbh Ultraschallwandler mit zumindest einem piezo-elektrischen Oszillator
US11614868B2 (en) 2019-09-30 2023-03-28 International Business Machines Corporation Data set overlay protection

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6145071A (en) * 1994-03-03 2000-11-07 The George Washington University Multi-layer multi-processor information conveyor with periodic transferring of processors' states for on-the-fly transformation of continuous information flows and operating method therefor
US6314510B1 (en) * 1999-04-14 2001-11-06 Sun Microsystems, Inc. Microprocessor with reduced context switching overhead and corresponding method
US6367005B1 (en) * 1998-04-21 2002-04-02 Idea Corporation Of Delaware System and method for synchronizing a register stack engine (RSE) and backing memory image with a processor's execution of instructions during a state saving context switch
US6453365B1 (en) * 1998-02-11 2002-09-17 Globespanvirata, Inc. Direct memory access controller having decode circuit for compact instruction format
US20020188771A1 (en) * 2001-06-06 2002-12-12 Mitsubishi Denki Kabushiki Kaisha Direct memory access controller for carrying out data transfer by determining whether or not burst access can be utilized in an external bus and access control method thereof
US20070266374A1 (en) * 2006-05-11 2007-11-15 Arm Limited Stack memory selection upon exception in a data processing system

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU569857B2 (en) * 1982-12-09 1988-02-25 Sequoia Systems, Inc. Memory backup system
JPH05189307A (ja) 1992-01-16 1993-07-30 Fujitsu Ltd 計算機システム
US5727211A (en) * 1995-11-09 1998-03-10 Chromatic Research, Inc. System and method for fast context switching between tasks
US20020108025A1 (en) * 1998-10-21 2002-08-08 Nicholas Shaylor Memory management unit for java environment computers
US6718457B2 (en) * 1998-12-03 2004-04-06 Sun Microsystems, Inc. Multiple-thread processor for threaded software applications
JP4434534B2 (ja) 2001-09-27 2010-03-17 株式会社東芝 プロセッサ・システム
KR100462177B1 (ko) 2002-08-26 2004-12-17 삼성전자주식회사 주변 장치의 동작 상태를 실시간으로 백업할 수 있는엠베디드 컨트롤러
US8194855B2 (en) * 2003-06-30 2012-06-05 Oracle America, Inc. Method and apparatus for implementing processor instructions for accelerating public-key cryptography
US7536487B1 (en) 2005-03-11 2009-05-19 Ambarella, Inc. Low power memory hierarchy for high performance video processor
KR20070060854A (ko) 2005-12-09 2007-06-13 엠텍비젼 주식회사 멀티 채널 직접 메모리 접근 제어기
US8261028B2 (en) * 2007-12-31 2012-09-04 Intel Corporation Cached dirty bits for context switch consistency checks
KR20100050108A (ko) 2008-11-05 2010-05-13 삼성전자주식회사 메모리 관리 장치 및 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6145071A (en) * 1994-03-03 2000-11-07 The George Washington University Multi-layer multi-processor information conveyor with periodic transferring of processors' states for on-the-fly transformation of continuous information flows and operating method therefor
US6453365B1 (en) * 1998-02-11 2002-09-17 Globespanvirata, Inc. Direct memory access controller having decode circuit for compact instruction format
US6367005B1 (en) * 1998-04-21 2002-04-02 Idea Corporation Of Delaware System and method for synchronizing a register stack engine (RSE) and backing memory image with a processor's execution of instructions during a state saving context switch
US6314510B1 (en) * 1999-04-14 2001-11-06 Sun Microsystems, Inc. Microprocessor with reduced context switching overhead and corresponding method
US20020188771A1 (en) * 2001-06-06 2002-12-12 Mitsubishi Denki Kabushiki Kaisha Direct memory access controller for carrying out data transfer by determining whether or not burst access can be utilized in an external bus and access control method thereof
US20070266374A1 (en) * 2006-05-11 2007-11-15 Arm Limited Stack memory selection upon exception in a data processing system

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106486167A (zh) * 2015-08-24 2017-03-08 Hgst荷兰公司 改进闪速存储器清除的方法和***
CN106486167B (zh) * 2015-08-24 2019-11-15 Hgst荷兰公司 改进闪速存储器清除的方法和***
CN106681692A (zh) * 2015-11-09 2017-05-17 联发科技（新加坡）私人有限公司 控制装置、集成电路及任务栈的管理方法
CN106339338A (zh) * 2016-08-31 2017-01-18 天津国芯科技有限公司 一种可提高***性能的数据传输方法及装置
CN106339338B (zh) * 2016-08-31 2019-02-12 天津国芯科技有限公司 一种可提高***性能的数据传输方法及装置
WO2021227747A1 (zh) * 2020-05-12 2021-11-18 第四范式（北京）技术有限公司 操作数据的方法和装置以及管理持久化跳表的方法和装置

Also Published As

Publication number Publication date
US20130205298A1 (en) 2013-08-08
KR101996641B1 (ko) 2019-07-04
CN103246482B (zh) 2018-10-02
US9703593B2 (en) 2017-07-11
KR20130090526A (ko) 2013-08-14

Similar Documents

Publication Publication Date Title
CN103246482A (zh) 用于存储器覆盖的设备和方法
TWI441021B (zh) 使用多個較低連接埠數記憶體模擬單一記憶體之方法與裝置
JP5384576B2 (ja) 複数の異種のソリッドステート・ストレージ・ロケーションの選択的利用
US20110219207A1 (en) Reconfigurable processor and reconfigurable processing method
US20230196502A1 (en) Dynamic kernel memory space allocation
US4812981A (en) Memory management system improving the efficiency of fork operations
KR101667097B1 (ko) 시프트 가능 메모리
US20080195833A1 (en) Systems, methods and computer program products for operating a data processing system in which a file system's unit of memory allocation is coordinated with a storage system's read/write operation unit
CN102708065A (zh) 页面文件预留
EP2771885B1 (en) Shiftable memory supporting atomic operation
US11144319B1 (en) Redistribution of architected states for a processor register file
CN103782276A (zh) 从原始虚拟机到目的地虚拟机的操作转移
CN101847096B (zh) 包含栈变量函数的优化方法
CN105094691A (zh) 一种数据操作的方法、设备和***
CN103207810A (zh) 计算任务状态封装
CN110781016A (zh) 一种数据处理方法、装置、设备及介质
CN110569122B (zh) 多处理器***、多核处理设备及其操作方法
US20130173855A1 (en) Method of operating storage device including volatile memory and nonvolatile memory
CN103902369A (zh) 陷阱处理期间的协作线程阵列的粒度上下文切换
CN111459543B (zh) 一种管理寄存器文件单元的方法
US9558112B1 (en) Data management in a data storage device
CN103140834A (zh) 用于填充存储器区域的处理器支持
US10223260B2 (en) Compiler-generated memory mapping hints
US9658976B2 (en) Data writing system and method for DMA
US9753776B2 (en) Simultaneous multithreading resource sharing

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant