CN106330357B - 一种serdes的传输校验方法、节点与*** - Google Patents

一种serdes的传输校验方法、节点与*** Download PDF

Info

Publication number
CN106330357B
CN106330357B CN201510374614.0A CN201510374614A CN106330357B CN 106330357 B CN106330357 B CN 106330357B CN 201510374614 A CN201510374614 A CN 201510374614A CN 106330357 B CN106330357 B CN 106330357B
Authority
CN
China
Prior art keywords
serdes
synchronization frame
frame
receiving
transmitting terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510374614.0A
Other languages
English (en)
Other versions
CN106330357A (zh
Inventor
刘新良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen ZTE Microelectronics Technology Co Ltd
Original Assignee
Shenzhen ZTE Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen ZTE Microelectronics Technology Co Ltd filed Critical Shenzhen ZTE Microelectronics Technology Co Ltd
Priority to CN201510374614.0A priority Critical patent/CN106330357B/zh
Priority to PCT/CN2016/084314 priority patent/WO2017000737A1/zh
Priority to US15/574,718 priority patent/US10523235B2/en
Priority to EP16817101.5A priority patent/EP3319249B1/en
Publication of CN106330357A publication Critical patent/CN106330357A/zh
Application granted granted Critical
Publication of CN106330357B publication Critical patent/CN106330357B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/10—Arrangements for initial synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/30—Monitoring; Testing of propagation channels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40045—Details regarding the feeding of energy to the node from the bus
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00—Parallel/series conversion or vice versa
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Nonlinear Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

本发明实施例公开了一种SERDES的传输校验方法、节点与***。其中，所述方法包括：SERDES发送端向SERDES接收端发送第一同步帧；所述SERDES接收端接收到所述第一同步帧后，向所述SERDES发送端发送第二同步帧；所述SERDES发送端接收到所述第二同步帧后，向所述SERDES接收端发送第三同步帧，以使所述SERDES发送端和所述SERDES接收端分别确定自身的发送通路和接收通路均处于正常状态。

Description

一种SERDES的传输校验方法、节点与***
技术领域
本发明涉及数据通信接口技术，具体涉及一种SERDES的传输校验方法、节点与***。
背景技术
由于SERDES具有高速度高精度、引脚少，功耗低等特性，在现代通信芯片中被普遍采用。在采用SERDES进行板间或者片间数据通信的***中，常常会遇到SERDES不稳定的问题，导致这一现象的原因，一方面可能是SERDES参考时钟不稳定等内部原因导致，另一方面可能是板上走线不符合要求等外部原因导致。总之SERDES的数据通信是跟SERDES工作所需的外界条件密切相关的，包括时钟、复位、电源电压、磁场、电场等外界条件都有可能影响SERDES的稳定，而且这种影响不是完全可预知的。
如何保证SERDES通路的稳定，提供可靠的数据传输，相关技术中，对于该问题，尚无有效解决方案。
发明内容
为解决现有存在的技术问题，本发明实施例提供一种SERDES的传输校验方法、节点与***，能够提升SERDES通路的稳定性和可靠性。
为达到上述目的，本发明实施例的技术方案是这样实现的：
本发明实施例提供了一种SERDES的传输校验方法，所述方法包括：
SERDES发送端向SERDES接收端发送第一同步帧，接收到所述SERDES接收端发送的第二同步帧后，所述SERDES发送端确定自身的发送通路和接收通路均处于正常状态；
所述SERDES发送端向所述SERDES接收端发送第三同步帧。
上述方案中，所述第一同步帧、所述第二同步帧和所述第三同步帧的帧头中均设置有第一标识位和第二标识位；所述第一标识位置于预设数值时表征本端接收通道处于正常状态；所述第二标识位置于预设数值时表征对端接收通道处于正常状态。
本发明实施例还提供了一种SERDES的传输校验方法，所述方法包括：
SERDES接收端接收到SERDES发送端发送的第一同步帧后，向所述SERDES发送端发送第二同步帧；
所述SERDES接收端接收到所述SERDES发送端发送的第三同步帧后，所述SERDES接收端确定自身的发送通路和接收通路处于正常状态。
上述方案中，所述第一同步帧、所述第二同步帧和所述第三同步帧的帧头中均设置有第一标识位和第二标识位；所述第一标识位置于预设数值时表征本端接收通道处于正常状态；所述第二标识位置于预设数值时表征对端接收通道处于正常状态。
本发明实施例还提供了一种SERDES的传输校验方法，所述方法包括：
SERDES发送端向SERDES接收端发送第一同步帧；
所述SERDES接收端接收到所述第一同步帧后，向所述SERDES发送端发送第二同步帧；
所述SERDES发送端接收到所述第二同步帧后，所述SERDES发送端确定自身的发送通路和接收通路均处于正常状态，并向所述SERDES接收端发送第三同步帧，
所述SERDES接收端接收到所述第三同步帧后，所述SERDES接收端确定自身的发送通路和接收通路均处于正常状态。
上述方案中，所述第一同步帧、所述第二同步帧和所述第三同步帧的帧头中均设置有第一标识位和第二标识位；所述第一标识位置于预设数值时表征本端接收通道处于正常状态；所述第二标识位置于预设数值时表征对端接收通道处于正常状态。
上述方案中，所述SERDES发送端向SERDES接收端发送第一同步帧，包括：所述SERDES发送端间隔发送多个第一同步帧和K码；
相应的，所述SERDES接收端基于是否解码出K码判定接收通道是否处于正常状态。
本发明实施例还提供了一种SERDES发送端，所述SERDES发送端包括：第一发送单元和第一接收单元；其中，
所述第一发送单元，用于向SERDES接收端发送第一同步帧；还用于所述第一接收到单元接收到所述第二同步帧后，向所述SERDES接收端发送第三同步帧；
所述第一接收单元，用于接收所述SERDES接收端发送的第二同步帧。
上述方案中，所述第一同步帧、所述第二同步帧和所述第三同步帧的帧头中均设置有第一标识位和第二标识位；所述第一标识位置于预设数值时表征本端接收通道处于正常状态；所述第二标识位置于预设数值时表征对端接收通道处于正常状态。
本发明实施例还提供了一种SERDES接收端，所述SERDES接收端包括：第二发送单元和第二接收单元；其中，
所述第二接收单元，用于接收到SERDES发送端发送的第一同步帧；还用于接收到所述SERDES发送端发送的第三同步帧；
所述第二发送单元，用于所述第二接收单元接收到所述第一同步帧后，向所述SERDES发送端发送第二同步帧。
上述方案中，所述第一同步帧、所述第二同步帧和所述第三同步帧的帧头中均设置有第一标识位和第二标识位；所述第一标识位置于预设数值时表征本端接收通道处于正常状态；所述第二标识位置于预设数值时表征对端接收通道处于正常状态。
本发明实施例还提供了一种SERDES的传输校验***，所述***包括：SERDES发送端和SERDES接收端；其中，
所述SERDES发送端，用于向SERDES接收端发送第一同步帧；还用于接收到所述SERDES接收端所述第二同步帧后，确定自身的发送通路和接收通路均处于正常状态；向所述SERDES接收端发送第三同步帧；
所述SERDES接收端，用于接收到所述SERDES发送端发送的所述第一同步帧后，向所述SERDES发送端发送第二同步帧；还用于接收到所述SERDES发送端发送的所述第三同步帧后，确定自身的发送通路和接收通路均处于正常状态。
上述方案中，所述第一同步帧、所述第二同步帧和所述第三同步帧的帧头中均设置有第一标识位和第二标识位；所述第一标识位置于预设数值时表征本端接收通道处于正常状态；所述第二标识位置于预设数值时表征对端接收通道处于正常状态。
上述方案中，所述SERDES发送端，用于间隔发送多个第一同步帧和K码；
所述SERDES接收端，用于基于是否解码出K码判定接收通道是否处于正常状态。
本发明实施例提供的SERDES的传输校验方法、节点与***，通过SERDES发送端向SERDES接收端发送第一同步帧；所述SERDES接收端接收到所述第一同步帧后，向所述SERDES发送端发送第二同步帧；所述SERDES发送端接收到所述第二同步帧后，所述SERDES发送端确定自身的发送通路和接收通路均处于正常状态，并向所述SERDES接收端发送第三同步帧，所述SERDES接收端接收到所述第三同步帧后，所述SERDES接收端确定自身的发送通路和接收通路均处于正常状态。如此，采用本发明实施例的技术方案，通过SERDES两端互发三种同步帧的三次握手过程，使所述SERDES发送端和所述SERDES接收端均可确定自身的接收通道和发送通道是否处于正常状态，大大提升了数据传输的安全性，保证稳定的SERDES通路，提升用户的体验。
附图说明
图1为本发明实施例一的SERDES的传输校验方法的流程示意图；
图2为本发明实施例一的SERDES的传输校验方法的交互示意图；
图3为本发明实施例二中的帧结构的示意图；
图4为本发明实施例中的SERDES的传输校验方法基于状态的交互示意图；
图5为本发明实施例的SERDES的传输校验方法的应用示意图；
图6为本发明实施例的SERDES的传输校验***的组成结构示意图；
图7为本发明实施例的SERDES发送端的组成结构示意图；
图8为本发明实施例的SERDES接收端的组成结构示意图。
具体实施方式
下面结合附图及具体实施例对本发明作进一步详细的说明。
在本发明各种实施例中，为了保证SERDES通路的稳定，发明人在实际应用中发现，如果从SERDES的同步状态等信号来判断SERDES的工作状态，是极不可靠的。因为SERDES的同步需要一段时间稳定下来，所以有时会发现SERDES的同步状态拉高之后又会拉低，但是最终，同步状态应该是为高的。还有另外一种情况，SERDES通路的一端的状态是正常的，但是另一端的状态却还没有稳定，有时候甚至会出现某一端的SERDES错误状态不断报错的情况。以上场景说明了，一方面，SERDES的同步状态正常，不代表SERDES已经稳定了，这个同步状态一段时间内还可能反复；另一方面，SERDES通路一端的状态正常或者稳定，不代表另一端也正常或者稳定。综上所述，如果简单的根据SERDES同步状态等信号作为可以发送数据的依据，那么有可能SERDES通路依旧处于不稳定状态，即接收端接收不到正确的数据。
另一方面，由于SERDES的数据传输没有规定的握手信号，不能通过即时反馈了解数据传输的情况。比如在SERDES的发送端，当SERDES发出的数据到达SERDES的接收端，接收端无法马上通知SERDES发送端数据已经收到，SERDES接收端只能通过发一个响应数据的方式，用SERDES通路发送给SERDES发送端，使数据SERDES发送端获知SERDES接收端已经接收到数据。SERDES发送端通过收到响应数据这一现象，还可以推断，相对于SERDES发送端本身，SERDES通路的发送通道和接收通道都可以正常的收发数据。那么SERDES接收端怎么才能获知SERDES通路是正常的呢？它目前只是能接收到数据包，但是不清楚自身发出的数据包SERDES接收端能不能接收到。只要SERDES发送端，在接收到SERDES接收端返回的响应数据后，再向SERDES接收端发送一个“响应的响应消息”，SERDES接收端接收到这个“响应的响应消息”，就知道，相对于SERDES接收端本身，SERDES通路发送通道和接收通道也是正常的。通过这样的互发响应数据包的握手过程，SERDES通路的两端都可以确认SERDES通路是否处于正常状态。
基于此，提出本发明以下实施例。
实施例一
本发明实施例提供了一种SERDES的传输校验方法。图1为本发明实施例一的SERDES的传输校验方法的流程示意图；如图1所示，所述方法包括：
步骤101：SERDES发送端向SERDES接收端发送第一同步帧。
步骤102：所述SERDES接收端接收到所述第一同步帧后，向所述SERDES发送端发送第二同步帧。
步骤103：所述SERDES发送端接收到所述第二同步帧后，向所述SERDES接收端发送第三同步帧，以使所述SERDES发送端和所述SERDES接收端分别确定自身的发送通路和接收通路均处于正常状态。
本实施例中，所述SERDES发送端和所述SERDES接收端分别为SERDES通路的两端。其中，SERDES包括串行器(SERializer)和解串器(DESerializer)，所述串行器可以称为本实施例中所述的SERDES发送端(TX)，所述解串器可以称为本实施例中所述的SERDES接收端(RX)，以实现在发送端多路低速并行信号被转换成高速串行信号，经过传输媒体(光缆或铜线)传输，在接收端高速串行信号重新转换成低速并行信号。
图2为本发明实施例一的SERDES的传输校验方法的交互示意图；所述SERDES发送端和所述SERDES接收端之间的交互具体可如图2所示。本实施例中的SERDES的传输校验方法包括：
步骤201：当所述SERDES发送端检测到当前处于正常状态时，发出第一同步帧，本实施例中所述第一同步帧记为patern0。
步骤202：当所述SERDES接收端接收到patern0后，所述SERDES接收端一方面可确定自身的接收通道处于正常状态，另一方面也可获知所述SERDES发送端的发送通道处于正常状态。进一步地，所述SERDES接收端向所述SERDES发送端发送第二同步帧，本实施例中所述第二同步帧记为patern1。
步骤203：所述SERDES发送端接收到patern1后，所述SERDES发送端一方面可确定自身的发送通道和接收通道均处于正常状态，另一方面也可确定所述SERDES接收端的发送通道处于正常状态。进一步地，所述SERDES发送端向所述SERDES接收端发送第三同步帧，本实施例中所述第三同步帧记为patern2。所述SERDES接收端接收到patern2后，所述SERDES可确定自身的接收通道和发送通道均处于正常状态。
基于此，本发明实施例通过发送第一同步帧、接收第二同步帧和发送第三同步帧的三次握手过程，使所述SERDES发送端和所述SERDES接收端均可确定自身的接收通道和发送通道是否处于正常状态，大大提升了数据传输的安全性。
采用本发明实施例的技术方案，通过SERDES两端互发三种同步帧的三次握手过程，使所述SERDES发送端和所述SERDES接收端均可确定自身的接收通道和发送通道是否处于正常状态，大大提升了数据传输的安全性，保证稳定的SERDES通路，提升用户的体验。
实施例二
基于实施例一提供的SERDES的传输校验方法，在本实施例中，所述第一同步帧、所述第二同步帧和所述第三同步帧的帧头中均设置有第一标识位和第二标识位；所述第一标识位置于预设数值时表征本端接收通道处于正常状态；所述第二标识位置于预设数值时表征对端接收通道处于正常状态。
本实施例中，所述第一同步帧、所述第二同步帧和所述第三同步帧均可称为同步帧。本实施例中，所述SERDES发送端和所述SERDES接收端之间传输同步帧之外，还传输数据帧；所述同步帧和所述数据帧在本实施例中可称为私有帧。图3为本发明实施例二中的帧结构的示意图；如图3所示，所述私有帧的帧结构包括：帧头(FH，Frame Header)、控制信息(FC，Frame Control)、净荷(FP，Frame Payload)和循环冗余校验码(CRC，CyclicRedundancy Check)。假设SERDES接口的位宽为16比特(bit)，净荷(FP)的大小优选为数据帧长度可以整除所述位宽大小，并且满足***对速率的要求；在一种实施方式中，净荷(FP)大小可以为32字节。表1为私有帧的具体映射关系示意表，如表1所示，当所述私有帧为同步帧时，帧头的比特位15置为0，表征当前帧为同步帧，并且当所述私有帧为同步帧时，帧结构中不包括净荷(FP)域。当所述私有帧为数据帧时，帧头的比特位15置为1，表征当前帧为数据帧；所述数据帧的净荷(FP)域用于携带用户数据。在本实施方式中，所述私有帧的帧结构中CRC部分为可选部分，用于告警。无论是同步帧或是数据帧，帧结构中，帧头的比特位8和比特位7携带有表征是否同步的标记，在本实施方式中，比特位8用于指示本端SERDES接收通道已经字符同步；比特位7用于指示对端SERDES接收通道已经字符同步，以便使SERDES发送端和SERDES接收端均可以以此判定自身的接收通道和发送通道是否处于正常状态，使SERDES传输更加稳定可靠。
表1
作为一种实施方式，本发明实施例中，在通过SERDES通路传输用户数据过程中，即传输数据帧时，采用如表1所示的帧结构对用户数据进行封装，即在数据帧中设置表征本端和对端是否同步的标记，以便在用户数据传输过程中确定当前SERDES发送端或SERDES接收端是否已经同步，从而保证数据传输的稳定性和可靠性。
作为本实施例的另一种实施方式，所述SERDES发送端向SERDES接收端发送第一同步帧，包括：所述SERDES发送端间隔发送多个第一同步帧和K码；
相应的，所述SERDES接收端基于是否解码出K码判定接收通道是否处于正常状态。
具体的，所述SERDES发送端可间隔的发送多个同步帧(本实施例中为第一同步帧，在其他实施方式中也可以为第二同步帧或第三同步帧)和K码，例如发送同步帧、K码、同步帧、K码等方式间隔发送；其中，SERDES接收端在解码时，通过是否解码获得K码用来判断在传输过程中(即串并转换过程中)，字符边界是否正确；当解码获得K码时，则确定在传输过程中的字符边界正确；当解码未获得K码时，则确定在传输过程中的字符边界不正确，需要向后移动一个帧位，等到响应时间后再继续判断是否解码获得K码，直至成功获得K码为止。
基于实施例一和实施例二提供的SERDES的传输校验方法，图4为本发明实施例中的SERDES的传输校验方法基于状态的交互示意图；如图4所示，在本实施例中，预先设置四个状态：空闲(IDLE)态、TXP0状态、TXP1状态和等待(WAIT)状态；其中，
IDLE态：上电复位后，SERDES完成状态同步后的初始状态。在IDLE状态，如果SERDES通路的一端没有收到patern0同步帧，则状态切换到partern0同步帧的发送状态TXP0状态；如果在IDLE状态接收到了patern0同步帧，则状态切换至patern1同步帧的发送状态TXP1状态；
TXP0状态：这是patern0同步帧的发送状态，发出patern0同步帧，等待对端返回的patern1同步帧；当接收到patern1同步帧时，则表明当前收发通路正常，切换至等待状态(WAIT)。在一种实施方式中，在TXP0状态，需要不断的发出patern0同步帧，直到接收到足够数量的patern1同步帧为止。如果等待预设时间都没有patern1同步帧返回，则判定超时，状态跳转回IDLE状态，同时产生中断上报。
TXP1状态：这是patern1同步帧的发送状态。由于已经接收到了patern0同步帧，需要返回patern1同步帧给对端确认。在一种实施方式中，通过返回一定数量的patern1同步帧，表明自己已经收到了初始的patern0同步帧，并且等待对端返回确认传输的patern2同步帧。TXP1状态下，TX端不断的发送patern2同步帧，同时RX端接收到一定数量的patern2同步帧，表明整个握手过程完成，状态切换至等待状态(WAIT)。但是，如果在TXP1状态等待预设时间都没有patern2同步帧返回，则判定超时，状态切换至IDLE状态，同时产生中断上报。
WAIT状态：所述状态是为了防止SERDES的两端退出握手检测机制的时间不一致，导致检测同步帧泄露到用户接口，而增加的一个延时等待的状态。在WAIT状态下，首先RX端检测收到的patern2同步帧，再连续预设时间(MAX_RX_DELAY)内都不再收到patern2包时，表明握手过程结束，RX端从自动检测机制切换到正常的输出通道，从SERDES收到的数据帧直接被输出给用户接口。当WAIT状态下，patern2同步帧停止的时间超过更长的一段时间(MAX_DELAY)，以确保SERDES两端都已经完成整个握手过程时，TX端从自动检测机制切换到正常的用户通道，至此，SERDES的发送和接收通道都可以通过用户层的收发接口来收发数据帧。
基于上述四种状态的描述，则在本实施方式中，所述SERDES的传输校验方法包括：
步骤301：上电复位后，SERDES通路的一端在完成状态同步后，处于IDLE态，在IDLE态下，在第一预设时间内没有接收到patern0同步帧时，切换至TXP0状态，发出patern0同步帧，此时，SERDES通路的一端作为发送(TX)端。
步骤302：SERDES通路的另一端在IDLE态下，在所述预设时间内接收到patern0同步帧后，切换至patern1同步帧的发送状态TXP1状态，此时，所述SERDES通路的另一端作为接收(RX)端，并且发送patern1同步帧至TX端。
步骤303：所述TX端在TXP0状态下，等待RX端返回的patern1同步帧，当接收到patern1同步帧时，表明所述TX端的收发通路正常，切换至等待状态(WAIT)，并向RX端发送patern2同步帧。
步骤304：RX端在TXP1状态下，等待TX端返回确认传输的patern2同步帧，当接收到patern2同步帧后，表明所述RX端的收发通路正常，切换至等待状态(WAIT)，握手过程结束。
下面结合具体的应用对本发明实施例的SERDES的传输校验方法进行详细说明。
图5为本发明实施例的SERDES的传输校验方法的应用示意图；如图5所示，包括节点A和节点B；A_rx和A_tx分别代表A节点的接收端和发送端，B_rx和B_tx分别代表B节点的接收端和发送端和发送端；S代表同步帧，K代表K码，D代表数据帧。如图5所示，包括三个过程：
Step1：A节点复位完成后，A_tx间隔发送同步帧和K码；K码是为了接收端采用8B/10B解码方式能够解码出K码，来判断SERDES在串并转换时的字符边界是否正确；当接收端接收到K码则表示字符边界正确；当接收端接收不到K码，则配置A_rx通道字符边界顺序向后移动1个帧位(UI)，等待SERDES响应时间后再继续判断，直到成功接收到K码为止。其中，间隔发送的同步帧和K码中，K码的发送个数大于N值(N可预先配置，比如可配置为20)；当接收端接收到N-1个K码，则表示SERDES已经字符同步。字符同步确保了接收数据的正确性。本过程如图5中①所示；然后跳转至Step2。
Step2：A_tx继续间隔发送同步帧和K码，A_rx连续检测到3次同步帧，则通知A_tx在同步帧头的帧头比特位8置为1，表示A_rx已经至少收到3次同步帧，如图5中②所示。当A_rx接收到的同步帧的帧头比特位8为1时，表示B_rx已经至少收到三次同步帧，则通知A_tx再至少发送一次同步帧，其帧头比特位7置为1，当A_rx接收到帧头比特位7为1的同步帧时，表示A节点获知通信双方A_rx和B_rx都已经同步，即节点同步。使得收发双方都均获知对方可以正确的接收和发送数据，增加了数据传输的安全性。如图5中节点③所示。跳转至Step3。
Step3：A_tx开始发送数据帧。所述数据帧携带有用户数据的时序信息，为了保证收发完整的数据包，要求从用户数据的帧头开始发送。此时为了提高信道利用率，中间间隔的K码可以为1～3个长度。同时基于所述数据帧中携带的表征本端和对端是否同步的标记实时检测SERDES是否失步。由于每隔一个数据帧就会有K码发送，因此可连续检测数据帧加上K码的长度；如果接收端未解码出K码，则认为SERDES失步，上报告警。即失步检测，可以及时的发现数据是否安全到达对端节点。同时跳转至Step1。
在本示意中，A节点和B节点属于对称节点，因此两者的操作完全相同。因此基于B节点的SERDES的传输校验方法不再赘述。其中，CRC检查作为可靠性设计的一部分，为可选项，可以协助检查SERDES的误码情况。使用计数器累加所发送的帧数以及错误的帧数。
采用本发明实施例的技术方案，一方面通过SERDES两端互发三种同步帧的三次握手过程，使所述SERDES发送端和所述SERDES接收端均可确定自身的接收通道和发送通道是否处于正常状态，大大提升了数据传输的安全性，保证稳定的SERDES通路，提升用户的体验；另一方面在传输数据帧时，在数据帧中封装了表征本端和对端是否同步的标记，以便在用户数据传输过程中确定当前SERDES发送端或SERDES接收端是否已经同步，从而保证数据传输的稳定性和可靠性；最后，通过在数据帧或同步帧中***K码，可以及时的发现SERDES通路是否异常，及时发现数据是否安全到达对端，从而提升了数据传输的安全性。
实施例三
本发明实施例还提供了一种SERDES的传输校验方法，本实施例所述的SERDES的传输校验方法应用于发送端。所述方法包括：
步骤401：SERDES发送端向SERDES接收端发送第一同步帧，接收到所述SERDES接收端发送的第二同步帧后，所述SERDES发送端确定自身的发送通路和接收通路均处于正常状态。
步骤402：所述SERDES发送端向所述SERDES接收端发送第三同步帧。
其中，所述第一同步帧、所述第二同步帧和所述第三同步帧的帧头中均设置有第一标识位和第二标识位；所述第一标识位置于预设数值时表征本端接收通道处于正常状态；所述第二标识位置于预设数值时表征对端接收通道处于正常状态。
实施例四
本发明实施例还提供了一种SERDES的传输校验方法，本实施例所述的SERDES的传输校验方法应用于接收端。所述方法包括：
步骤501：SERDES接收端接收到SERDES发送端发送的第一同步帧后，向所述SERDES发送端发送第二同步帧。
步骤502：所述SERDES接收端接收到所述SERDES发送端发送的第三同步帧后，所述SERDES接收端确定自身的发送通路和接收通路处于正常状态。
其中，所述第一同步帧、所述第二同步帧和所述第三同步帧的帧头中均设置有第一标识位和第二标识位；所述第一标识位置于预设数值时表征本端接收通道处于正常状态；所述第二标识位置于预设数值时表征对端接收通道处于正常状态。
本发明实施例三和实施例四所述的SERDES的传输校验方法分别从SERDES发送端的SERDES接收端作为执行主体对本发明实施例的SERDES的传输校验方法进行说明，实施例三和实施例中的具体描述可参照实施例一和实施例二所述，这里不再赘述。
实施例五
本发明实施例提供了一种SERDES的传输校验***。图6为本发明实施例的SERDES的传输校验***的组成结构示意图；如图6所示，所述***包括：SERDES发送端和SERDES接收端；其中，
所述SERDES发送端，用于向SERDES接收端发送第一同步帧；还用于接收到所述SERDES接收端所述第二同步帧后，确定自身的发送通路和接收通路均处于正常状态；向所述SERDES接收端发送第三同步帧；
所述SERDES接收端，用于接收到所述SERDES发送端发送的所述第一同步帧后，向所述SERDES发送端发送第二同步帧；还用于接收到所述SERDES发送端发送的所述第三同步帧后，确定自身的发送通路和接收通路均处于正常状态。
其中，所述第一同步帧、所述第二同步帧和所述第三同步帧的帧头中均设置有第一标识位和第二标识位；所述第一标识位置于预设数值时表征本端接收通道处于正常状态；所述第二标识位置于预设数值时表征对端接收通道处于正常状态。
具体的，所述第一同步帧、所述第二同步帧和所述第三同步帧均可称为同步帧。本实施例中，所述SERDES发送端和所述SERDES接收端之间传输同步帧之外，还传输数据帧；所述同步帧和所述数据帧在本实施例中可称为私有帧。如图3所示，所述私有帧的帧结构包括：帧头(FH)、控制信息(FC)、净荷(FP)和循环冗余校验码(CRC)。假设SERDES接口的位宽为16比特(bit)，净荷(FP)的大小优选为数据帧长度可以整除所述位宽大小，并且满足***对速率的要求；在一种实施方式中，净荷(FP)大小可以为32。如表1所示，当所述私有帧为同步帧时，帧头的比特位15置为0，表征当前帧为同步帧，并且当所述私有帧为同步帧时，帧结构中不包括净荷(FP)域。当所述私有帧为数据帧时，帧头的比特位15置为1，表征当前帧为数据帧；所述数据帧的净荷(FP)域用于携带用户数据。在本实施方式中，所述私有帧的帧结构中CRC部分为可选部分，用于告警，且CRC满足以下公式：G(x)＝X16+X15+X2+1。无论是同步帧或是数据帧，帧结构中，帧头的比特位8和比特位7携带有表征是否同步的标记，在本实施方式中，比特位8用于指示本端SERDES接收通道已经字符同步；比特位7用于指示对端SERDES接收通道已经字符同步，以便使SERDES发送端和SERDES接收端均可以以此判定自身的接收通道和发送通道是否处于正常状态，使SERDES传输更加稳定可靠。
作为一种实施方式，本发明实施例中，在通过SERDES通路传输用户数据过程中，即所述SERDES发送端传输数据帧时，采用如表1所示的帧结构对用户数据进行封装，即在数据帧中设置表征本端和对端是否同步的标记，以便在用户数据传输过程中确定当前SERDES发送端或SERDES接收端是否已经同步，从而保证数据传输的稳定性和可靠性。
作为一种实施方式，所述SERDES发送端，用于间隔发送多个第一同步帧和K码；
所述SERDES接收端，用于基于是否解码出K码判定接收通道是否处于正常状态。
具体的，所述SERDES发送端可间隔的发送多个同步帧(本实施例中为第一同步帧，在其他实施方式中也可以为第二同步帧或第三同步帧)和K码，例如发送同步帧、K码、同步帧、K码等方式间隔发送；其中，SERDES接收端在解码时，通过是否解码获得K码用来判断在传输过程中(即串并转换过程中)，字符边界是否正确；当解码获得K码时，则确定在传输过程中的字符边界正确；当解码未获得K码时，则确定在传输过程中的字符边界不正确，需要向后移动一个帧位，等到响应时间后再继续判断是否解码获得K码，直至成功获得K码为止。
本领域技术人员应当理解，本发明实施例的SERDES的传输校验***中各节点的功能，可参照前述SERDES的传输校验方法的相关描述而理解，本发明实施例的SERDES的传输校验***中各节点，可通过实现本发明实施例所述的功能的模拟电路而实现，也可以通过执行本发明实施例所述的功能的软件在智能终端上的运行而实现。
实施例六
本发明实施例还提供了一种SERDES发送端。图7为本发明实施例的SERDES发送端的组成结构示意图；如图7所示，所述SERDES发送端包括：第一发送单元和第一接收单元；其中，
所述第一发送单元，用于向SERDES接收端发送第一同步帧；还用于所述第一接收到单元接收到所述第二同步帧后，向所述SERDES接收端发送第三同步帧；
所述第一接收单元，用于接收所述SERDES接收端发送的第二同步帧。
其中，所述第一同步帧、所述第二同步帧和所述第三同步帧的帧头中均设置有第一标识位和第二标识位；所述第一标识位置于预设数值时表征本端接收通道处于正常状态；所述第二标识位置于预设数值时表征对端接收通道处于正常状态。
具体的，所述第一同步帧、所述第二同步帧和所述第三同步帧均可称为同步帧。本实施例中，所述SERDES发送端和所述SERDES接收端之间传输同步帧之外，还传输数据帧；所述同步帧和所述数据帧在本实施例中可称为私有帧。如图3所示，所述私有帧的帧结构包括：帧头(FH)、控制信息(FC)、净荷(FP)和循环冗余校验码(CRC)。假设SERDES接口的位宽为16比特(bit)，净荷(FP)的大小优选为数据帧长度可以整除所述位宽大小，并且满足***对速率的要求；在一种实施方式中，净荷(FP)大小可以为32。如表1所示，当所述私有帧为同步帧时，帧头的比特位15置为0，表征当前帧为同步帧，并且当所述私有帧为同步帧时，帧结构中不包括净荷(FP)域。当所述私有帧为数据帧时，帧头的比特位15置为1，表征当前帧为数据帧；所述数据帧的净荷(FP)域用于携带用户数据。在本实施方式中，所述私有帧的帧结构中CRC部分为可选部分，用于告警，且CRC满足以下公式：G(x)＝X16+X15+X2+1。无论是同步帧或是数据帧，帧结构中，帧头的比特位8和比特位7携带有表征是否同步的标记，在本实施方式中，比特位8用于指示本端SERDES接收通道已经字符同步；比特位7用于指示对端SERDES接收通道已经字符同步，以便使SERDES发送端和SERDES接收端均可以以此判定自身的接收通道和发送通道是否处于正常状态，使SERDES传输更加稳定可靠。
作为一种实施方式，所述第一发送单元，还用于发送数据帧时，采用如表1所示的帧结构对用户数据进行封装，即在数据帧中设置表征本端和对端是否同步的标记，以便在用户数据传输过程中确定当前SERDES发送端或SERDES接收端是否已经同步，从而保证数据传输的稳定性和可靠性。
作为一种实施方式，所述第一发送单元，还用于间隔发送多个第一同步帧和K码至接收端，以便于接收端解码时，通过是否解码获得K码用来判断在传输过程中(即串并转换过程中)，字符边界是否正确。
具体的，所述第一发送单元可间隔的发送多个同步帧(本实施例中为第一同步帧，在其他实施方式中也可以为第二同步帧或第三同步帧)和K码，例如发送同步帧、K码、同步帧、K码等方式间隔发送；其中，SERDES接收端在解码时，通过是否解码获得K码用来判断在传输过程中(即串并转换过程中)，字符边界是否正确；当解码获得K码时，则确定在传输过程中的字符边界正确；当解码未获得K码时，则确定在传输过程中的字符边界不正确，需要向后移动一个帧位，等到响应时间后再继续判断是否解码获得K码，直至成功获得K码为止。
本领域技术人员应当理解，本发明实施例的SERDES发送端中各处理模块的功能，可参照前述SERDES的传输校验方法的相关描述而理解，本发明实施例的SERDES发送端中各处理模块，可通过实现本发明实施例所述的功能的模拟电路而实现，也可以通过执行本发明实施例所述的功能的软件在智能终端上的运行而实现。
实施例七
本发明实施例还提供了一种SERDES接收端。图8为本发明实施例的SERDES接收端的组成结构示意图，如图8所示，所述SERDES接收端包括：第二发送单元和第二接收单元；其中，
所述第二接收单元，用于接收到SERDES发送端发送的第一同步帧；还用于接收到所述SERDES发送端发送的第三同步帧；
所述第二发送单元，用于所述第二接收单元接收到所述第一同步帧后，向所述SERDES发送端发送第二同步帧。
其中，所述第一同步帧、所述第二同步帧和所述第三同步帧的帧头中均设置有第一标识位和第二标识位；所述第一标识位置于预设数值时表征本端接收通道处于正常状态；所述第二标识位置于预设数值时表征对端接收通道处于正常状态。
具体的，所述第一同步帧、所述第二同步帧和所述第三同步帧均可称为同步帧。本实施例中，所述SERDES发送端和所述SERDES接收端之间传输同步帧之外，还传输数据帧；所述同步帧和所述数据帧在本实施例中可称为私有帧。如图3所示，所述私有帧的帧结构包括：帧头(FH)、控制信息(FC)、净荷(FP)和循环冗余校验码(CRC)。假设SERDES接口的位宽为16比特(bit)，净荷(FP)的大小优选为数据帧长度可以整除所述位宽大小，并且满足***对速率的要求；在一种实施方式中，净荷(FP)大小可以为32。如表1所示，当所述私有帧为同步帧时，帧头的比特位15置为0，表征当前帧为同步帧，并且当所述私有帧为同步帧时，帧结构中不包括净荷(FP)域。当所述私有帧为数据帧时，帧头的比特位15置为1，表征当前帧为数据帧；所述数据帧的净荷(FP)域用于携带用户数据。在本实施方式中，所述私有帧的帧结构中CRC部分为可选部分，用于告警，且CRC满足以下公式：G(x)＝X16+X15+X2+1。无论是同步帧或是数据帧，帧结构中，帧头的比特位8和比特位7携带有表征是否同步的标记，在本实施方式中，比特位8用于指示本端SERDES接收通道已经字符同步；比特位7用于指示对端SERDES接收通道已经字符同步，以便使SERDES发送端和SERDES接收端均可以以此判定自身的接收通道和发送通道是否处于正常状态，使SERDES传输更加稳定可靠。
作为一种实施方式，所述第二接收单元，还用于基于是否解码出K码判定接收通道是否处于正常状态。
具体的，所述SERDES发送端可间隔的发送多个同步帧(本实施例中为第一同步帧，在其他实施方式中也可以为第二同步帧或第三同步帧)和K码，例如发送同步帧、K码、同步帧、K码等方式间隔发送；其中，所述第二接收单元在解码时，通过是否解码获得K码用来判断在传输过程中(即串并转换过程中)，字符边界是否正确；当解码获得K码时，则确定在传输过程中的字符边界正确；当解码未获得K码时，则确定在传输过程中的字符边界不正确，需要向后移动一个帧位，等到响应时间后再继续判断是否解码获得K码，直至成功获得K码为止。
本领域技术人员应当理解，本发明实施例的SERDES接收端中各处理模块的功能，可参照前述SERDES的传输校验方法的相关描述而理解，本发明实施例的SERDES接收端中各处理模块，可通过实现本发明实施例所述的功能的模拟电路而实现，也可以通过执行本发明实施例所述的功能的软件在智能终端上的运行而实现。
本发明实施例六和实施例七中，所述SERDES发送端和所述SERDES接收端在实际应用中，可由采用SERDES接口的节点设备实现，所述SERDES发送端中的第一发送单元和第一接收单元，在实际应用中，可由所述SERDES发送端中的收发天线或收发机实现。所述SERDES接收端中的第二发送单元和第二接收单元，在实际应用中，可由所述SERDES接收端中的收发天线或收发机实现。
在本申请所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个***，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。
上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元，即可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。
另外，在本发明各实施例中的各功能单元可以全部集成在一个处理单元中，也可以是各单元分别单独作为一个单元，也可以两个或两个以上单元集成在一个单元中；上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：移动存储设备、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
或者，本发明上述集成的单元如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明实施例的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机、服务器、或者网络设备等)执行本发明各个实施例所述方法的全部或部分。而前述的存储介质包括：移动存储设备、ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (12)

1.一种SERDES的传输校验方法，其特征在于，所述方法包括：
SERDES发送端向SERDES接收端发送第一同步帧，接收到所述SERDES接收端发送的第二同步帧后，所述SERDES发送端确定自身的发送通路和接收通路均处于正常状态；其中，所述发送第一同步帧，包括：间隔发送多个第一同步帧和K码；所述第二同步帧由所述SERDES接收端接收第一同步帧后基于所述第一同步帧确定并发送；
所述SERDES发送端向所述SERDES接收端发送第三同步帧。
2.根据权利要求1所述的方法，其特征在于，所述第一同步帧、所述第二同步帧和所述第三同步帧的帧头中均设置有第一标识位和第二标识位；所述第一标识位置于预设数值时表征本端接收通道处于正常状态；所述第二标识位置于预设数值时表征对端接收通道处于正常状态。
3.一种SERDES的传输校验方法，其特征在于，所述方法包括：
SERDES接收端接收到SERDES发送端发送的第一同步帧后，向所述SERDES发送端发送第二同步帧；其中，所述SERDES接收端接收到SERDES发送端发送的第一同步帧，包括：所述SERDES接收端接收到SERDES发送端间隔发送的多个第一同步帧和K码，所述SERDES接收端基于是否解码出K码判定接收通道是否处于正常状态；
所述SERDES接收端接收到所述SERDES发送端发送的第三同步帧后，所述SERDES接收端确定自身的发送通路和接收通路处于正常状态。
4.根据权利要求3所述的方法，其特征在于，所述第一同步帧、所述第二同步帧和所述第三同步帧的帧头中均设置有第一标识位和第二标识位；所述第一标识位置于预设数值时表征本端接收通道处于正常状态；所述第二标识位置于预设数值时表征对端接收通道处于正常状态。
5.一种SERDES的传输校验方法，其特征在于，所述方法包括：
SERDES发送端向SERDES接收端发送第一同步帧；
所述SERDES接收端接收到所述第一同步帧后，向所述SERDES发送端发送第二同步帧；
所述SERDES发送端接收到所述第二同步帧后，所述SERDES发送端确定自身的发送通路和接收通路均处于正常状态，并向所述SERDES接收端发送第三同步帧，
所述SERDES接收端接收到所述第三同步帧后，所述SERDES接收端确定自身的发送通路和接收通路均处于正常状态；
其中，所述发送第一同步帧，包括：间隔发送多个第一同步帧和K码；
相应的，所述SERDES接收端基于是否解码出K码判定接收通道是否处于正常状态。
6.根据权利要求5所述的方法，其特征在于，所述第一同步帧、所述第二同步帧和所述第三同步帧的帧头中均设置有第一标识位和第二标识位；所述第一标识位置于预设数值时表征本端接收通道处于正常状态；所述第二标识位置于预设数值时表征对端接收通道处于正常状态。
7.一种SERDES发送端，其特征在于，所述SERDES发送端包括：第一发送单元和第一接收单元；其中，
所述第一发送单元，用于向SERDES接收端发送第一同步帧；还用于所述第一接收单元接收到第二同步帧后，确定自身的发送通路和接收通路均处于正常状态，向所述SERDES接收端发送第三同步帧；其中，所述发送第一同步帧，包括：间隔发送多个第一同步帧和K码；
所述第一接收单元，用于接收所述SERDES接收端发送的第二同步帧；所述第二同步帧由所述SERDES接收端接收第一同步帧后基于所述第一同步帧确定并发送。
8.根据权利要求7所述的SERDES发送端，其特征在于，所述第一同步帧、所述第二同步帧和所述第三同步帧的帧头中均设置有第一标识位和第二标识位；所述第一标识位置于预设数值时表征本端接收通道处于正常状态；所述第二标识位置于预设数值时表征对端接收通道处于正常状态。
9.一种SERDES接收端，其特征在于，所述SERDES接收端包括：第二发送单元和第二接收单元；其中，
所述第二接收单元，用于接收到SERDES发送端发送的第一同步帧；还用于接收到所述SERDES发送端发送的第三同步帧；其中，所述接收到SERDES发送端发送的第一同步帧，包括：接收到SERDES发送端间隔发送的多个第一同步帧和K码；
所述第二发送单元，用于所述第二接收单元接收到所述第一同步帧后，基于是否解码出K码判定接收通道是否处于正常状态；向所述SERDES发送端发送第二同步帧。
10.根据权利要求9所述的SERDES接收端，其特征在于，所述第一同步帧、所述第二同步帧和所述第三同步帧的帧头中均设置有第一标识位和第二标识位；所述第一标识位置于预设数值时表征本端接收通道处于正常状态；所述第二标识位置于预设数值时表征对端接收通道处于正常状态。
11.一种SERDES的传输校验***，其特征在于，所述***包括：SERDES发送端和SERDES接收端；其中，
所述SERDES发送端，用于向SERDES接收端发送第一同步帧；还用于接收到所述SERDES接收端第二同步帧后，确定自身的发送通路和接收通路均处于正常状态；向所述SERDES接收端发送第三同步帧；所述发送第一同步帧，包括：间隔发送多个第一同步帧和K码；
所述SERDES接收端，用于接收到所述SERDES发送端发送的所述第一同步帧后，向所述SERDES发送端发送第二同步帧；还用于接收到所述SERDES发送端发送的所述第三同步帧后，确定自身的发送通路和接收通路均处于正常状态；所述接收到SERDES发送端发送的第一同步帧，包括：接收到SERDES发送端间隔发送的多个第一同步帧和K码，所述SERDES接收端，用于基于是否解码出K码判定接收通道是否处于正常状态。
12.根据权利要求11所述的传输校验***，其特征在于，所述第一同步帧、所述第二同步帧和所述第三同步帧的帧头中均设置有第一标识位和第二标识位；所述第一标识位置于预设数值时表征本端接收通道处于正常状态；所述第二标识位置于预设数值时表征对端接收通道处于正常状态。
CN201510374614.0A 2015-06-30 2015-06-30 一种serdes的传输校验方法、节点与*** Active CN106330357B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201510374614.0A CN106330357B (zh) 2015-06-30 2015-06-30 一种serdes的传输校验方法、节点与***
PCT/CN2016/084314 WO2017000737A1 (zh) 2015-06-30 2016-06-01 一种传输校验方法、节点、***与计算机存储介质
US15/574,718 US10523235B2 (en) 2015-06-30 2016-06-01 Transmission checking method, node, system and computer storage medium
EP16817101.5A EP3319249B1 (en) 2015-06-30 2016-06-01 Transmission checking method, node, system and computer storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510374614.0A CN106330357B (zh) 2015-06-30 2015-06-30 一种serdes的传输校验方法、节点与***

Publications (2)

Publication Number Publication Date
CN106330357A CN106330357A (zh) 2017-01-11
CN106330357B true CN106330357B (zh) 2019-11-15

Family

ID=57607899

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510374614.0A Active CN106330357B (zh) 2015-06-30 2015-06-30 一种serdes的传输校验方法、节点与***

Country Status (4)

Country Link
US (1) US10523235B2 (zh)
EP (1) EP3319249B1 (zh)
CN (1) CN106330357B (zh)
WO (1) WO2017000737A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109905199B (zh) * 2017-12-08 2021-07-09 中国科学院上海高等研究院 一种非对称k码编解码的串行通信数据极性恢复方法
CN114860637A (zh) * 2021-01-20 2022-08-05 华为技术有限公司 通信电路及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1859358A (zh) * 2005-07-08 2006-11-08 华为技术有限公司 一种均衡复数条并行的串行反串行链路数据的方法
CN102594484A (zh) * 2011-01-05 2012-07-18 中兴通讯股份有限公司 一种高速串行传输链路异常检测重组的方法及装置
CN104009823A (zh) * 2014-06-02 2014-08-27 复旦大学 一种SerDes技术中的错位检测与纠错电路

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60219566T2 (de) * 2001-09-27 2008-01-03 Alcatel Canada Inc., Kanata Verfahren zur Synchronisierung parallel optischer Verbindungen zwischen Kommunkationskomponenten
US7721159B2 (en) * 2005-02-11 2010-05-18 Hewlett-Packard Development Company, L.P. Passing debug information
US7570708B2 (en) 2005-01-31 2009-08-04 Agere Systems Inc. Serdes auto calibration and load balancing
US7855969B2 (en) * 2005-05-24 2010-12-21 Lsi Corporation Selective test point for high speed SERDES cores in semiconductor design
CN2938595Y (zh) 2006-02-20 2007-08-22 上海欣泰通信技术有限公司 一种用于板间通信的高速串行接口装置
JP4741991B2 (ja) 2006-07-14 2011-08-10 株式会社日立製作所 シリアアライザ／デシリアライザ方式の転送装置
US7403035B1 (en) 2007-04-19 2008-07-22 Altera Corporation Low-power transceiver architectures for programmable logic integrated circuit devices
CN101442380B (zh) 2007-11-20 2013-02-13 大唐移动通信设备有限公司 基于高速串行接口编码方式的误码率测试方法与装置
CN101276317A (zh) 2008-05-13 2008-10-01 深圳华为通信技术有限公司 数据传输方法、数据传输***及终端
CN101448029A (zh) * 2008-12-22 2009-06-03 华为技术有限公司 一种共用面板接口的方法、监控装置及通信设备
US8116409B1 (en) 2009-01-28 2012-02-14 Pmc-Sierra, Inc. Method and apparatus for SerDes jitter tolerance improvement
US8094705B2 (en) 2009-03-12 2012-01-10 Oracle America, Inc. Fast SERDES I/O characterization
US20110179315A1 (en) 2010-01-21 2011-07-21 Brocade Communications Systems, Inc. Serdes link error management
CN103716118B (zh) 2012-09-28 2017-03-29 京信通信***（中国）有限公司 一种自适应多速率的数据发送和接收方法及装置
CN103401551B (zh) 2013-08-23 2016-03-30 中国人民解放军国防科学技术大学 一种SerDes技术中高速串行信号的采样方法及装置
CA2871868A1 (en) * 2013-11-21 2015-05-21 Siliconpro Inc. Apparatus and methods for partitioning an integrated circuit design into multiple programmable devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1859358A (zh) * 2005-07-08 2006-11-08 华为技术有限公司 一种均衡复数条并行的串行反串行链路数据的方法
CN102594484A (zh) * 2011-01-05 2012-07-18 中兴通讯股份有限公司 一种高速串行传输链路异常检测重组的方法及装置
CN104009823A (zh) * 2014-06-02 2014-08-27 复旦大学 一种SerDes技术中的错位检测与纠错电路

Also Published As

Publication number Publication date
CN106330357A (zh) 2017-01-11
WO2017000737A1 (zh) 2017-01-05
US20180138922A1 (en) 2018-05-17
EP3319249A4 (en) 2018-07-04
US10523235B2 (en) 2019-12-31
EP3319249B1 (en) 2021-10-20
EP3319249A1 (en) 2018-05-09

Similar Documents

Publication Publication Date Title
US10205537B2 (en) High speed isolated and optical USB
TWI317592B (en) Method and apparatus of operation of a network interface, network interface and computer system
EP2798506B1 (en) Multi-protocol i/o interconnect time synchronization
CA1280217C (en) Method and apparatus for utilization of dual latency stations for performance improvement of token ring networks
EP2391061B1 (en) Method, apparatus and system for configuring master-slave network devices
CN101350823A (zh) 以太网端口链路连接的协商方法及装置
WO2011137797A1 (zh) 以太网中的数据传输方法和***
US20200084304A1 (en) Auto-negotiation over extended backplane
CN103401707A (zh) 链路聚合方法及接入设备
WO2016131404A1 (zh) 基于新型can帧进行通信的方法、装置及***
CN106330357B (zh) 一种serdes的传输校验方法、节点与***
US10055322B2 (en) Interpreting signals received from redundant buses
CN112995070B (zh) 一种双卡切换***及方法
US20070147412A1 (en) Automatic configuration system and method
US9705823B2 (en) Port status synchronization method, related device, and system
US10891242B2 (en) Embedded USB2 (eUSB2) repeater operation
US6990538B2 (en) System comprising a state machine controlling transition between deskew enable mode and deskew disable mode of a system FIFO memory
EP3618317A1 (en) Message sending method and message receiving method and apparatus
TW200425681A (en) De-activation, at least in part, of receiver, in response, at least in part, to determination that an idle condition exists
KR101396293B1 (ko) 스페이스와이어 기반 고속 직렬 통신 시스템
JP2011071579A (ja) ＰＣＩＥｘｐｒｅｓｓ通信システム
CN102055810B (zh) 以太网设备端口及其链接方法
TWI233730B (en) Automatic configuration device and method for network media link
CN108156036B (zh) 一种基于utn隧道的主备上联口保护切换方法及装置
TW412898B (en) Arrangement in a network repeater for monitoring link integrity and selectively down shifting link speed based on local configuration signals

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant