CN102594484A - 一种高速串行传输链路异常检测重组的方法及装置 - Google Patents
一种高速串行传输链路异常检测重组的方法及装置 Download PDFInfo
- Publication number
- CN102594484A CN102594484A CN2011100013883A CN201110001388A CN102594484A CN 102594484 A CN102594484 A CN 102594484A CN 2011100013883 A CN2011100013883 A CN 2011100013883A CN 201110001388 A CN201110001388 A CN 201110001388A CN 102594484 A CN102594484 A CN 102594484A
- Authority
- CN
- China
- Prior art keywords
- data
- link
- channel
- terminal
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Communication Control (AREA)
Abstract
本发明公开了一种高速串行传输链路异常检测重组的方法及装置,应用于高速数据传输领域。第一终端与第二终端通过高速串行传输接口进行数据传输时,检测串行解串器链路的链路状态指示;如果检测到串行解串器链路的链路状态指示输出链路不正常,则检测串行解串器的数据通道,并确定出现异常的数据通道;将需传输的数据重组后映射到可用通道上进行传。本发明所提供的方法和装置克服了现有技术中多通道高速串行传输接口中,只要一路通道出现问题,整个接口就不能进行数据传输的缺点,提高了多通道高速串行传输接口的利用率。
Description
技术领域
本发明涉及高速数据传输领域,尤其涉及一种高速串行传输链路异常检测重组的方法及装置。
背景技术
随着数据互连***速度和带宽的不断攀升,高速串行互连技术应用得越来越广泛,互连也从最开始的1x(两对差分线:一对收一对发,可以称之为通道,lane),发展到2x(2lane),4x(4lane),8x(8lane)和16x(16lane)等。目前大部分高速串口设计的通道数量都是固定的。比如高速串行总线PCIE 4x的设计就是4个通道,如果4个通道中一个通道出现了问题,就不能正确的传输数据。上述一个通道出现问题,则整个PCIE接口都不能传输数据的通道使用方式,降低了PCIE接口的利用率。
发明内容
本发明提供一种高速串行传输链路异常检测重组的方法及装置,用于解决现有技术中多通道高速串行传输接口中只要一路出现问题,整个接口就不能进行数据传输的缺点。
本发明实施例提供一种高速串行传输链路异常检测重组的方法,该方法包括:
第一终端与第二终端通过高速串行传输接口进行数据传输时,检测串行解串器链路的链路状态指示;
如果检测到串行解串器链路的链路状态指示输出链路不正常,则检测串行解串器的数据通道,并确定出现异常的数据通道;
将需传输的数据重组后映射到可用通道上进行传输。
本发明实施例还提供一种高速串行传输链路异常检测重组的装置,包括:
异常检测模块,用于检测到串行解串器链路的链路状态指示输出链路不正常时,检测串行解串器的数据通道,并确定出现异常的数据通道;
链路重组模块,用于将需传输的数据重组后映射到可用通道上进行传输。
本发明提供的高速串行传输链路异常检测重组的方法和装置,当通道出现异常时,能够检测出问题通道。在数据发送时,排除问题通道,并根据通道数量变化进行传输数据的拆分和重组;把要发送的数据根据串行解串器链路的状态分发到不同确定正常的通道上进行传输,同时把串行解串器不同通道上接收的数据按照通道的顺序进行重组然后输出。使用本发明提供的方法和装置,能够有效提高串行接收的利用率。
附图说明
图1为本发明实施例一种高速串行传输链路异常检测重组的方法流程图;
图2为本发明实施例一种高速串行传输链路异常检测重组的装置结构图;
图3为本发明实施例中异常检测模块的结构图;
图4为本发明实施例中链路重组模块的结构;
图5为本发明实施例在接收端接收到传输来的数据后对数据进行重组的装置的结构图。
具体实施方式
本发明实施例提供一种高速串行传输链路异常检测重组的方法,当第一终端与第二终端通过高速串行传输接口进行数据传输时,包括:如果检测到串行解串器链路的链路状态指示输出链路不正常,则检测串行解串器对应的数据通道,并确定出现异常的通道标识;确定可用通道的数量及可用通道的通道标识,根据所述可用通道的标识将需传输的数据映射到可用通道上进行传输。
下面对本发明实施例一种高速串行传输链路异常检测重组的方法做进一步的说明。如图1所示,当第一终端与第二终端通过高速串行传输接口进行数据传输时,该检测重组方法的具体步骤包括:
步骤101,检测到串行解串器链路的链路状态指示是否输出链路不正常指示,如果输出不正常指示,则确定串行解串器的某一个或多个数据通道出现异常。
在实际的应用环境中,链路状态指示(link_status)输出链路不正常指示,通常为0。
步骤102,检测串行解串器的数据通道,并确定出现异常的数据通道;
步骤103,将需传输的数据重组后映射到可用通道上进行传输。
本发明实施例中,将数据重组和映射到可用通道上进行传输可以基于通道标识实现,具体的实现方式是:
确定可用通道的数量以及可用通道的通道标识,根据所述可用通道的数量将需要传输的数据进行重组;
根据可用通道的标识将重组后的数据映射到可用通道上进行传输。
步骤104,第一终端向第二终端数据传输数据的过程中,在传输数据中***链路检测码,如果第二终端在连续接收到的M个数据中没有监测到链路检测码,则确定链路出现异常,请求复位。在进行复位之后,则转入步骤102开始初始化
其中,M根据链路带宽需求和链路检测码传输的开销确定,最优选择可取512。
在本发明实施例中,步骤102检测串行解串器对应的数据通道的方法可以通过以下方式实现:
第一终端通过待检测的数据通道向第二终端发送同步字;其中同步字可以是K28.5。
第二终端检测连续接到的同步字的个数,当连续收到的同步字个数大于第一阈值,第二终端确定自身的数据接收通道正常;
由于复位之后链路会不太稳定,所以第一阈值K1可以设置大于等于16的值;
第二终端在确定自身的数据接收通道正常后,继续接受第一终端发送来的同步字,当第二终端接收到的同步字个数大于第二阈值后,则向所述第一终端发送链路检测码,第二阈值大于第一阈值;
链路检测码用来检测发送通道是否正常,链路检测码不可以为数据码流形式,避免和数据混淆。一般用多个控制字符或控制字符加数据的码流来实现,但需避免和其它协议混淆,在本发明实施例中可以选用/K28.5/,/K28.0/对或者/K28.4/,Dx.y对。
第一终端检测接收到的链路检测码的数量,如果接收到的链路检测码数量大于第三阈值,则确定自身的数据接收和发送通道正常;否则确定数据通道异常。
如果,第一终端确定自身的数据接收和发送通道正常,则通过链路状态指示信号(link_status)指示链路正常,即把复位后的值(0)取反,通常是1;否则链路有问题,保持复位值(0)不变;
另外,由于当前链路已经过同步,相对稳定,所以第三阈值的取值可以较小,在本发明实施例中可以取大于4的值,最优选为8。
如图2所示,根据上述方法,本发明实施例还提供一种高速串行传输链路异常检测重组的装置,包括:
异常检测模块201,用于如果检测到串行解串器链路的链路状态指示输出链路不正常,则逐一检测串行解串器的数据通道,并确定出现异常的数据通道的通道标识;
链路重组模块202,用于确定可用通道的数量及可用通道的通道标识,根据所述可用通道的标识将需传输的数据映射到可用通道上进行传输。
实时监控模块203,用于通过高速串行传输接口进行数据传输时,在传输数据中***链路检测码,如果在连续接收到的M个数据中没有监测到链路检测码,则确定链路出现异常,请求复位。
如图3所示,所述异常检测模块201包括第一单元301和第二单元302:
第一单元301,用于如果检测到串行解串器链路的链路状态指示输出链路不正常,通过待检测的数据通道向第二单元302发送同步字,并接收并检测接收到的链路检测码的数量,如果接收到的链路检测码数量大于第三阈值,则确定自身的数据接收和发送通道正常;否则确定数据通道异常;
第二单元302,用于检测连续接到的同步字的个数,当连续收到的同步字个数大于第一阈值,确定自身的数据接收通道正常;当接收到的同步字个数大于第二阈值后,则向所述第一单元301发送链路检测码,第二阈值大于第一阈值。
如图4所示,本发明所述链路重组模块202包括缓存器401、移位寄存器402、通道数和通道映射计算模块403和数据映射模块404:
缓存器401,用于缓存需传输的数据;
移位寄存器402,与所述缓存器相连,用于在接收到通道数和通道映射计算模块的指令后从缓存器401中移出指定个数的数据并缓存;
通道数和通道映射计算模块403,用于计算出可用通道的数量,并控制移位寄存器402从缓存器401中每次移出与所述通道数相同的字节数,计算出每个通道对应的数据映射,并控制数据映射模块作数据重映射;
数据映射模块404,用于在接收到通道数和通道映射计算模块的指令后,将移位寄存器中的数据映射到对应的数据通道进行数据发送。
其中,为了达到最优的效果,所述缓存器401的位宽为(8*n)bits,移位寄存器402长度为(8*2n)bits,其中,n为数据通道的总数量;
当移位寄存器402中有效数据长度小于或等于(8*n)bits时,从缓存器401中读出(8*n)bits数据并移入移位寄存器。
如图5所示,根据图4所述的装置,在接收端接收到传输来的数据后,对数据进行重组,具体实现为:
控制模块501,用于计算出可用通道的数量,根据可用通道的标识控制数据组合模块502从可用通道接收数据;
数据组合模块502,用于把可用通道接收到的数据按通道顺序组合成一个数据包,移入第二移位寄存器503;
第二移位寄存器503,用于寄存从可用通道接收到的数据,并且当自身存储数据的长度大于(8*n)bits时,把寄存的(8*n)bits数据移出并写入第二缓存器504中;
第二缓存器504,用于缓存第二移位寄存器移出的数据。
本发明提出高速串行传输链路异常检测重组的方法和装置,可以根据通道数量变化进行数据拆分和数据重组,把要发送的数据根据串行解串器链路的状态分发到不同的通道上进行传输,同时把串行解串器不同通道上接收的数据按照通道的顺序进行重组然后输出。
本发明所述的方法并不限于具体实施方式中所述的实施例,本领域技术人员根据本发明的技术方案得出其它的实施方式,同样属于本发明的技术创新范围。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种高速串行传输链路异常检测重组的方法,其特征在于,包括:
第一终端与第二终端通过高速串行传输接口进行数据传输时,检测串行解串器链路的链路状态指示;
如果检测到串行解串器链路的链路状态指示输出链路不正常,则检测串行解串器的数据通道,并确定出现异常的数据通道;
将需传输的数据重组后映射到可用通道上进行传输。
2.如权利要求1所述的方法,其特征在于,所述将需传输的数据重组后映射到可用通道上进行传输包括:
确定可用通道的数量以及可用通道的通道标识,根据所述可用通道的数量将需要传输的数据进行重组;
根据可用通道的标识将重组后的数据映射到可用通道上进行传输。
3.如权利要求1所述的方法,其特征在于,检测串行解串器的数据通道,并确定出现异常的数据通道包括:
第一终端通过待检测的数据通道向第二终端发送同步字;
第二终端接收并检测连续接到的同步字的个数,当连续收到的同步字个数大于第一阈值,第二终端确定自身的数据接收通道正常;
当第二终端连续接收到的同步字个数大于第二阈值后,则向所述第一终端发送链路检测码,其中,该第二阈值大于所述第一阈值;
第一终端检测接收到的链路检测码的数量,如果接收到的链路检测码数量大于第三阈值,则确定自身的数据接收和发送通道正常;否则确定数据通道异常。
4.如权利要求3所述的方法,其特征在于,所述链路检测码为控制字符或控制字符加数据的码流。
5.如权利要求1所述的方法,其特征在于,将需传输的数据重组后映射到可用通道上进行传输之后,进一步包括:
第一终端向第二终端传输数据的过程时,在传输数据中***链路检测码,如果第二终端在连续接收到的M个数据中没有监测到链路检测码,则确定链路出现异常,请求复位。
6.一种高速串行传输链路异常检测重组的装置,其特征在于,包括:
异常检测模块,用于检测到串行解串器链路的链路状态指示输出链路不正常,则检测串行解串器的数据通道,并确定出现异常的数据通道;
链路重组模块,用于将需传输的数据重组后映射到可用通道上进行传输。
7.如权利要求6所述的装置,其特征在于,所述异常检测模块包括第一单元和第二单元:
第一单元,用于检测到串行解串器链路的链路状态指示输出链路不正常时,通过待检测的数据通道向第二单元发送同步字,并检测接收到的链路检测码的数量,如果接收到的链路检测码数量大于第三阈值,则确定自身的数据接收和发送通道正常;否则确定数据通道异常;
第二单元,用于检测连续接到的同步字的个数,当连续收到的同步字个数大于第一阈值,确定自身的数据接收通道正常;当接收到的同步字个数大于第二阈值后,则向所述第一单元发送链路检测码,第二阈值大于第一阈值。
8.如权利要求6所述的装置,其特征在于,该装置还包括:
实时监控模块,用于通过高速串行传输接口进行数据传输时,在传输数据中***链路检测码,如果在连续接收到的M个数据中没有监测到链路检测码,则确定链路出现异常,请求复位。
9.如权利要求6所述的装置,其特征在于,所述链路重组模块包括缓存器、移位寄存器、通道数和通道映射计算模块及数据映射模块:
缓存器,用于缓存需传输的数据;
移位寄存器,与所述缓存器相连,用于在接收到通道数和通道映射计算模块的指令后从缓存器中移出指定个数的数据并缓存;
通道数和通道映射计算模块,用于计算出可用通道的数量,并控制移位寄存器从缓存器中每次移出与所述通道数相同的字节数,计算出每个通道对应的数据映射,并控制数据映射模块作数据重映射;
数据映射模块,用于在接收到通道数和通道映射计算模块的指令后,将移位寄存器中的数据映射到对应的数据通道进行数据发送。
10.如权利要求9所述的装置,其特征在于,所述缓存器的位宽为(8*n)bits,移位寄存器长度为(8*2n)bits,其中,n为数据通道的总数量;
当移位寄存器中有效数据长度小于或等于8*n时,从缓存器中读出数据并移入移位寄存器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011100013883A CN102594484A (zh) | 2011-01-05 | 2011-01-05 | 一种高速串行传输链路异常检测重组的方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011100013883A CN102594484A (zh) | 2011-01-05 | 2011-01-05 | 一种高速串行传输链路异常检测重组的方法及装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102594484A true CN102594484A (zh) | 2012-07-18 |
Family
ID=46482719
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011100013883A Pending CN102594484A (zh) | 2011-01-05 | 2011-01-05 | 一种高速串行传输链路异常检测重组的方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102594484A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103676742A (zh) * | 2013-12-16 | 2014-03-26 | 中国电子科技集团公司第四十一研究所 | 一种基于fpga的数据重组方法 |
WO2017000737A1 (zh) * | 2015-06-30 | 2017-01-05 | 深圳市中兴微电子技术有限公司 | 一种传输校验方法、节点、***与计算机存储介质 |
CN111026698A (zh) * | 2019-11-20 | 2020-04-17 | 迈普通信技术股份有限公司 | 链路修复方法、装置、电子设备及存储介质 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1859155A (zh) * | 2005-07-02 | 2006-11-08 | 华为技术有限公司 | 链路状态自协商方法 |
CN101208898A (zh) * | 2005-06-29 | 2008-06-25 | 英特尔公司 | 利用重传在基于链路的互连中实现数据分组重构 |
CN101226221A (zh) * | 2007-01-17 | 2008-07-23 | 恩益禧电子股份有限公司 | 半导体装置,以及用于测试半导体装置的测试电路和测试方法 |
CN101459530A (zh) * | 2007-12-14 | 2009-06-17 | 华为技术有限公司 | 一种无线网络管理维护的方法、***及设备 |
CN101661454A (zh) * | 2009-10-16 | 2010-03-03 | 首都师范大学 | 一种可动态重构的高速串行总线***及控制方法 |
-
2011
- 2011-01-05 CN CN2011100013883A patent/CN102594484A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101208898A (zh) * | 2005-06-29 | 2008-06-25 | 英特尔公司 | 利用重传在基于链路的互连中实现数据分组重构 |
CN1859155A (zh) * | 2005-07-02 | 2006-11-08 | 华为技术有限公司 | 链路状态自协商方法 |
CN101226221A (zh) * | 2007-01-17 | 2008-07-23 | 恩益禧电子股份有限公司 | 半导体装置,以及用于测试半导体装置的测试电路和测试方法 |
CN101459530A (zh) * | 2007-12-14 | 2009-06-17 | 华为技术有限公司 | 一种无线网络管理维护的方法、***及设备 |
CN101661454A (zh) * | 2009-10-16 | 2010-03-03 | 首都师范大学 | 一种可动态重构的高速串行总线***及控制方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103676742A (zh) * | 2013-12-16 | 2014-03-26 | 中国电子科技集团公司第四十一研究所 | 一种基于fpga的数据重组方法 |
CN103676742B (zh) * | 2013-12-16 | 2017-01-11 | 中国电子科技集团公司第四十一研究所 | 一种基于fpga的数据重组方法 |
WO2017000737A1 (zh) * | 2015-06-30 | 2017-01-05 | 深圳市中兴微电子技术有限公司 | 一种传输校验方法、节点、***与计算机存储介质 |
CN106330357A (zh) * | 2015-06-30 | 2017-01-11 | 深圳市中兴微电子技术有限公司 | 一种serdes的传输校验方法、节点与*** |
CN106330357B (zh) * | 2015-06-30 | 2019-11-15 | 深圳市中兴微电子技术有限公司 | 一种serdes的传输校验方法、节点与*** |
US10523235B2 (en) | 2015-06-30 | 2019-12-31 | Sanechips Technology Co., Ltd. | Transmission checking method, node, system and computer storage medium |
CN111026698A (zh) * | 2019-11-20 | 2020-04-17 | 迈普通信技术股份有限公司 | 链路修复方法、装置、电子设备及存储介质 |
CN111026698B (zh) * | 2019-11-20 | 2022-06-21 | 迈普通信技术股份有限公司 | 链路修复方法、装置、电子设备及存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101197649B (zh) | 外部设备互联高速总线接口与交换机端口测试方法及*** | |
US9106570B2 (en) | 50 Gb/s Ethernet using serializer/deserializer lanes | |
US9934181B2 (en) | PCI express tunneling over a multi-protocol I/O interconnect | |
EP2862290B1 (en) | Multiple protocol tunneling using time division operations | |
CN101159687B (zh) | 一种多通道通信传输数据的***和装置与方法 | |
CN102035688B (zh) | 一种快速控制网络链路访问设计方法 | |
CN104094567A (zh) | 多协议i/o互连器流控制 | |
CN103530245B (zh) | 一种基于fpga的srio互联交换装置 | |
CN104866399A (zh) | Um-bus总线通道故障检测控制器及检测方法 | |
CN104158822A (zh) | 基于双通道捆绑的光纤链路点对点传输***及传输方法 | |
CN105282631A (zh) | Potn中实现电层线性保护的***及方法 | |
CN102594484A (zh) | 一种高速串行传输链路异常检测重组的方法及装置 | |
CN105573922A (zh) | 一种实现数据格式转换的方法和装置 | |
CN105993158A (zh) | 在多个通信通道上进行多媒体数据串流通信的传送器、接收器及非暂态电脑可读媒体 | |
US8861529B2 (en) | Ethernet apparatus and method of adjusting transmission rate thereof | |
CN204463106U (zh) | Um-bus总线通道故障检测控制器 | |
CN103457880A (zh) | 交换器***以及操作交换器的方法 | |
CN204652392U (zh) | 基于光纤传输的数据自愈环网组网装置 | |
CN106506118B (zh) | Usxgmii多通道ipg精确补偿的方法及*** | |
CN105141483A (zh) | 基于can总线的多节点网络最小通信间隔测定方法 | |
CN105718401A (zh) | 一种多路smii信号到一路mii信号的复用方法及*** | |
CN203761399U (zh) | 单纤双向对称速率的光通信设备及*** | |
CN101192911B (zh) | 一种时分复用模式下传输数据的方法和*** | |
US8472482B2 (en) | Multiple infiniband ports within a higher data rate port using multiplexing | |
CN111193650B (zh) | 一种基于sae as5643标准的节点收发控制装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C41 | Transfer of patent application or patent right or utility model | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20151022 Address after: Dameisha Yantian District of Shenzhen City, Guangdong province 518085 Building No. 1 Applicant after: SHENZHEN ZTE MICROELECTRONICS TECHNOLOGY CO., LTD. Address before: 518057 Nanshan District Guangdong high tech Industrial Park, South Road, science and technology, ZTE building, Ministry of Justice Applicant before: ZTE Corporation |
|
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120718 |
|
RJ01 | Rejection of invention patent application after publication |