CN106299095A - 一种高压倒装led芯片及其制作方法 - Google Patents
一种高压倒装led芯片及其制作方法 Download PDFInfo
- Publication number
- CN106299095A CN106299095A CN201510324056.7A CN201510324056A CN106299095A CN 106299095 A CN106299095 A CN 106299095A CN 201510324056 A CN201510324056 A CN 201510324056A CN 106299095 A CN106299095 A CN 106299095A
- Authority
- CN
- China
- Prior art keywords
- electrode
- chip
- metal derby
- hole
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 239000002184 metal Substances 0.000 claims abstract description 203
- 229910052751 metal Inorganic materials 0.000 claims abstract description 203
- 238000000034 method Methods 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims description 71
- 230000004888 barrier function Effects 0.000 claims description 42
- 238000004519 manufacturing process Methods 0.000 claims description 23
- 239000011248 coating agent Substances 0.000 claims description 10
- 238000000576 coating method Methods 0.000 claims description 10
- 229910052737 gold Inorganic materials 0.000 claims description 9
- 239000010931 gold Substances 0.000 claims description 9
- 238000003466 welding Methods 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 7
- 239000002131 composite material Substances 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 239000010410 layer Substances 0.000 claims 27
- 238000009413 insulation Methods 0.000 claims 1
- 239000002344 surface layer Substances 0.000 claims 1
- 238000005538 encapsulation Methods 0.000 abstract description 15
- 230000008569 process Effects 0.000 abstract description 7
- 230000007423 decrease Effects 0.000 abstract description 6
- 239000000463 material Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 229910052594 sapphire Inorganic materials 0.000 description 7
- 239000010980 sapphire Substances 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 229910052697 platinum Inorganic materials 0.000 description 6
- 229910052703 rhodium Inorganic materials 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 5
- 230000005611 electricity Effects 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000000605 extraction Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000010030 laminating Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229910008599 TiW Inorganic materials 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 229910052593 corundum Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N titanium dioxide Inorganic materials O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 description 2
- 229910015844 BCl3 Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910026161 MgAl2O4 Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 230000035800 maturation Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052596 spinel Inorganic materials 0.000 description 1
- 238000010025 steaming Methods 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
- 238000005303 weighing Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
Abstract
本发明提供一种高压倒装LED芯片及其制作方法，所述高压倒装LED芯片中，P-N电极连接金属块填充进相邻两个芯片单元之间的所述隔离沟槽内，并分别填充进其中一个芯片单元的第一电极孔洞及另一个芯片单元的第二电极孔洞，将该相邻两个芯片单元串联。由于芯片单元之间采用大面积金属互连，且金属填充进所述隔离沟槽内，不仅保证了芯片的高光效，还保证了芯片的高可靠性及优秀的单元间电流扩展，且可提高工艺稳定度、提升产品制造良率及产品可靠性；芯片间隔离沟槽采用ODR设计，可以提高沟道处反射镜的反射率，减少了电极吸收；芯片具有大面积且间距可控的P、N电极，保证了芯片良好的散热能力，同时减少了封装难度。
Description
技术领域
本发明属于LED芯片领域，涉及一种高压倒装LED芯片及其制作方法。
背景技术
发光二极管(Light Emitting Diode，简称LED)是一种半导体发光器件，具有能耗低，体积小、寿命长，稳定性好，响应快，发光波长稳定等光电性能特点。目前已经在照明、家电、显示屏、指示灯等领域有广泛的应用。
近年来，为了提高LED产品的照明品质和集成度，单位面积光效(lm/W/cm2)已成为衡量LED芯片的一个重要指标。相比于传统的GaN基LED正装结构，倒装芯片由于其优秀的散热能力和电流扩展能力，成为满足LED这一发展趋势要求的热点产品。以此为基础，利用倒装LED芯片串联而成的高压倒装产品在保证高的单位面积光效的同时，更有利于大幅降低其驱动器成本，成为LED芯片发展的未来趋势。
通常，高压LED芯片采用细的金属电极在不同芯片单元间进行桥接，这种互联方法电极在台阶处容易断，造成死灯；同时其工艺要求较高、良率易损失。专利201210564002.4中介绍了一种高压倒装LED芯片，这种芯片虽然在一定程度解决了封装问题，但其原理未发生改变，最终封装接触点依旧比较小，在焊接时对准难度大。
因此，如何提供一种新的高压倒装LED芯片及其制作方法，以改善LED芯片单元之间的金属互连，提高工艺稳定度、提升产品制造良率及产品可靠性，并提高版型设计的可延展性及LED芯片的出光效率，成为本领域技术人员亟待解决的一个重要技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种高压倒装LED芯片及其制作方法，用于解决现有技术中LED芯片单元之间采用细金属电极互连容易造成死灯、良率易损失的问题。
为实现上述目的及其他相关目的，本发明提供一种高压倒装LED芯片的制作方法，包括以下步骤：
提供一衬底，在所述衬底上依次生长N型GaN层、多量子阱层及P型GaN层；
从所述P型GaN层表面往下刻蚀，形成若干隔离沟槽，隔离出若干芯片单元；所述隔离沟槽底部暴露出所述衬底；
在每个芯片单元中形成至少一个开口，得到MESA台面；所述开口从所述P型GaN层表面往下延伸，暴露出所述N型GaN层；
在所述MESA台面上形成P电极扩展层；
沉积一覆盖所述P电极扩展层表面、所述开口表面及所述隔离沟槽表面的第一绝缘层，并在每个芯片单元上方的所述第一绝缘层中形成至少一个暴露出所述P电极扩展层的第一电极孔洞及至少一个暴露出所述开口内所述N型GaN层的第二电极孔洞；
对于每一条高压电路，在所述第一绝缘层表面形成至少一个分立的N电极连接金属块、P-N电极连接金属块及P电极连接金属块，其中，所述N电极连接金属块填充进位于该条高压电路首端的一个芯片单元的第二电极孔洞内；所述P电极连接金属块填充进位于该条高压电路末端的一个芯片单元的第一电极孔洞内；所述P-N电极连接金属块填充进相邻两个芯片单元之间的所述隔离沟槽内，并分别填充进其中一个芯片单元的第一电极孔洞及另一个芯片单元的第二电极孔洞，将该相邻两个芯片单元串联。
可选地，将所述衬底通过所述N电极连接金属块、P-N电极连接金属块及P电极连接金属块与一基板倒装焊接。
可选地，形成所述N电极连接金属块、P-N电极连接金属块及P电极连接金属块后，接着沉积一覆盖各芯片单元的第二绝缘层，并在位于高压电路首末两端的芯片单元上的所述第二绝缘层中分别形成至少一个暴露出所述N电极连接金属块的N电极孔洞及至少一个暴露出所述P电极连接金属块的P电极孔洞；然后在所述第二绝缘层表面形成分立的N电极金属层及P电极金属层，其中，所述N电极金属层填充进所述N电极孔洞，所述P电极金属层填充进所述P电极孔洞。
可选地，将所述衬底通过所述P电极金属层及所述N电极金属层与一基板倒装焊接。
可选地，所述衬底为平面衬底或PSS图形化衬底。
可选地，所述开口的侧壁垂直或倾斜。
可选地，所述P电极扩展层为透明导电膜、金属层或透明导电膜与金属层的复合层。
可选地，所述芯片单元为条型、圆孔型或多边孔型；所述开口为条型、圆孔型或多边孔型。
本发明还提供一种高压倒装LED芯片，包括：
衬底及依次形成于所述衬底上的N型GaN层、多量子阱层及P型GaN层；
从所述P型GaN层表面往下延伸形成有若干隔离沟槽，所述隔离沟槽底部暴露出所述衬底，隔离出若干芯片单元；
每个芯片单元中形成有至少一个开口，所述开口从所述P型GaN层表面往下延伸，暴露出所述N型GaN层；所述开口周围的所述P型GaN层表面构成MESA台面；
所述MESA台面上形成有P电极扩展层；
所述P电极扩展层表面、所述开口表面及所述隔离沟槽表面覆盖有第一绝缘层，每个芯片单元上方的所述第一绝缘层中形成有至少一个暴露出所述P电极扩展层的第一电极孔洞及至少一个暴露出所述开口内所述N型GaN层的第二电极孔洞；
对于每一条高压电路，所述第一绝缘层表面形成有至少一个分立的N电极连接金属块、P-N电极连接金属块及P电极连接金属块，其中，所述N电极连接金属块填充进位于该条高压电路首端的一个芯片单元的第二电极孔洞内；所述P电极连接金属块填充进位于该条高压电路末端的一个芯片单元的第一电极孔洞内；所述P-N电极连接金属块填充进相邻两个芯片单元之间的所述隔离沟槽内，并分别填充进其中一个芯片单元的第一电极孔洞及另一个芯片单元的第二电极孔洞，将该相邻两个芯片单元串联。
可选地，所述衬底通过所述N电极连接金属块、P-N电极连接金属块及P电极连接金属块与一基板倒装焊接。
可选地，所述N电极连接金属块、P-N电极连接金属块及P电极连接金属块上还覆盖有第二绝缘层，且位于高压电路首端的芯片单元上的所述第二绝缘层中形成有至少一个暴露出所述N电极连接金属块的N电极孔洞，位于高压电路末端的芯片单元上的所述第二绝缘层中形成有至少一个暴露出所述P电极连接金属块的P电极孔洞；所述第二绝缘层表面还形成有分立的N电极金属层及P电极金属层，其中，所述N电极金属层填充进所述N电极孔洞，所述P电极金属层填充进所述P电极孔洞。
可选地，所述衬底通过所述P电极金属层及所述N电极金属层与一基板倒装焊接。
如上所述，本发明的高压倒装LED芯片及其制作方法，具有以下有益效果：(1)本发明的LED芯片中，芯片单元结构基本一致，具有良好的可扩展性，可通过简单增加基础单元实现芯片工作电压的变换；(2)芯片单元之间采用大面积金属互连，连接金属层在隔离沟槽中有大面积的金属连接，使连接处更为牢靠，不易产生产品信赖性问题，而最终的电极层可以还原为一P、一N的结构，可提高工艺稳定度、提升产品制造良率及产品可靠性；(3)基本芯片单元电流扩展良好，为高光效提供保障；(4)第一绝缘层、第二绝缘层、及互连金属层的结合会形成高反射率的全角度反射镜(ODR)，可以大幅提升反射层的反射能力，增加LED芯片的出光效率；同时，隔离沟槽内的绝缘层及金属层亦构成全角度反射镜，提升产品光效；(5)封装简单，大而对称的电极结构有利于提高芯片的封装简易度，提升封装良率，同时提高芯片散热能力。
附图说明
图1显示为本发明的高压倒装LED芯片的制作方法中在衬底上依次生长N型GaN层、多量子阱层及P型GaN层的示意图。
图2显示为本发明的高压倒装LED芯片的制作方法中形成若干隔离沟槽的示意图。
图3显示为图2所示结构的俯视图。
图4显示为本发明的高压倒装LED芯片的制作方法中在每个芯片单元中形成开口，得到MESA台面的示意图。
图5显示为图4所示结构的俯视图。
图6显示为本发明的高压倒装LED芯片的制作方法中在MESA台面上形成P电极扩展层的示意图。
图7显示为本发明的高压倒装LED芯片的制作方法中沉积第一绝缘层并形成第一电极孔洞及第二电极孔洞的示意图。
图8显示为图7所示结构的俯视图。
图9显示为本发明的高压倒装LED芯片的制作方法中在所述第一绝缘层表面形成分立的N电极连接金属块、P-N电极连接金属块及P电极连接金属块的示意图。
图10显示为图9所示结构的俯视图。
图11显示为本发明的高压倒装LED芯片的制作方法中沉积第二绝缘层并形成至少一个N电极孔洞及至少一个P电极孔洞的示意图
图12显示为图11所示结构的俯视图。
图13显示为本发明的高压倒装LED芯片的制作方法中在所述第二绝缘层表面形成分立的N电极金属层及P电极金属层的示意图。
图14显示为图13所示结构的俯视图。
图15显示为本发明的高压倒装LED芯片的制作方法中将所述衬底通过N电极金属层及P电极金属层与一基板焊接形成高压倒装LED芯片的示意图。
元件标号说明
1 衬底
2 N型GaN层
3 多量子阱层
4 P型GaN层
5 隔离沟槽
6 开口
7 P电极扩展层
8 第一绝缘层
9 第一电极孔洞
10 第二电极孔洞
11 N电极连接金属块
12 P-N电极连接金属块
13 P电极连接金属块
14 第二绝缘层
15 N电极孔洞
16 P电极孔洞
17 N电极金属层
18 P电极金属层
19 基板
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图15。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
本发明提供一种高压倒装LED芯片的制作方法，至少包括以下步骤：
首先请参阅图1，提供一衬底1，在所述衬底1上依次生长N型GaN层2、多量子阱层3及P型GaN层4。
具体的，所述衬底1可采用蓝宝石、尖晶石(MgAl2O4)、SiC、ZnS、ZnO或GaAs等适用于LED芯片制造的衬底，本实施例中，所述衬底1优选采用蓝宝石衬底，并采用外延方法在其上依次生长N型GaN层2、多量子阱层3及P型GaN层4。
进一步的，所述衬底1可为平面衬底或PSS图形化衬底。PSS(Patterned Sapphire Substrate)，俗称图形化衬底，也就是在蓝宝石衬底上生长干法刻蚀用掩膜，用标准的光刻工艺将掩膜刻出图形，利用ICP刻蚀技术刻蚀蓝宝石，并去掉掩膜，再在其上生长GaN材料，使GaN材料的纵向外延变为横向外延。PPS的衬底可以有效减少GaN外延材料的位错密度，从而减小有源区的非辐射复合，提升内量子效率，减小反向漏电流，提高LED的寿命；另一方面有源区发出的光，经GaN和蓝宝石衬底接口多次散射，改变了全反射光的出射角，增加了倒装LED的光从蓝宝石衬底出射的几率，从而提高了光的提取效率。图1显示的为采用PSS图形化衬底的情形。
接着请参阅图2及图3，从所述P型GaN层4表面往下刻蚀，形成若干隔离沟槽5，隔离出若干芯片单元；所述隔离沟槽5底部暴露出所述衬底1。
具体的，所述芯片单元包括但不限于条型、圆孔型或多边孔型，并可进一步通过对蚀刻条件的控制实现所述隔离沟槽5的侧壁垂直或倾斜。本实施例中，所述芯片单元优选为条型，如图3所示，其中，图3显示为图2所示结构的俯视图。作为示例，图2及图3仅示出了四个平行排列成一行的芯片单元，然而须知，在实际制作中，根据衬底面积及芯片单元的形状及大小，芯片单元的数目可调整并可采用其它排列方式，此处不应过分限制本发明的保护范围。
然后请参阅图4及图5，在每个芯片单元中形成至少一个开口6，得到MESA台面(所述开口周围的P型GaN层上表面)；所述开口6从所述P型GaN层4表面往下延伸，暴露出所述N型GaN层2。本实施例中，每个芯片单元中的开口数目以一个为例，在其它实施例中，也可以为其它数目。
具体的，利用BCl3、Cl2、Ar等气体在等离子体状态下，选择性刻蚀GaN，直到露出所述N型GaN层2，形成MESA台面。所述开口6包括但不限于条型、圆孔型或多边孔型，所述开口6的位置也可根据实际需要进行调整。本实施例中，所述开口6亦优选为条形，且位于芯片单元中心。进一步的，还可以通过对蚀刻条件的控制实现所述开口6的侧壁垂直或倾斜。
再请参阅图6，在所述MESA台面上形成P电极扩展层7。
具体的，所述P电极扩展层7为透明导电膜、金属层或透明导电膜与金属层的复合层。所述透明导电膜可采用ITO、AZO或ZnO，所述金属层为Ag、Al、Rh、Ru、TiW、Ti、Pt、Ni或Cr单金属层或其中至少两种的复合层。形成所述P电极扩展层的工艺步数可以为1～4步。
请参阅图7及图8，沉积一覆盖所述P电极扩展层7表面、所述开口6表面及所述隔离沟槽5表面的第一绝缘层8，并在每个芯片单元上方的所述第一绝缘层8中形成至少一个暴露出所述P电极扩展层7的第一电极孔洞9及至少一个暴露出所述开口6内所述N型GaN层2第二电极孔洞10。
优选的，对于依次排列成一行或一列、用于后续依次串联形成高压电路的各芯片单元，所述第一电极孔洞9均位于所述开口6的第一侧。如图7及图8所示，本实施例中显示的为依次排列成一行的四个芯片单元的情形，所述第一电极孔洞9均位于所述开口6的右侧。在其它实施例中，根据芯片单元的具体排列情况，所述第一电极孔洞9的位置分布可根据实际需要进行调整。
具体的，采用电子束蒸镀或PECVD等方法生长所述第一绝缘层8，所述第一绝缘层材料8可采用SiO2、SiON、Al2O3、TiO2等或以此类材料为基础的堆层结构(DBR)。然后采用干刻或湿刻的方法形成所述第一电极孔洞9及第二电极孔洞10。图8显示为图7所示结构的俯视图，如图所示，所述第一电极孔洞9为圆形，所述第二电极孔洞10与所述开口6的形状相一致，为长条矩形。在其它实施例中，所述第一电极孔洞9与所述第二电极孔洞10也可以为其他形状，如正方形、正多边变形等。图8中，每个芯片单元均包括一个第二电极孔洞10及三个排列成一列的第一电极孔洞9，然而须知，在实际制作中，所述第一电极孔洞9与所述第二电极孔洞10的数目及分布可根据实际情况进行调整。
另外，本实施例中，所述第一侧以右侧为例，相应地，第二侧则为与其相对的左侧，反之亦然。
接着请参阅图9及图10，对于每一条高压电路，在所述第一绝缘层8表面形成至少一个分立的N电极连接金属块11、P-N电极连接金属块12及P电极连接金属块13，其中，所述N电极连接金属块11填充进位于该条高压电路首端的一个芯片单元的第二电极孔洞10内；所述P电极连接金属块13填充进位于该条高压电路末端的一个芯片单元的第一电极孔洞9内；所述P-N电极连接金属块12填充进相邻两个芯片单元之间的所述隔离沟槽5内，并分别填充进其中一个芯片单元的第一电极孔洞9及另一个芯片单元的第二电极孔洞10，将该相邻两个芯片单元串联。
其中，图10为图9所示结构的俯视图，为了更好地显示各部位之间的相对位置关系，图10中用虚线示出了所述隔离沟槽5及所述开口6的位置，并用大括号分别示出了所述N电极连接金属块11、P-N电极连接金属块12及P电极连接金属块13的跨度区域。
具体的，运用负胶剥离(lift-off)或其它方法在芯片上进行选择性区域的金属沉积或蒸镀得到所述N电极连接金属块11、P-N电极连接金属块12及P电极连接金属块13，金属材料可以是Ag、Al、Rh、Cr、Pt、Au、Ti、Ni等金属或由其中至少两种组成的堆层结构。
其中，所述N电极连接金属块11通过所述开口6中的第二电极孔洞10与位于高压电路首端的芯片单元的N型GaN层连接；所述P电极连接金属块13通过所述第一电极孔洞9与位于高压电路末端的芯片单元的P型GaN层连接；所述P-N电极连接金属块12通过所述第一电极孔洞9与一个芯片单元的P型GaN层连接，通过所述第二电极空洞10与相邻的另一个芯片单元的N型GaN层连接，从而将相邻两个芯片单元串联起来，最终形成一条高压电路。
具体的，所述N电极连接金属块11、所述P电极金属块13及所述P-N电极连接金属块12的面积可以做得较大，从而实现芯片单元之间的大面积金属互连，可以增强电流在金属上的扩展电阻，同时，由于所述P-N电极连接金属块12填充进所述隔离沟槽5，可以提高隔离沟槽互连的可靠性。进一步的，隔离沟槽内的金属和绝缘材料形成ODR反射镜，大大提升反射能力，从而提升高品光效。
本实施例中，可以将所述衬底1通过所述N电极连接金属块11、P-N电极连接金属块13及P电极连接金属块12与一基板倒装焊接，形成高压倒装LED芯片(未图示)。由于芯片的电极与正常倒装LED芯片的电极结构基本相同(除了隔离沟槽中有大面积的金属连接)，可以用成熟的工艺进行封装，不会增加额外的封装难度；此外，由于本发明的芯片中，隔离沟槽中有大面积的金属连接，使连接处更为牢靠，不易产生产品信赖性问题，有效改善了现有技术中高压LED芯片容易在隔离沟槽处发生断路的问题。
请参阅图11及图12，在另一实施例中，形成所述N电极连接金属块11、P-N电极连接金属块12及P电极连接金属块13后，接着沉积一覆盖各芯片单元的第二绝缘层14，并在位于高压电路首末两端的芯片单元上的所述第二绝缘层14中分别形成至少一个暴露出所述N电极连接金属块11的N电极孔洞15及至少一个暴露出所述P电极连接金属块13的P电极孔洞16。
具体的，采用电子束蒸镀或PECVD等方法生长所述第二绝缘层14，然后采用干刻或湿刻的方法作出电极孔洞图形。所述第二绝缘层材料14可采用SiO2、SiON、Al2O3、TiO2等或以此类材料为基础的堆层结构(DBR)。
接着请参阅图13及图14，在所述第二绝缘层14表面形成分立的N电极金属层17及P电极金属层18，其中，所述N电极金属层17填充进所述N电极孔洞15，所述P电极金属层18填充进所述P电极孔洞16。
具体的，采用负胶剥离等方法制备所述N电极金属层17及P电极金属层18，电极材料可以为Cr、Ni、Ti、Pt、Ag、Al、Rh、Au、Sn等或以其中至少两种为基础的堆层材料。所述N电极金属层17作为高压电路的N电极，所述P电极金属层18作为高压电路的P电极。所述N电极金属层17及所述P电极金属层18采用大面积金属。所述N电极金属层17及所述P电极金属层18之间的间距可根据实际需求进行调整。大面积且间距可控的P、N电极可以保证芯片具有良好的散热能力，同时减少了封装难度。
最后请参阅图15，将所述衬底1通过所述P电极金属层18及所述N电极金属层17与一基板19倒装焊接，形成高压倒装LED芯片。
具体的，所述基板上形成有电路。可进一步切割所述倒装器件，形成由多个发光单元组成的高压倒装LED芯片晶粒。
本发明制作得到的LED芯片中，芯片基本单元具有良好的电流扩展能力，保证了芯片的高光效；芯片单元之间采用大面积金属互连，保证了芯片的高可靠性及优秀的单元间电流扩展，且可提高工艺稳定度、提升产品制造良率及产品可靠性；芯片单元结构基本一致，具有良好的可扩展性，可通过简单增加基础单元实现芯片工作电压的变换；芯片间隔离沟槽采用ODR设计，提高沟道出反射镜的反射率，减少了电极吸收；芯片具有大面积且间距可控的P、N电极，保证了芯片良好的散热能力，同时减少了封装难度。本发明的高压倒装LED芯片的制作方法中，各工艺步骤顺序还可根据需要灵活调整。
实施例二
本发明还提供一种高压倒装LED芯片，请参阅图13至图15，其中，图13显示为LED芯片焊接到基板之前的剖视图，图14显示为图13所示结构的俯视图，图15显示为LED芯片与基板焊接之后的结构剖视图，如图所示，该高压倒装LED芯片至少包括：
衬底1及依次形成于所述衬底上的N型GaN层2、多量子阱层3及P型GaN层4；
从所述P型GaN层4表面往下延伸形成有若干隔离沟槽5，所述隔离沟槽5底部暴露出所述衬底1，隔离出若干芯片单元；
每个芯片单元中形成有至少一个开口6，所述开口6从所述P型GaN层4表面往下延伸，暴露出所述N型GaN层2；所述开口6周围的所述P型GaN层4表面构成MESA台面；
所述MESA台面上形成有P电极扩展层7；
所述P电极扩展层7表面、所述开口6表面及所述隔离沟槽5表面覆盖有第一绝缘层8，每个芯片单元上方的所述第一绝缘层8中形成有至少一个暴露出所述P电极扩展层7的第一电极孔洞9及至少一个暴露出所述开口6内所述N型GaN层2的第二电极孔洞10；
对于每一条高压电路，所述第一绝缘层8表面形成有至少一个分立的N电极连接金属块11、P-N电极连接金属块12及P电极连接金属块13，其中，所述N电极连接金属块11填充进位于该条高压电路首端的一个芯片单元的第二电极孔洞10内；所述P电极连接金属块13填充进位于该条高压电路末端的一个芯片单元的第一电极孔洞9内；所述P-N电极连接金属块12填充进相邻两个芯片单元之间的所述隔离沟槽5内，并分别填充进其中一个芯片单元的第一电极孔洞9及另一个芯片单元的第二电极孔洞10，将该相邻两个芯片单元串联。
本实施例中，所述N电极连接金属块11、P-N电极连接金属块12及P电极连接金属块13上进一步覆盖有第二绝缘层14，且位于高压电路首端的芯片单元上的所述第二绝缘层14中形成有至少一个暴露出所述N电极连接金属块11的N电极孔洞15，位于高压电路末端的芯片单元上的所述第二绝缘层14中形成有至少一个暴露出所述P电极连接金属块13的P电极孔洞16；所述第二绝缘层14表面还形成有分立的N电极金属层17及P电极金属层18，其中，所述N电极金属层17填充进所述N电极孔洞16，所述P电极金属层17填充进所述P电极孔洞15。所述衬底1通过所述P电极金属层18及所述N电极金属层17与一基板19倒装焊接，构成倒装器件。
在另一实施例中，所述高压倒装LED芯片也可不包括所述第二绝缘层14、所述P电极金属层18及所述N电极金属层17，所述衬底1直接通过所述N电极连接金属块11、P-N电极连接金属块12及P电极连接金属块13与一基板倒装焊接，从而可以利用现有的成熟工艺进行封装，不会增加额外的封装难度。
具体的，所述衬底1可为平面衬底或PSS图形化衬底。所述基板19上形成有电路。所述芯片单元及其中的开口6均包括但不限于条型、圆孔型或多边孔型。所述隔离沟槽5及所述开口6的侧壁垂直或倾斜。所述P电极扩展层7为透明导电膜、金属层或透明导电膜与金属层的复合层。所述透明导电膜可采用ITO、AZO或ZnO，所述金属层为Ag、Al、Rh、Ru、TiW、Ti、Pt、Ni或Cr单金属层或其中至少两种的复合层。所述N电极连接金属块11、P-N电极连接金属块12及P电极连接金属块13可以是Ag、Al、Rh、Cr、Pt、Au、Ti、Ni等金属或由其中至少两种组成的堆层结构。所述N电极金属层17及P电极金属层18可以为Cr、Ni、Ti、Pt、Ag、Al、Rh、Au、Sn等或以其中至少两种为基础的堆层材料。
特别的，所述N电极连接金属块11、所述P电极金属块13及所述P-N电极连接金属块12的面积可以做得较大，从而实现芯片单元之间的大面积金属互连，可以增强电流在金属上的扩展电阻，同时，由于所述P-N电极连接金属块12填充进所述隔离沟槽5，可以提高隔离沟槽互连的可靠性。进一步的，隔离沟槽内的金属和绝缘材料形成ODR反射镜，大大提升反射能力，从而提升高品光效。
进一步的，所述P电极金属层12及所述N电极金属层13可采用大面积金属。所述N电极金属层17及所述P电极金属层18之间的间距可根据实际需求进行调整。大面积且间距可控的P、N电极可以保证芯片具有良好的散热能力，同时减少了封装难度。
综上所述，本发明的高压倒装LED芯片及其制作方法，具有以下有益效果：(1)本发明的LED芯片中，芯片单元结构基本一致，具有良好的可扩展性，可通过简单增加基础单元实现芯片工作电压的变换；(2)芯片单元之间采用大面积金属互连，可提高工艺稳定度、提升产品制造良率及产品可靠性；(3)基本芯片单元电流扩展良好，为高光效提供保障；(4)第一绝缘层、第二绝缘层、及互连金属层的结合会形成高反射率的全角度反射镜(ODR)，可以大幅提升反射层的反射能力，增加LED芯片的出光效率；同时，隔离沟槽内的绝缘层及金属层亦构成全角度反射镜，提升产品光效(5)封装简单，大而对称的电极结构有利于提高芯片的封装简易度，提升封装良率，同时提高芯片散热能力。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (12)
1.一种高压倒装LED芯片的制作方法，其特征在于，包括以下步骤：
提供一衬底，在所述衬底上依次生长N型GaN层、多量子阱层及P型GaN层；
从所述P型GaN层表面往下刻蚀，形成若干隔离沟槽，隔离出若干芯片单元；所述隔离沟槽底部暴露出所述衬底；
在每个芯片单元中形成至少一个开口，得到MESA台面；所述开口从所述P型GaN层表面往下延伸，暴露出所述N型GaN层；
在所述MESA台面上形成P电极扩展层；
沉积一覆盖所述P电极扩展层表面、所述开口表面及所述隔离沟槽表面的第一绝缘层，并在每个芯片单元上方的所述第一绝缘层中形成至少一个暴露出所述P电极扩展层的第一电极孔洞及至少一个暴露出所述开口内所述N型GaN层的第二电极孔洞；
对于每一条高压电路，在所述第一绝缘层表面形成至少一个分立的N电极连接金属块、P-N电极连接金属块及P电极连接金属块，其中，所述N电极连接金属块填充进位于该条高压电路首端的一个芯片单元的第二电极孔洞内；所述P电极连接金属块填充进位于该条高压电路末端的一个芯片单元的第一电极孔洞内；所述P-N电极连接金属块填充进相邻两个芯片单元之间的所述隔离沟槽内，并分别填充进其中一个芯片单元的第一电极孔洞及另一个芯片单元的第二电极孔洞，将该相邻两个芯片单元串联。
2.根据权利要求1所述的高压倒装LED芯片的制作方法，其特征在于：将所述衬底通过所述N电极连接金属块、P-N电极连接金属块及P电极连接金属块与一基板倒装焊接。
3.根据权利要求1所述的高压倒装LED芯片的制作方法，其特征在于：形成所述N电极连接金属块、P-N电极连接金属块及P电极连接金属块后，接着沉积一覆盖各芯片单元的第二绝缘层，并在位于高压电路首末两端的芯片单元上的所述第二绝缘层中分别形成至少一个暴露出所述N电极连接金属块的N电极孔洞及至少一个暴露出所述P电极连接金属块的P电极孔洞；然后在所述第二绝缘层表面形成分立的N电极金属层及P电极金属层，其中，所述N电极金属层填充进所述N电极孔洞，所述P电极金属层填充进所述P电极孔洞。
4.根据权利要求3所述的高压倒装LED芯片的制作方法，其特征在于：将所述衬底通过所述P电极金属层及所述N电极金属层与一基板倒装焊接。
5.根据权利要求1～4任意一项所述的高压倒装LED芯片的制作方法，其特征在于：所述衬底为平面衬底或PSS图形化衬底。
6.根据权利要求1～4任意一项所述的高压倒装LED芯片的制作方法，其特征在于：所述开口的侧壁垂直或倾斜。
7.根据权利要求1～4任意一项所述的高压倒装LED芯片的制作方法，其特征在于：所述P电极扩展层为透明导电膜、金属层或透明导电膜与金属层的复合层。
8.根据权利要求1～4任意一项所述的高压倒装LED芯片的制作方法，其特征在于：所述芯片单元为条型、圆孔型或多边孔型；所述开口为条型、圆孔型或多边孔型。
9.一种高压倒装LED芯片，其特征在于，包括：
衬底及依次形成于所述衬底上的N型GaN层、多量子阱层及P型GaN层；
从所述P型GaN层表面往下延伸形成有若干隔离沟槽，所述隔离沟槽底部暴露出所述衬底，隔离出若干芯片单元；
每个芯片单元中形成有至少一个开口，所述开口从所述P型GaN层表面往下延伸，暴露出所述N型GaN层；所述开口周围的所述P型GaN层表面构成MESA台面；
所述MESA台面上形成有P电极扩展层；
所述P电极扩展层表面、所述开口表面及所述隔离沟槽表面覆盖有第一绝缘层，每个芯片单元上方的所述第一绝缘层中形成有至少一个暴露出所述P电极扩展层的第一电极孔洞及至少一个暴露出所述开口内所述N型GaN层的第二电极孔洞；
对于每一条高压电路，所述第一绝缘层表面形成有至少一个分立的N电极连接金属块、P-N电极连接金属块及P电极连接金属块，其中，所述N电极连接金属块填充进位于该条高压电路首端的一个芯片单元的第二电极孔洞内；所述P电极连接金属块填充进位于该条高压电路末端的一个芯片单元的第一电极孔洞内；所述P-N电极连接金属块填充进相邻两个芯片单元之间的所述隔离沟槽内，并分别填充进其中一个芯片单元的第一电极孔洞及另一个芯片单元的第二电极孔洞，将该相邻两个芯片单元串联。
10.根据权利要求9所述的高压倒装LED芯片，其特征在于：所述衬底通过所述N电极连接金属块、P-N电极连接金属块及P电极连接金属块与一基板倒装焊接。
11.根据权利要求9所述的高压倒装LED芯片，其特征在于：所述N电极连接金属块、P-N电极连接金属块及P电极连接金属块上还覆盖有第二绝缘层，且位于高压电路首端的芯片单元上的所述第二绝缘层中形成有至少一个暴露出所述N电极连接金属块的N电极孔洞，位于高压电路末端的芯片单元上的所述第二绝缘层中形成有至少一个暴露出所述P电极连接金属块的P电极孔洞；所述第二绝缘层表面还形成有分立的N电极金属层及P电极金属层，其中，所述N电极金属层填充进所述N电极孔洞，所述P电极金属层填充进所述P电极孔洞。
12.根据权利要求11所述的高压倒装LED芯片，其特征在于：所述衬底通过所述P电极金属层及所述N电极金属层与一基板倒装焊接。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510324056.7A CN106299095A (zh) | 2015-06-12 | 2015-06-12 | 一种高压倒装led芯片及其制作方法 |
| US15/176,629 US9698197B2 (en) | 2015-06-12 | 2016-06-08 | High-voltage flip LED chip and manufacturing method thereof |
| KR1020160072346A KR20160146569A (ko) | 2015-06-12 | 2016-06-10 | 고-전압 플립 led 칩 및 이의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510324056.7A CN106299095A (zh) | 2015-06-12 | 2015-06-12 | 一种高压倒装led芯片及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106299095A true CN106299095A (zh) | 2017-01-04 |
Family
ID=57517121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510324056.7A Pending CN106299095A (zh) | 2015-06-12 | 2015-06-12 | 一种高压倒装led芯片及其制作方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9698197B2 (zh) |
| KR (1) | KR20160146569A (zh) |
| CN (1) | CN106299095A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108417545A (zh) * | 2018-05-14 | 2018-08-17 | 深圳市欧科力科技有限公司 | 一种功率器件及其制备方法 |
| CN109768134A (zh) * | 2019-01-28 | 2019-05-17 | 华引芯（武汉）科技有限公司 | 一种发光高效率反转垂直结构高压芯片及其制备方法 |
| CN111312886A (zh) * | 2020-02-20 | 2020-06-19 | 北京京东方光电科技有限公司 | 发光二极管组件 |
| CN111863853A (zh) * | 2019-04-24 | 2020-10-30 | 深圳第三代半导体研究院 | 一种垂直集成单元二极管芯片 |
| CN112404634A (zh) * | 2020-10-27 | 2021-02-26 | 吴彦君 | 一种倒装led芯片焊接保护结构 |
| WO2024114604A1 (zh) * | 2022-11-29 | 2024-06-06 | 厦门三安光电有限公司 | 发光元件、发光组件及制作方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106981550B (zh) * | 2017-03-29 | 2023-05-16 | 广东工业大学 | 一种易封装易散热倒装高压led芯片 |
| JP2018181911A (ja) * | 2017-04-04 | 2018-11-15 | 浜松ホトニクス株式会社 | 光半導体装置 |
| CN107452846B (zh) * | 2017-09-25 | 2024-05-14 | 广东工业大学 | 一种紫外led倒装芯片 |
| WO2020258027A1 (zh) * | 2019-06-25 | 2020-12-30 | 苏州晶湛半导体有限公司 | 发光器件、发光器件的模板及其制备方法 |
| CN113097358B (zh) * | 2021-03-31 | 2022-02-15 | 扬州乾照光电有限公司 | 一种发光二极管及其制作方法 |
| CN113823721A (zh) * | 2021-10-14 | 2021-12-21 | 淮安澳洋顺昌光电技术有限公司 | Led芯片及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103500790A (zh) * | 2013-10-08 | 2014-01-08 | 杭州士兰明芯科技有限公司 | 一种倒装高压led芯片的结构及其制造方法 |
| US20140183444A1 (en) * | 2012-12-28 | 2014-07-03 | Helio Optoelectronics Corporation | High-voltage flip-chip led structure and manufacturing method thereof |
| CN104134744A (zh) * | 2014-08-08 | 2014-11-05 | 映瑞光电科技(上海)有限公司 | 易封装高压倒装led芯片及其制作方法 |
| CN104300069A (zh) * | 2014-08-25 | 2015-01-21 | 大连德豪光电科技有限公司 | 高压led芯片及其制备方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6410942B1 (en) * | 1999-12-03 | 2002-06-25 | Cree Lighting Company | Enhanced light extraction through the use of micro-LED arrays |
| US6479313B1 (en) * | 2001-05-25 | 2002-11-12 | Kopin Corporation | Method of manufacturing GaN-based p-type compound semiconductors and light emitting diodes |
| WO2005065325A2 (en) * | 2003-12-24 | 2005-07-21 | Gelcore Llc | Optimized contact design for thermosonic bonding of flip-chip devices |
| JP5082504B2 (ja) * | 2006-03-31 | 2012-11-28 | 日亜化学工業株式会社 | 発光素子及び発光素子の製造方法 |
| KR20100046195A (ko) * | 2007-08-31 | 2010-05-06 | 라티스 파워(지앙시) 코포레이션 | 초고 역방향 항복 전압을 갖는 갈륨 니트라이드 발광 장치 |
| JP5132404B2 (ja) * | 2008-04-17 | 2013-01-30 | スタンレー電気株式会社 | 半導体発光装置 |
| GB2467911B (en) * | 2009-02-16 | 2013-06-05 | Rfmd Uk Ltd | A semiconductor structure and a method of manufacture thereof |
| US7939847B2 (en) * | 2009-03-31 | 2011-05-10 | Hong Kong Applied Science And Technology Research Institute Co. Ltd. | Quasi-vertical light emitting diode |
| CN104170089B (zh) * | 2012-02-28 | 2017-05-31 | 皇家飞利浦有限公司 | 用于ac led的硅衬底上的氮化镓led与氮化铝镓/氮化镓器件的集成 |
| US20140252309A1 (en) * | 2013-03-08 | 2014-09-11 | National Central University | Visible-light light emitting diode for high-speed vehicle communication |
| CN103311261B (zh) * | 2013-05-24 | 2016-02-17 | 安徽三安光电有限公司 | 集成led发光器件及其制作方法 |
| US9318650B2 (en) * | 2014-03-13 | 2016-04-19 | Qingdao Jason Electric Co., Ltd. | Light-emitting device with heavily doped active-region and method for manufacturing the same |
-
2015
- 2015-06-12 CN CN201510324056.7A patent/CN106299095A/zh active Pending
-
2016
- 2016-06-08 US US15/176,629 patent/US9698197B2/en not_active Expired - Fee Related
- 2016-06-10 KR KR1020160072346A patent/KR20160146569A/ko not_active Application Discontinuation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140183444A1 (en) * | 2012-12-28 | 2014-07-03 | Helio Optoelectronics Corporation | High-voltage flip-chip led structure and manufacturing method thereof |
| CN103500790A (zh) * | 2013-10-08 | 2014-01-08 | 杭州士兰明芯科技有限公司 | 一种倒装高压led芯片的结构及其制造方法 |
| CN104134744A (zh) * | 2014-08-08 | 2014-11-05 | 映瑞光电科技(上海)有限公司 | 易封装高压倒装led芯片及其制作方法 |
| CN104300069A (zh) * | 2014-08-25 | 2015-01-21 | 大连德豪光电科技有限公司 | 高压led芯片及其制备方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108417545A (zh) * | 2018-05-14 | 2018-08-17 | 深圳市欧科力科技有限公司 | 一种功率器件及其制备方法 |
| CN109768134A (zh) * | 2019-01-28 | 2019-05-17 | 华引芯（武汉）科技有限公司 | 一种发光高效率反转垂直结构高压芯片及其制备方法 |
| CN111863853A (zh) * | 2019-04-24 | 2020-10-30 | 深圳第三代半导体研究院 | 一种垂直集成单元二极管芯片 |
| CN111312886A (zh) * | 2020-02-20 | 2020-06-19 | 北京京东方光电科技有限公司 | 发光二极管组件 |
| CN112404634A (zh) * | 2020-10-27 | 2021-02-26 | 吴彦君 | 一种倒装led芯片焊接保护结构 |
| WO2024114604A1 (zh) * | 2022-11-29 | 2024-06-06 | 厦门三安光电有限公司 | 发光元件、发光组件及制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20160146569A (ko) | 2016-12-21 |
| US9698197B2 (en) | 2017-07-04 |
| US20160365485A1 (en) | 2016-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106299095A (zh) | 一种高压倒装led芯片及其制作方法 | |
| TWI569470B (zh) | 發光二極體及其製造方法 | |
| KR101269053B1 (ko) | 나노 로드 발광 소자 및 그 제조 방법 | |
| KR101978968B1 (ko) | 반도체 발광소자 및 발광장치 | |
| CN103682004B (zh) | 一种改善出光率的发光二极管倒装芯片及其制备方法 | |
| US8247822B2 (en) | Semiconductor light-emitting device | |
| JP6410870B2 (ja) | 発光ダイオード | |
| CN109638131B (zh) | 一种dbr倒装芯片的制作方法 | |
| CN212676295U (zh) | 倒装发光二极管芯片 | |
| EP3951895A1 (en) | Semiconductor light-emitting device | |
| CN108878598A (zh) | 一种垂直结构发光二极管芯片的制作方法 | |
| CN114864777A (zh) | Led芯片及其制备方法 | |
| CN104993031B (zh) | 高压倒装led芯片及其制造方法 | |
| CN104659169A (zh) | 一种简易倒装led及其制作方法 | |
| CN212874526U (zh) | 倒装led芯片 | |
| CN114093996B (zh) | 半导体发光器件 | |
| CN219642857U (zh) | 一种固晶平整的倒装led芯片 | |
| CN215869439U (zh) | Led芯片 | |
| CN221008976U (zh) | 一种倒装led芯片 | |
| KR20130142581A (ko) | 개선된 광 추출 효율을 갖는 발광 소자 및 그것을 제조하는 방법 | |
| TWI843971B (zh) | 半導體結構及其製作方法、發光器件及其製作方法 | |
| CN113964247A (zh) | 发光二极管芯片及其制作方法 | |
| CN116583963A (zh) | 发光二极管及发光装置 | |
| CN116314524A (zh) | 发光二极管及发光装置 | |
| CN117747732A (zh) | Led芯片及led芯片中金属叠层结构确定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170104 |
|
| RJ01 | Rejection of invention patent application after publication |