CN106298905B - 一种半导体器件及其制造方法 - Google Patents
一种半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN106298905B CN106298905B CN201610235532.2A CN201610235532A CN106298905B CN 106298905 B CN106298905 B CN 106298905B CN 201610235532 A CN201610235532 A CN 201610235532A CN 106298905 B CN106298905 B CN 106298905B
- Authority
- CN
- China
- Prior art keywords
- gate
- layer
- passivation layer
- electrode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 159
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 238000002161 passivation Methods 0.000 claims abstract description 90
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000010410 layer Substances 0.000 claims description 187
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 6
- 229910021389 graphene Inorganic materials 0.000 claims description 6
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 5
- 229910052681 coesite Inorganic materials 0.000 claims description 5
- 229910052593 corundum Inorganic materials 0.000 claims description 5
- 229910052906 cristobalite Inorganic materials 0.000 claims description 5
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 5
- 238000002955 isolation Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 229910052682 stishovite Inorganic materials 0.000 claims description 5
- 229910052905 tridymite Inorganic materials 0.000 claims description 5
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 5
- 238000000231 atomic layer deposition Methods 0.000 claims description 4
- 238000011065 in-situ storage Methods 0.000 claims description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 4
- 150000002739 metals Chemical class 0.000 claims description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 4
- 239000011241 protective layer Substances 0.000 claims description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 10
- 238000006731 degradation reaction Methods 0.000 abstract description 7
- 238000004377 microelectronic Methods 0.000 abstract description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical group [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 14
- 150000002736 metal compounds Chemical class 0.000 description 9
- 230000005684 electric field Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 229910002601 GaN Inorganic materials 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 229910044991 metal oxide Inorganic materials 0.000 description 6
- 150000004706 metal oxides Chemical class 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 6
- 239000002356 single layer Substances 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 230000012010 growth Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 229910005883 NiSi Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
- H01L29/8128—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate with recessed gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
一种半导体器件及其制造方法，涉及微电子技术领域，该半导体器件包括衬底；位于衬底上的半导体层；位于半导体层上的栅极、源极和漏极，栅极位于源极和漏极之间；以及表面钝化层，表面钝化层包括位于半导体层上的第一部分和第二部分，第一部分位于栅极与漏极之间，第二部分位于栅极与源极之间；栅极面向漏极的第一侧面与半导体层的交界处不直接接触表面钝化层。本发明的栅极靠近漏极的侧面与表面钝化层不直接接触，避免因栅极与表面钝化层直接接触而导致的肖特基性能退化，栅极漏电增大，栅极失效等问题，器件的可靠性好。本发明还涉及该半导体元件的制作方法。
Description
技术领域
本发明涉及微电子技术领域，具体而言，涉及一种半导体器件及其制造方法。
背景技术
高电子迁移率晶体管(High Electron Mobility Transistor，HEMT)中的平面沟道场效应晶体管，如氮化镓高电子迁移率晶体管(GaN HEMT)和砷化镓高电子迁移率晶体管(GaAs HEMT)等器件，其包括源极(Source，S)、栅极(Gate，G)和漏极(Drain，D)，电场会聚集在栅极靠近漏极的边沿，形成一个电场尖峰。当栅极和漏极之间施加的电压逐步增加，并导致这个电场尖峰峰值处的电场高于半导体材料的临界电场时，器件就会被击穿而失效。同时，由于器件承受的击穿电压(承压)是栅极和漏极之间电场的积分，与均匀分布的电场相比较，器件位于栅极边沿的电场尖峰峰值越尖锐，器件承受的击穿电压就越小。
在器件的实际设计制作工艺中，栅极和表面钝化层均位于半导体层上，且栅极和表面钝化层是直接接触的。当由金属制成的栅极与表面钝化层接触时，可能会形成另外一种物质，这种物质很会使栅极的肖特基性能降低，栅极漏电增加，大大降低了栅极承受的电压和器件承受的击穿电压，严重影响了器件的性能。比如，当栅极中与半导体接触的金属为镍(Ni)，表面钝化层为氮化硅(SiN)时，镍和氮化硅接触形成Ni的硅化物NiSi，NiSi的功函数低于栅极金属Ni的功函数，从而导致栅极的肖特基性能降低，栅极漏电增加，甚至导致栅极失效，严重影响器件的可靠性。
发明内容
本发明的目的在于提供一种半导体器件，能有效避免因栅极与表面钝化层直接接触而导致的肖特基性能退化，栅极漏电增大，栅极失效等问题，具有较好的可靠性。
本发明的另一目的在于提供一种半导体器件的制造方法，其所制作的半导体器件能有效避免因栅极与表面钝化层直接接触而导致的肖特基性能退化，栅极漏电增大，栅极失效等问题，具有较好的可靠性。
本发明的实施例是这样实现的：
一种半导体器件，其包括：衬底；位于衬底上的半导体层；位于半导体层上的栅极、源极和漏极，栅极位于源极和漏极之间；以及表面钝化层，表面钝化层包括位于半导体层上的第一部分和第二部分，第一部分位于栅极与漏极之间，第二部分位于栅极与源极之间；栅极面向漏极的第一侧面与半导体层的交界处不直接接触表面钝化层。
在本发明较佳的实施例中，上述栅极面向源极的第二侧面与半导体层的交界处不直接接触表面钝化层。
在本发明较佳的实施例中，上述不直接接触的方式为空气隔离，或通过处理栅极的表面形成金属化合物，或在栅极的表面与表面钝化层间全部或部分填充与表面钝化层不同的介质，或其组合。
在本发明较佳的实施例中，上述金属化合物可以为金属氧化物。
在本发明较佳的实施例中，上述半导体器件还包括位于表面钝化层之上的器件保护层。
在本发明较佳的实施例中，上述介质由器件保护层形成。
在本发明较佳的实施例中，上述表面钝化层为SiN、SiO2、SiON、Al2O3、HfO2、HfAlOx、AlN、BN、石墨烯中的一种或多种。
在本发明较佳的实施例中，上述栅极为Ni或Ni/Au或Ni与单种或多种金属的组合。
在本发明较佳的实施例中，上述表面钝化层为单次生长而成或多次生长而成；表面钝化层是在MOCVD或MBE腔内进行原位生长而成，或通过LPCVD、ALD或者PECVD生长而成，或其组合。
在本发明较佳的实施例中，上述栅极为T型栅极，半导体器件还包括器件保护层，器件保护层包括分别覆盖第一部分和第二部分的第一保护部和第二保护部，第一保护部和第二保护部抵靠栅极的第一侧面和第二侧面，且栅极的T型头部从器件保护层露出。
在本发明较佳的实施例中，上述T型栅极的底端嵌入半导体层中。
一种半导体器件的制造方法，包括：
在衬底的上表面形成半导体层；
在半导体层上形成表面钝化层；
在半导体层上形成欧姆接触的源极和漏极；
在半导体层上形成肖特基接触的栅极，并使栅极面向漏极的第一侧面与半导体层的交界处不直接接触表面钝化层。
本发明实施例的有益效果是：本发明实施例半导体器件的表面钝化层包括位于半导体层上的第一部分和第二部分，第一部分位于栅极与漏极之间，第二部分位于栅极与源极之间，栅极面向漏极的第一侧面与半导体层的交界处不直接接触表面钝化层，有效避免了因栅极与表面钝化层直接接触而导致的肖特基性能退化，栅极漏电增大，栅极失效等问题，因此半导体器件的可靠性好。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明第一实施例中半导体器件的结构示意图；
图2为本发明第二实施例中半导体器件的结构示意图；
图3为本发明第三实施例中半导体器件的结构示意图；
图4为本发明第四实施例中半导体器件的结构示意图；
图5为本发明第五实施例中半导体器件的结构示意图；
图6为本发明第六实施例中半导体器件的结构示意图；
图7为本发明第七实施例中半导体器件的结构示意图；
图8为本发明第八实施例中半导体器件的结构示意图。
图中：
100、200、300、400、500、600、700、800-半导体器件，101-衬底，101a-上表面，102-半导体层，102a-第一表面，102b-第二表面，103、703、803-栅极，103a、703a-第一侧面，103b、703b-第二侧面，704、804-T型头部，705、805-主体部，104-源极，105-漏极，106、506、606-表面钝化层，106a、506a、606a-第一部分，106b、506b、606b-第二部分，107-第一间隙，108-第二间隙，109、409、609-第一介质，110、410、610-第二介质，111、711-器件保护层，711a-第一保护部，711b-第二保护部。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
下面对本发明实施例的半导体器件及其制造方法进行具体说明。
第一实施例
参见图1所示，本实施例提供的半导体器件100例如是平面沟道场效应晶体管。半导体器件100包括衬底101、半导体层102、栅极103、源极104、漏极105以及表面钝化层106。半导体层102形成于衬底101的上表面101a。半导体层102具有第一表面102a和第二表面102b，其中第二表面102b是与衬底101接触的表面。栅极103、源极104和漏极105位于半导体层102的第一表面102a。位于半导体层102的第一表面102a的栅极103、源极104和漏极105彼此间隔排布，且栅极103位于源极104和漏极105之间。表面钝化层106位于半导体层102的第一表面102a，且至少包括第一部分106a和第二部分106b。第一部分106a位于栅极103与漏极105之间的第一表面102a，第二部分106b位于栅极103与源极104之间的第一表面102a。栅极103面向漏极105的第一侧面103a与半导体层102的交界处不直接接触表面钝化层106。从结构上看，栅极103面向漏极105的第一侧面103a与第一部分106a之间具有第一间隙107。第一侧面103a与半导体层102的交界处与表面钝化层106不直接接触的方式例如可以为空气隔离，或通过处理栅极103的第一侧面103a形成金属化合物，金属化合物可以为金属氧化物，或在栅极103的第一侧面103a与表面钝化层106间全部或部分填充与表面钝化层106不同的第一介质，或其组合，以避免因栅极103与表面钝化层106接触而导致的肖特基性能退化，栅极103漏电增大，栅极103失效等问题，因此半导体器件100的可靠性好。本实施例中，第一侧面103a与半导体层102的交界处与表面钝化层106不直接接触的方式为空气隔离。需要注意的是，半导体器件100中虽然第一侧面103a与半导体层102的交界处与表面钝化层106不直接接触，但是第一侧面103a的其他部分还是可以直接接触表面钝化层106，图中并未示出。
其中，衬底101的材料为蓝宝石、碳化硅、硅、铌酸锂、绝缘衬底硅、氮化镓或氮化铝中的一种。
半导体层102的材料为GaN、SiC或GaAs。半导体层102可以包括沟道层和势垒层，沟道层和势垒层的界面形成有导电沟道(如2DEG)，此为本领域熟知技术，在此不再赘述。当半导体层102的材料为GaN时，半导体层102可包括GaN沟道层和AlGaN势垒层。
栅极103的金属为单层金属或多层金属，或为单种金属或多种金属的组合，优选地，栅极103的金属为Ni或Ni/Au或Ni与单种或多种金属的组合。
表面钝化层106为SiN、SiO2、SiON、Al2O3、HfO2、HfAlOx、AlN、BN、石墨烯等中的一种或多种，且可以为单层或多层结构。本实施例中，表面钝化层106为单层SiN结构。
本实施例提供的半导体器件100的制造方法，包括：
在衬底101的上表面101a形成半导体层102；
在半导体层102的第一表面102a上形成表面钝化层106；
在半导体层102的第一表面102a上形成源极104和漏极105，源极104、漏极105与半导体层102的接触为欧姆接触；
在半导体层102的第一表面102a上形成栅极103，栅极103与半导体层102的接触为肖特基接触，保证栅极103、源极104和漏极105彼此间隔设置，且栅极103位于源极104和漏极105之间，并使栅极103面向漏极105的第一侧面103a与半导体层102的交界处不直接接触表面钝化层106。
具体地，表面钝化层106为单次生长而成或多次生长而成。表面钝化层106采用金属有机化合物化学气相沉淀(Metal-organic Chemical Vapor Deposition，MOCVD)或分子束外延(Molecular Beam Epitaxy，MBE)进行原位生长而成，也可以通过低压力化学气相沉积法(Low Pressure Chemical Vapor Deposition，LPCVD)、原子层沉积(Atomic layerdeposition，ALD)或者等离子体增强化学气相沉积法(Plasma Enhanced Chemical VaporDeposition，PECVD)生长而成，或其组合。相较而言，原位生长的表面钝化层106的钝化效果更好，有利于减小器件的电流崩塌效应和减小漏电流。
第二实施例
参见图2所示，本实施例提供的半导体器件200与第一实施例提供的半导体器件100的结构大致相同，二者的区别在于，本实施例中，半导体器件200的栅极103面向源极104的第二侧面103b与半导体层102的交界处不直接接触表面钝化层106。从结构上看，栅极103面向源极104的第二侧面103b与第二部分106b之间留有第二间隙108。第二侧面103b与半导体层102的交界处与表面钝化层106不直接接触的方式例如为空气隔离，或通过处理栅极103的第二侧面103b形成金属化合物，金属化合物可以为金属氧化物，或在栅极103的第二侧面103b与表面钝化层106间全部或部分填充与表面钝化层106不同的第二介质，或其组合，以进一步避免因栅极103与表面钝化层106接触而导致的肖特基性能退化，栅极103漏电增大，栅极103失效等问题，因此半导体器件100的可靠性好。本实施例中，第二侧面103b与半导体层102的交界处与表面钝化层106不直接接触的方式为空气隔离。
本实施例中，第一侧面103a、第二侧面103b与半导体层102的交界处与表面钝化层106不直接接触的方式均为空气隔离，与第一实施例的半导体器件100相比，进一步减小栅极103漏电，提高肖特基性能，半导体器件200的可靠性得以进一步提升。
半导体器件200的制造方法与第一实施例的半导体器件100的制造方法大致相同，在此不在赘述。二者的不同之处在于，半导体器件200制造方法中在半导体层102上形成肖特基接触的栅极103时，还需使栅极103面向源极104的第二侧面103b与半导体层102的交界处不直接接触表面钝化层106。
第三实施例
参见图3所示，本实施例提供的半导体器件300与第二实施例提供的半导体器件200的结构大致相同，二者的区别在于，栅极103的第一侧面103a与表面钝化层106间可以全部填充或部分填充(图中未示出)与表面钝化层106不同的介质，可以通过处理栅极103的侧面形成金属化合物，从而使栅极103的第一侧面103a、第二侧面103b与半导体层102的交界处通过与表面钝化层106不同的介质、或者通过金属化合物、或者通过其组合直接接触表面钝化层106。
作为一种变形，本实施例中，半导体器件300的栅极103的第一侧面103a与表面钝化层的第一部分106a之间填充第一介质109，栅极103的第二侧面103b与表面钝化层的第二部分106b之间填充第二介质110。本实施例中的第一介质109和第二介质110是保证第一侧面103a、第二侧面103b与半导体层102的交界处与表面钝化层106不直接接触的另一种隔离方式。
作为一种变形，上述金属化合物为金属氧化物，第一介质109和第二介质110是通过氧化栅极103表面形成的金属氧化物(例如NiO)。
半导体器件300的制造方法与第二实施例的半导体器件200的制造方法大致相同，在此不在赘述。二者的不同之处在于，半导体器件300制造方法中还包括形成与表面钝化层106不同的介质，或者氧化栅极103侧面形成金属氧化物，或者进行氧化栅极103侧面形成金属氧化物和形成与表面钝化层106不同的介质组合的步骤。
值得一提的是，第一实施例的半导体器件100也可以类似的采取在第一间隙107填充第一介质109的方式进行，而不是采用空气隔绝。
第四实施例
参见图4所示，本实施例提供的半导体器件400与第二实施例提供的半导体器件200的结构大致相同，二者的区别在于，本实施例中，半导体器件400还包括位于表面钝化层106之上的器件保护层111，器件保护层111覆盖栅极103、源极104、漏极105以及表面钝化层106，且器件保护层111填入第一间隙107和第二间隙108中对应形成第一介质409和第二介质410。
本实施例中，器件保护层111材料为SiN、SiO2、SiON、Al2O3、HfO2、HfAlOx、AlN、BN、石墨器件烯等中的一种或多种，尤其是当器件保护层111的材料为AlN、BN、石墨烯时，可提高半导体器件400的散热性能。器件保护层111可为单层或多层结构。
器件保护层111覆盖于栅极103、源极104、漏极105和表面钝化层106，起到保护作用，提高半导体器件100的耐压性能和频率特性。同时器件保护层111还填充于第一间隙107和第二间隙108中形成第一介质409和第二介质410，保证第一侧面103a、第二侧面103b与半导体层102的交界处与表面钝化层106不直接接触。器件保护层111同时具有两种功能，能减少器件制造的工艺步骤。
半导体器件400的制造方法与第二实施例的半导体器件200的制造方法大致相同，在此不在赘述。二者的不同之处在于，半导体器件400制造方法中还包括在半导体器件200的上沉积器件保护层111材料以形成器件保护层111的步骤。
第五实施例
参见图5所示，本实施例提供的半导体器件500与第三实施例提供的半导体器件300的结构大致相同，二者的区别在于，本实施例中，半导体器件500的表面钝化层506还覆盖栅极103、源极104、漏极105以及第一介质109、第二介质110。本实施例中的表面钝化层506顺应性的形成在栅极103、源极104、漏极105以及第一介质109和第二介质110上，并覆盖栅极103、源极104、漏极105以及第一介质109和第二介质110。但是，第一侧面103a、第二侧面103b与半导体层102的交界处与表面钝化层106仍不直接接触。特别地，栅极103的第一侧面103a与表面钝化层506位于第一表面102a的第一部分506a通过第一介质109隔离，栅极103的第二侧面103b与表面钝化层506位于第一表面102a的第二部分506b通过第二介质110隔离。
半导体器件500的制造方法与第一实施例的半导体器件100的制造方法大致相同，在此不在赘述。二者的不同之处在于半导体器件500制造方法中表面钝化层506可一次沉积形成，也可分多次沉积而成，表面钝化层506全部或部分覆盖了栅极103的顶部。
第六实施例
参见图6所示，本实施例提供的半导体器件600与第五实施例提供的半导体器件500的结构大致相同，二者的区别在于，栅极103的第一侧面103a与表面钝化层606之间部分填充与表面钝化层606不同的介质。具体地，本实施例中，半导体器件600的第一介质609相对第一表面102a的高度和第二介质610相对第一表面102a的高度相等并低于栅极103相对第一表面102a的高度。因此，本实施例中，表面钝化层606覆盖了栅极103的顶部同时也覆盖了栅极103的第一侧面103a和第二侧面103b的远离半导体层102的上部，也即是说，栅极103的第一侧面103a连接半导体层102的底部和第二侧面103b连接半导体层102的底部依旧被第一介质609和第二介质610隔离而不直接接触。特别地，栅极103的第一侧面103a与表面钝化层606位于第一表面102a的第一部分606a通过第一介质609隔离，栅极103的第二侧面103b与表面钝化层606位于第一表面102a的第二部分606b通过第二介质610隔离。第一介质609和第二介质610的高度较小，材料使用少。只需保证栅极103的第一侧面103a连接半导体层102的底部和第二侧面103b连接半导体层102的底部被隔离，就能避免栅极103与表面钝化层106直接接触而导致的肖特基性能退化，栅极103漏电增大，栅极103失效等问题。
半导体器件600的制造方法与第五实施例的半导体器件500的制造方法大致相同，在此不在赘述。
第七实施例
参见图7所示，本实施例提供的半导体器件700与第二实施例提供的半导体器件200的结构大致相同，二者的区别在于，本实施例中，半导体器件700的栅极703为T型栅极，半导体器件700还包括器件保护层711，此种方式可以降低寄生电容，提高频率响应，另外也可以提高器件的耐压和频率特性。栅极703包括主体部705和连接于主体部705上端的T型头部704。器件保护层711包括分别覆盖表面钝化层106的第一部分106a和第二部分106b的第一保护部711a和第二保护部711b，第一保护部711a和第二保护部711b分别抵靠栅极703的第一侧面703a和第二侧面703b，且栅极703的T型头部704从器件保护层711露出。
本实施例中，栅极703金属为Ni，第一间隙107和第二间隙108中均填充空气，即第一侧面703a、第二侧面703b与半导体层102的交界处与表面钝化层106不直接接触的方式为空气隔离，而且增加了器件保护层711，器件保护层711覆盖第一部分106a和第二部分106b以及从第一间隙107和第二间隙108露出的半导体层102的第一表面102a。T型栅极和器件保护层711用于提高半导体器件700的耐压性能和频率特性。器件保护层711的材料可以与表面钝化层106的材料相同，也可以不同。
半导体器件700的制造方法与第二实施例的半导体器件200的制造方法大致相同，不同之处在于，形成的栅极703为T型栅极，在表面钝化层106上形成有器件保护层711。
第八实施例
参见图8所示，本实施例提供的半导体器件800与第七实施例提供的半导体器件700的结构大致相同，二者的区别在于，本实施例中，半导体器件800的栅极803包括主体部805和连接于主体部805上端的T型头部804，主体部805的底端嵌入半导体层102中。
本实施例的半导体层102中存在栅极凹槽，栅极803的主体部805的底端采取嵌入式结构形成于半导体层102，可保障第一间隙107和第二间隙108的可靠性，除了具有第七实施例的半导体器件700的优点外，还进一步降低栅极103漏电，提高栅极803的强度和稳定性。
半导体器件800的制造方法与第七实施例的半导体器件700的制造方法大致相同，在此不在赘述。二者的不同之处在于半导体器件800制造方法中增加了在半导体层102的第一表面102a开设栅极凹槽的步骤，再在该栅极凹槽的位置形成栅极803。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (6)
1.一种半导体器件，其特征在于，其包括：
衬底；
半导体层，位于所述衬底上；
栅极、源极和漏极，位于所述半导体层上，所述栅极位于所述源极和所述漏极之间；以及
表面钝化层，所述表面钝化层包括位于所述半导体层上的第一部分和第二部分，所述第一部分位于所述栅极与所述漏极之间，所述第二部分位于所述栅极与所述源极之间；所述栅极面向所述漏极的第一侧面与所述半导体层的交界处不直接接触所述表面钝化层，所述不直接接触的方式为空气隔离，所述栅极面向所述源极的第二侧面与所述半导体层的交界处不直接接触所述表面钝化层，所述不直接接触的方式为空气隔离；所述栅极为T型栅极，所述半导体器件还包括器件保护层，所述器件保护层包括分别覆盖所述第一部分和所述第二部分的第一保护部和第二保护部，所述第一保护部和所述第二保护部抵靠所述栅极的所述第一侧面和所述第二侧面，且所述栅极的T型头部从所述器件保护层露出；所述器件保护层材料为SiN、SiO2、SiON、Al2O3、HfO2、HfAlOx、AlN、BN、石墨烯等中的一种或多种。
2.根据权利要求1所述的半导体器件，其特征在于，所述表面钝化层为SiN、SiO2、SiON、Al2O3、HfO2、HfAlOx、AlN、BN、石墨烯中的一种或多种。
3.根据权利要求1所述的半导体器件，其特征在于，所述栅极为Ni，或所述栅极为Ni与单种或多种金属的组合。
4.根据权利要求1所述的半导体器件，其特征在于，所述表面钝化层为单次生长而成或多次生长而成；所述表面钝化层是在MOCVD或MBE腔内进行原位生长而成，或通过LPCVD、ALD或者PECVD生长而成，或其组合。
5.根据权利要求1所述的半导体器件，其特征在于，所述T型栅极的底端嵌入所述半导体层中。
6.一种如权利要求1所述的半导体器件的制造方法，其特征在于，包括：
在衬底的上表面形成半导体层；
在所述半导体层上形成表面钝化层；
在所述半导体层上形成欧姆接触的源极和漏极；
在所述半导体层上形成肖特基接触的栅极，并使所述栅极面向所述漏极的第一侧面与所述半导体层的交界处不直接接触所述表面钝化层；
在所述表面钝化层的表面形成所述器件保护层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610235532.2A CN106298905B (zh) | 2016-04-15 | 2016-04-15 | 一种半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610235532.2A CN106298905B (zh) | 2016-04-15 | 2016-04-15 | 一种半导体器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106298905A CN106298905A (zh) | 2017-01-04 |
| CN106298905B true CN106298905B (zh) | 2020-06-12 |
Family
ID=57651241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610235532.2A Active CN106298905B (zh) | 2016-04-15 | 2016-04-15 | 一种半导体器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106298905B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6659871B2 (ja) * | 2017-04-14 | 2020-03-04 | ダイナックス セミコンダクター インコーポレイテッドＤｙｎａｘ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｉｎｃ． | 半導体デバイス及びその製造方法 |
| IT201700064147A1 (it) * | 2017-06-09 | 2018-12-09 | St Microelectronics Srl | Transistore hemt normalmente spento con generazione selettiva del canale 2deg e relativo metodo di fabbricazione |
| CN107248528B (zh) * | 2017-06-09 | 2019-10-11 | 西安电子科技大学 | 低频率损耗GaN基微波功率器件及其制作方法 |
| US11316038B2 (en) * | 2018-11-20 | 2022-04-26 | Stmicroelectronics S.R.L. | HEMT transistor with adjusted gate-source distance, and manufacturing method thereof |
| CN111446289B (zh) * | 2020-04-09 | 2020-11-20 | 浙江大学 | 基于石墨烯覆盖层的氮化镓器件结构及其制备方法 |
| CN111313236B (zh) * | 2020-05-11 | 2020-10-16 | 北京金太光芯科技有限公司 | 具有复合钝化层的垂直腔表面发射激光器和其制作方法 |
| CN113053748B (zh) * | 2021-03-12 | 2022-02-11 | 浙江大学 | GaN器件及制备方法 |
| CN114303248B (zh) * | 2021-06-11 | 2023-04-18 | 英诺赛科(苏州)科技有限公司 | 氮基半导体器件及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101506958A (zh) * | 2006-09-20 | 2009-08-12 | 富士通株式会社 | 场效应晶体管 |
| JP2010067694A (ja) * | 2008-09-09 | 2010-03-25 | Toshiba Corp | 半導体装置 |
| CN101853879A (zh) * | 2006-10-12 | 2010-10-06 | 三菱电机株式会社 | 场效应晶体管 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040021152A1 (en) * | 2002-08-05 | 2004-02-05 | Chanh Nguyen | Ga/A1GaN Heterostructure Field Effect Transistor with dielectric recessed gate |
| US8969927B2 (en) * | 2013-03-13 | 2015-03-03 | Cree, Inc. | Gate contact for a semiconductor device and methods of fabrication thereof |
-
2016
- 2016-04-15 CN CN201610235532.2A patent/CN106298905B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101506958A (zh) * | 2006-09-20 | 2009-08-12 | 富士通株式会社 | 场效应晶体管 |
| CN101853879A (zh) * | 2006-10-12 | 2010-10-06 | 三菱电机株式会社 | 场效应晶体管 |
| JP2010067694A (ja) * | 2008-09-09 | 2010-03-25 | Toshiba Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106298905A (zh) | 2017-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106298905B (zh) | 一种半导体器件及其制造方法 | |
| US11757005B2 (en) | HEMT-compatible lateral rectifier structure | |
| US20080315256A1 (en) | Nitride semiconductor device | |
| TWI716494B (zh) | 半導體結構及其製造方法 | |
| JP2012028423A (ja) | 半導体装置 | |
| US11600708B2 (en) | Semiconductor device and manufacturing method thereof | |
| EP3657549B1 (en) | Hemt transistor with adjusted gate-source distance, and manufacturing method thereof | |
| KR101878931B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US11411099B2 (en) | Semiconductor device | |
| US20240162313A1 (en) | High electron mobility transistor and method for forming the same | |
| US9806158B2 (en) | HEMT-compatible lateral rectifier structure | |
| JP2024519864A (ja) | 改善した性能を有する高電子移動度トランジスタを製造する方法 | |
| US10872967B2 (en) | Manufacturing method of semiconductor device | |
| US20240038852A1 (en) | Semiconductor device and method for manufacturing the same | |
| EP4033541A1 (en) | High electron mobility transistor and method for forming the same | |
| JP2015012177A (ja) | 半導体装置及びその製造方法 | |
| US11876118B2 (en) | Semiconductor structure with gate metal layer | |
| EP3140868B1 (en) | Semiconductor structure having a passivated iii-nitride layer and method for manufacturing thereof | |
| CN110556422B (zh) | 半导体器件及制造方法 | |
| WO2024016219A1 (en) | Nitride-based semiconductor device and method for manufacturing the same | |
| US20220310824A1 (en) | High electron mobility transistor and method for forming the same | |
| TW201624701A (zh) | Ｈｅｍｔ可相容之橫向整流器結構 | |
| WO2024108490A1 (en) | Nitride-based semiconductor device and method for manufacturing thereof | |
| CN118043972A (zh) | 氮化物基半导体装置及其制造方法 | |
| CN118103987A (zh) | 半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |