CN106297617A - 测试电路开关控制单元、方法、测试电路和显示装置 - Google Patents

Abstract

本发明提供一种测试电路开关控制单元、方法、测试电路和显示装置，所述测试电路开关控制单元包括偏压控制模块，用于在非测试时间段，在每一偏压周期内，控制栅线测试开关晶体管处于正偏压的第一正偏压时间和栅线测试开关晶体管处于负偏压的第一负偏压时间之间的差值的绝对值小于第一预定时间差值，并控制数据线测试开关晶体管处于正偏压的第二正偏压时间和数据线测试开关晶体管处于负偏压的第二负偏压时间之间的差值的绝对值小于第二预定时间差值；偏压周期持续的时间小于预定周期时间。本发明可以改善栅线测试开关晶体管的特性和数据线测试开关晶体管的特性裂化的情况。

Description

测试电路开关控制单元、方法、测试电路和显示装置

技术领域

本发明涉及电路测试技术领域，尤其涉及一种测试电路开关控制单元、方法、测试电路和显示装置。

背景技术

在现有技术的测试电路开关控制单元中，栅线测试开关晶体管和数据线测试开关晶体管在非测试阶段长期处于负偏压状态，从而TFT(薄膜晶体管)特性发生明显的劣化，导致栅线测试开关晶体管的漏电流和数据线测试开关晶体管的漏电流明显变大，从而会造成栅极驱动电路通过栅线测试开关晶体管漏电，数据驱动电路通过数据线测试开关晶体管漏电，从而影响栅极驱动电路和数据驱动电路在长时间、高温等情况下的正常驱动。

发明内容

本发明的主要目的在于提供一种测试电路开关控制单元、方法、测试电路和显示装置，解决现有技术中测试电路开关控制单元中的栅线测试开关晶体管和数据线测试开关晶体管在非测试阶段长期处于负偏压状态，从而TFT(薄膜晶体管)特性发生明显的劣化，导致栅线测试开关晶体管的漏电流和数据线测试开关晶体管的漏电流明显变大，从而会造成栅极驱动电路通过栅线测试开关晶体管漏电，数据驱动电路通过数据线测试开关晶体管漏电，从而影响栅极驱动电路和数据驱动电路在长时间、高温等情况下的正常驱动的问题。

为了达到上述目的，本发明提供了一种测试电路开关控制单元，包括栅线测试开关控制模块和数据线测试开关控制模块；所述栅线测试开关控制模块用于在非测试时间段控制断开栅线测试信号引出电极和栅极驱动电路的栅极驱动信号输出端之间的连接，所述数据线测试开关控制模块用于在非测试时间段控制断开数据线测试信号引出电极和数据驱动电路的数据电压信号输出端之间的连接；所述测试电路开关控制单元还包括偏压控制模块；

所述栅线测试开关控制模块包括连接于所述栅线测试信号引出电极和所述栅极驱动电路的栅极驱动信号输出端之间的相互串联的2N个栅线测试开关晶体管；N为正整数；

所述数据线测试开关控制模块包括连接于所述数据线测试信号引出电极和所述数据驱动电路的数据电压信号输出端之间的相互串联的2M个数据线测试开关晶体管；M为正整数；

所述偏压控制模块，分别与所述栅线测试开关晶体管的栅极和所述数据线测试开关晶体管的栅极连接，用于在非测试时间段，在每一偏压周期内，控制所述栅线测试开关晶体管处于正偏压的第一正偏压时间和该栅线测试开关晶体管处于负偏压的第一负偏压时间之间的差值的绝对值小于第一预定时间差值，并控制所述数据线测试开关晶体管处于正偏压的第二正偏压时间和该数据线测试开关晶体管处于负偏压的第二负偏压时间之间的差值的绝对值小于第二预定时间差值；

所述偏压周期持续的时间小于预定周期时间。

实施时，所述预定周期时间小于或等于显示周期。

实施时，所述偏压控制模块具体用于在非测试时间段向每一所述栅线测试开关晶体管的栅极发送相应的栅线测试控制时钟信号，向每一所述数据线测试开关晶体管的栅极发送相应的数据线测试控制时钟信号；

在所述非测试时间段，所述栅线测试控制时钟信号的占空比与1的差值的绝对值小于第一预定占空比差值；所述数据线测试控制信号为数据线测试控制时钟信号，所述数据线测试控制时钟信号的占空比与1的差值的绝对值小于第二预定占空比差值。

实施时，所述第一预定时间差值和所述第二预定时间差值都为0；在非测试时间段，所述栅线测试控制时钟信号的占空比为1，所述数据线测试控制时钟信号的占空比为1。

实施时，所述栅线测试开关控制模块包括第一栅线测试开关晶体管和第二栅线测试开关晶体管；所述数据线测试开关控制模块包括第一数据线测试开关晶体管和第二数据线测试开关晶体管；

所述第一栅线测试开关晶体管、所述第二栅线测试开关晶体管、所述第一数据线测试开关晶体管和所述第二数据线测试开关晶体管的类型相同；

所述第一栅线测试开关晶体管的第一极与所述栅线测试信号引出电极连接，所述第一栅线测试开关晶体管的第二极与所述第二栅线测试开关晶体管的第一极连接；

所述第一数据线测试开关晶体管的第一极与所述数据线测试信号引出电极连接，所述第一数据线测试开关晶体管的第二极与所述第二数据线测试开关晶体管的第一极连接；

所述第二栅线测试开关晶体管的第二极与所述栅极驱动电路的栅极驱动信号输出端连接，所述第二数据线测试开关晶体管的第二极与所述数据驱动电路的数据电压信号输出端连接；

所述偏压控制模块用于在非测试时间段向所述第一栅线测试开关晶体管的栅极和所述第二数据线测试开关晶体管发送第一控制时钟信号，向所述第二栅线测试开关晶体管和所述第一数据线测试开关晶体管发送第二控制时钟信号；

所述第一控制时钟信号和所述第二控制时钟信号反相；

所述第一控制时钟信号的周期小于显示周期。

实施时，本发明所述的测试电路开关控制单元还包括：

栅线测试控制模块，分别与所述第一栅线测试开关晶体管的栅极和所述第二栅线测试开关晶体管的栅极连接，用于在栅线测试时间段控制所述第一栅线测试开关晶体管的栅极和所述第二栅线测试开关晶体管的栅极都接入第一电平，以控制所述第一栅线测试开关晶体管和所述第二栅线测试开关晶体管都打开；以及，

数据线测试控制模块，分别与所述第一数据线测试开关晶体管的栅极和所述第二数据线测试开关晶体管的栅极连接，用于在数据线测试时间段控制所述第一数据线测试开关晶体管的栅极、所述第二数据线测试开关晶体管的栅极都接入第一电平，以控制所述第一栅线测试开关晶体管、所述第二栅线测试开关晶体管、所述第一数据线测试开关晶体管和所述第二数据线测试开关晶体管都打开。

本发明还提供了一种测试电路开关控制方法，应用于上述的测试电路开关控制单元，所述测试电路开关控制方法包括：

在非测试时间段，在每一偏压周期内，偏压控制模块控制每一栅线测试开关晶体管处于正偏压的第一正偏压时间和处于负偏压的第一负偏压时间之间的差值的绝对值小于第一预定时间差值，偏压控制模块控制每一数据线测试开关晶体管处于正偏压的第二正偏压时间和处于负偏压的第二负偏压时间之间的差值的绝对值小于第二预定时间差值。

本发明还提供了一种测试电路，包括栅线测试信号引出电极、数据线测试信号引出电极和上述的测试电路开关控制单元；

所述测试电路开关控制单元包括的栅线测试开关控制模块与所述栅线测试信号引出电极连接；

所述测试电路开关控制单元包括的数据线测试开关控制模块与所述数据线测试信号引出电极连接。

本发明还提供了一种显示装置，包括上述的测试电路。

实施时，本发明所述的显示装置还包括栅极驱动电路和数据驱动电路；

所述测试电路中的测试电路开关控制单元包括的偏压控制模块设置于所述栅极驱动电路中；

所述栅极驱动电路与所述测试电路开关控制单元包括的栅线测试开关控制模块连接；

所述数据驱动电路与所述测试电路开关控制单元包括的数据线测试开关控制模块连接。

与现有技术相比，本发明所述的测试电路开关控制单元、方法、测试电路和显示装置，从而可以改善栅线测试开关晶体管的特性和数据线测试开关晶体管的特性裂化的情况，可以使得栅线测试开关晶体管的漏电流和数据线测试开关晶体管的漏电流不会明显变大，可以避免栅极驱动电路通过栅线测试开关晶体管漏电，避免数据驱动电路通过数据线测试开关晶体管漏电。

附图说明

图1是本发明实施例所述的测试电路开关控制单元的结构框图；

图2是本发明所述的测试电路开关控制单元的一具体实施例的结构图；

图3是图2所示的测试电路开关控制单元的具体实施例中的CLK1和CLK2的时序图；

图4是本发明所述的测试电路开关控制单元的另一具体实施例的结构图；

图5是本发明所述的测试电路开关控制单元的又一具体实施例的结构图；

图6是图5所示的测试电路开关控制单元的具体实施例中的GS和DS的时序图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1所示，本发明实施例所述的测试电路开关控制单元包括栅线测试开关控制模块11和数据线测试开关控制模块12；

所述栅线测试开关控制模块11连接于所述栅线测试信号引出电极GTE和所述栅极驱动电路GI的栅极驱动信号输出端之间，用于在非测试时间段控制断开栅线测试信号引出电极GTE和栅极驱动电路GI的栅极驱动信号输出端之间的连接；

所述数据线测试开关控制模块12连接于所述数据线测试信号引出电极DTE和数据驱动电路DI的数据电压信号输出端之间，用于在非测试时间段控制断开数据线测试信号引出电极DTE和数据驱动电路DI的数据电压信号输出端之间的连接；

所述测试电路开关控制单元还包括偏压控制模块13；

所述栅线测试开关控制模块11包括连接于所述栅线测试信号引出电极GTE和所述栅极驱动电路GI的栅极驱动信号输出端之间的相互串联的2N个栅线测试开关晶体管(图1中未示出)；N为正整数；

所述数据线测试开关控制模块包括连接于所述数据线测试信号引出电极和所述数据驱动电路的数据电压信号输出端之间的相互串联的2M个数据线测试开关晶体管(图1中未示出)；M为正整数；

所述偏压控制模块13，分别与所述栅线测试开关晶体管的栅极和所述数据线测试开关晶体管的栅极连接，用于在非测试时间段，在每一偏压周期内，控制所述栅线测试开关晶体管处于正偏压的第一正偏压时间和该栅线测试开关晶体管处于负偏压的第一负偏压时间之间的差值的绝对值小于第一预定时间差值，并控制所述数据线测试开关晶体管处于正偏压的第二正偏压时间和该数据线测试开关晶体管处于负偏压的第二负偏压时间之间的差值的绝对值小于第二预定时间差值；

所述偏压周期持续的时间小于预定周期时间。

在实际操作时，所述预定周期时间可以根据实际情况而限定，但是为了使得栅线测试开关晶体管和数据线测试开关晶体管不会长时间处于正偏压或负偏压从而影响晶体管的特性，所述预定周期时间不应被设置的过大，例如，所述预定周期时间可以为16ms，但不限于此。

本发明实施例所述的测试电路开关控制单元通过偏压控制模块13在非测试时间段，在每一偏压周期内，控制所述栅线测试开关晶体管处于正偏压的第一正偏压时间和该栅线测试开关晶体管处于负偏压的第一负偏压时间之间的差值的绝对值小于第一预定时间差值，并控制所述数据线测试开关晶体管处于正偏压的第二正偏压时间和该数据线测试开关晶体管处于负偏压的第二负偏压时间之间的差值的绝对值小于第二预定时间差值，以使得所述栅线测试开关晶体管和所述数据线测试开关晶体管不会长时间持续处于正偏压状态，也不会长时间持续处于负偏压状态，从而避免栅线测试开关晶体管和数据线测试开关晶体管特性劣化。

为了避免现有的测试电路开关控制单元中的栅线测试开关晶体管和数据线测试开关晶体管在非测试阶段长期处于负偏压状态，从而TFT特性发生明显的劣化，导致栅线测试开关晶体管的漏电流和数据线测试开关晶体管的漏电流明显变大，从而会造成栅极驱动电路GI通过栅线测试开关晶体管漏电，数据驱动电路DI通过数据线测试开关晶体管漏电，从而影响栅极驱动电路GI和数据驱动电路DI在长时间、高温等情况下的正常驱动的问题，本发明实施例通过采用偶数个栅线测试开关晶体管和偶数个数据线测试开关晶体管，在非测试时间段，当一部分栅线测试开关晶体管导通时，另一部分栅线测试开关晶体管关断，从而控制断开栅线测试信号引出电极GTE和所述栅极驱动电路GI的栅极驱动信号输出端之间的连接，并且使得在每一偏压周期内，所述栅线测试开关晶体管处于正偏压的第一正偏压时间和所述栅线测试开关晶体管处于负偏压的第一负偏压时间之间的差距不大，也即使得所述栅线测试开关晶体管不会长期处于正偏压状态，也不会长期处于负偏压状态，从而使得所述栅线测试开关晶体管的漏电流不会明显变大，可以避免栅极驱动电路GI通过栅线测试开关晶体管漏电；在非测试阶段，当一部分数据线测试开关晶体管导通时，另一部分数据线测试开关晶体管关断，从而控制断开数据线测试信号引出电极DTE和所述数据驱动电路DI的数据驱动信号输出端之间的连接，并且使得在每一偏压周期内，所述数据线测试开关晶体管处于正偏压的第一正偏压时间和所述数据线测试开关晶体管处于负偏压的第一负偏压时间之间的差距不大，也即使得所述数据线测试开关晶体管不会长期处于正偏压状态，也不会长期处于负偏压状态，从而使得所述数据线测试开关晶体管的漏电流不会明显变大，可以避免数据驱动电路DI通过数据线测试开关晶体管漏电。

在实际操作时，所述预定周期时间可以小于或等于显示周期。所述显示周期为显示面板的一帧显示时间，例如可以为16ms，也可以根据实际情况被调整为其他时间值，在此对所述显示周期的具体时间值不作限定。

在最优选的情况下，所述第一预定时间差值和所述第二预定时间差值都为0，也即，在非测试时间段，在每一偏压周期内，每一栅线测试控制晶体管处于正偏压的时间和该栅线测试控制晶体管处于负偏压的时间相等，每一数据线测试控制晶体管处于正偏压的时间和该数据线测试控制晶体管处于负偏压的时间也相等，从而可以最大程度上的避免对所述栅线测试控制晶体管的特性和所述数据线测试控制晶体管的特性产生影响，使得所述栅线测试控制晶体管的漏电流和所述数据线测试控制晶体管的漏电流不会增大。

在实际操作时，所述偏压控制模块可以具体用于在非测试时间段向每一所述栅线测试开关晶体管的栅极发送相应的栅线测试控制时钟信号，向每一所述数据线测试开关晶体管的栅极发送相应的数据线测试控制时钟信号；

在所述非测试时间段，所述栅线测试控制时钟信号的占空比与1的差值的绝对值小于第一预定占空比差值；所述数据线测试控制信号为数据线测试控制时钟信号，所述数据线测试控制时钟信号的占空比与1的差值的绝对值小于第二预定占空比差值。

在实际操作时，所述栅线测试控制时钟信号的周期可以与所述数据线测试时钟信号的周期相等，所述偏压周期即可以对应为所述栅线测试控制时钟信号的周期。

在具体实施时，在最优选的情况下，栅线测试控制时钟信号的占空比和数据线测试控制信号的占空比都为1，也即栅线测试控制时钟信号为高电平的时间和所述栅线测试控制时钟信号为低电平的时间相等，数据线测试控制时钟信号为高电平的时间和所述数据线测试控制时钟信号为低电平的时间相等，从而使得相应的栅线测试控制晶体管依次处于正偏压和负偏压，并且处于正偏压的时间和处于负偏压的时间相等，并使得相应的数据线测试控制晶体管依次处于正偏压和负偏压，并且处于正偏压的时间和处于负偏压的时间相等，这样可以在最大程度上的避免对所述栅线测试控制晶体管和数据线测试控制晶体管的特性的影响，使得所述栅线测试控制晶体管的漏电流和所述数据线测试控制晶体管的漏电流不会增大。但是，在实际操作时，由于对高电平时间和低电平时间的控制精度问题，所述栅线测试控制时钟信号的占空比和所述数据线测试控制时钟信号的占空比有可能并不会精确的被设置为1，而是占空比有一定的误差，或者，在另一种情况下，只要控制栅线测试控制晶体管的占空比与1之间差值的绝对值小于第一预定占空比差值，并控制栅线测试控制晶体管的占空比与1之间差值的绝对值小于第二预定占空比差值，例如，所述第一预定占空比差值可以为0.05，所述第二预定占空比差值可以为0.1，即控制栅线测试控制晶体管的占空比在0.95至1.05之间，控制数据线测试控制晶体管的占空比在0.9至1.1之间，从而使得栅线测试控制晶体管和数据线测试控制晶体管会不会长时间处于正偏压或负偏压，并且栅线测试控制晶体管和数据线测试控制晶体管处于正偏压的时间和该栅线测试控制晶体管处于负偏压的时间差距不会太大，从而保证所述栅线测试控制晶体管的特性和所述数据线测试控制晶体管的特性不会受到较大影响。

在实际操作时，所述第一预定占空比差值也可以根据情况设置为其他数值，例如，0.1、0.08或其他值，但是一般情况下所述第一预定占空比差值不应被设置为太大，例如该第一预定占空比差值优选为在0.2以下，以使得栅线测试控制晶体管处于正偏压和负偏压的时间差距不太大，从而不会较大的影响栅线测试控制晶体管的漏电流；

同样的，所述第二预定占空比差值也可以根据情况设置为其他数值，例如，0.05、0.08或其他值，但是一般情况下所述第二预定占空比差值不应被设置为太大，例如该第二预定占空比差值优选为在0.2以下，以使得数据线测试控制晶体管处于正偏压和负偏压的时间差距不太大，从而不会较大的影响数据线测试控制晶体管的漏电流。

优选的，在非测试时间段，所述栅线测试控制时钟信号的占空比为1，所述数据线测试控制时钟信号的占空比为1。

具体的，所述栅线测试开关控制模块可以包括第一栅线测试开关晶体管和第二栅线测试开关晶体管；所述数据线测试开关控制模块包括第一数据线测试开关晶体管和第二数据线测试开关晶体管；

所述第一栅线测试开关晶体管、所述第二栅线测试开关晶体管、所述第一数据线测试开关晶体管和所述第二数据线测试开关晶体管的类型相同；

所述第一栅线测试开关晶体管的第一极与所述栅线测试信号引出电极连接，所述第一栅线测试开关晶体管的第二极与所述第二栅线测试开关晶体管的第一极连接；

所述第一数据线测试开关晶体管的第一极与所述数据线测试信号引出电极连接，所述第一数据线测试开关晶体管的第二极与所述第二数据线测试开关晶体管的第一极连接；

所述第二栅线测试开关晶体管的第二极与所述栅极驱动电路的栅极驱动信号输出端连接，所述第二数据线测试开关晶体管的第二极与所述数据驱动电路的数据电压信号输出端连接；

所述偏压控制模块用于在非测试时间段向所述第一栅线测试开关晶体管的栅极和所述第二数据线测试开关晶体管发送第一控制时钟信号，向所述第二栅线测试开关晶体管和所述第一数据线测试开关晶体管发送第二控制时钟信号；

所述第一控制时钟信号和所述第二控制时钟信号反相；

所述第一控制时钟信号的周期小于显示周期。

具体的，本发明实施例所述的测试电路开关控制单元还包括：

栅线测试控制模块，分别与所述第一栅线测试开关晶体管的栅极和所述第二栅线测试开关晶体管的栅极连接，用于在栅线测试时间段控制所述第一栅线测试开关晶体管的栅极和所述第二栅线测试开关晶体管的栅极都接入第一电平，以控制所述第一栅线测试开关晶体管和所述第二栅线测试开关晶体管都打开；以及，

数据线测试控制模块，分别与所述第一数据线测试开关晶体管的栅极和所述第二数据线测试开关晶体管的栅极连接，用于在数据线测试时间段控制所述第一数据线测试开关晶体管的栅极、所述第二数据线测试开关晶体管的栅极都接入第一电平，以控制所述第一栅线测试开关晶体管、所述第二栅线测试开关晶体管、所述第一数据线测试开关晶体管和所述第二数据线测试开关晶体管都打开。

本发明实施例所述的测试电路开关控制单元通过栅线测试控制模块以在栅线测试时间段控制栅极驱动电路与栅线测试信号引出电极连接，以可以进行栅线测试；本发明实施例所述的测试电路开关控制单元通过数据线测试控制模块以在数据线测试时间段控制栅极驱动电路与数据线测试信号引出电极连接，以可以进行数据线测试。

在实际操作时，栅线测试和数据线测试可以同时进行，也可以分时进行，可以根据实际情况设定。

下面通过一具体实施例来说明本发明所述的测试电路开关控制单元。

如图2所示，本发明所述的测试电路开关控制单元的一具体实施例包括栅线测试开关控制模块11、数据线测试开关控制模块12和偏压控制模块13；

所述栅线测试开关控制模块包括第一栅线测试开关晶体管SWG1和第二栅线测试开关晶体管SWG2；

所述数据线测试开关控制模块包括第一数据线测试开关晶体管SWD1和第二数据线测试开关晶体管SWD2；

所述偏压控制模块13包括第一控制子模块131和第二控制子模块132；

所述第一栅线测试开关晶体管SWG1的栅极和所述第二数据线测试开关晶体管SWD2的栅极都与所述第一控制子模块131连接；

所述第一数据线测试开关晶体管SWD1的栅极和所述第二栅线测试开关晶体管SWG2的栅极都与所述第二控制子模块132连接；

所述第一栅线测试开关晶体管SWG1、所述第二栅线测试开关晶体管SWG2、所述第一数据线测试开关晶体管SWD1和所述第二数据线测试开关晶体管SWD2都为n型晶体管；

所述第一栅线测试开关晶体管SWG1的漏极与所述栅线测试信号引出电极GTE连接，所述第一栅线测试开关晶体管SWG1的源极与所述第二栅线测试开关晶体管SWG2的漏极连接；

所述第一数据线测试开关晶体管SWD1的漏极与所述数据线测试信号引出电极DTE连接，所述第一数据线测试开关晶体管SWD1的源极与所述第二数据线测试开关晶体管SWD2的漏极连接；

所述第二栅线测试开关晶体管SWD2的源极与所述栅极驱动电路GI的栅极驱动信号输出端连接，所述第二数据线测试开关晶体管SWD2的源极与所述数据驱动电路DI的数据电压信号输出端连接；

所述第一控制子模块131用于在非测试时间段向所述第一栅线测试开关晶体管SWG1的栅极和所述第二数据线测试开关晶体管SWD2发送第一控制时钟信号CLK1；

所述第二控制子模块132用于向所述第二栅线测试开关晶体管SWG2和所述第一数据线测试开关晶体管SWD1发送第二控制时钟信号CLK2。

如图3所示，在非测试时间段，所述第一控制时钟信号CLK1和所述第二控制时钟信号CLK2反相；

所述第一控制时钟信号CLK1的周期和所述第二控制时钟信号CLK2的周期相等；

所述第一控制时钟信号CLK1的周期小于一帧显示时间(例如16ms)。

在图3中，H标示高电平，L标示低电平。

本发明如图2所示的测试电路开关控制单元在工作时，在非测试时间段，当所述第一控制时钟信号CLK1为高电平时，所述第二控制时钟信号CLK2为低电平，SWG1和SWD2正偏压打开，SWG2和SWD1负偏压关闭；当所述第一控制时钟信号CLK1为低电平时，所述第二控制时钟信号CLK2为高电平，SWG1和SWD2负偏压关闭，SWG2和SWD1正偏压打开；在一帧时间内，SWG1依次交替正负偏压，SWG2依次交替正负偏压，SWD1依次交替正负偏压，SWD2依次交替正负偏压，防止因为长时间正偏压或负偏压造成TFT特性恶化。

在实际操作时，所述偏压控制模块13可以设置于栅极驱动电路GI中，也即由栅极驱动电路GI来提供第一控制时钟信号CLK1和第二控制时钟信号CLK2。

在实际操作时，所述第一栅线测试开关晶体管SWG1、所述第二栅线测试开关晶体管SWG2、所述第一数据线测试开关晶体管SWD1、所述第二数据线测试开关晶体管SWD2也可以为p型晶体管，在此对上述开关晶体管的类型不作限定。

本发明所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。在本发明实施例中，为区分晶体管除栅极之外的两极，将其中一极称为第一极，另一极称为第二极；当第一极为源极时，第二极为漏极；当第一极为漏极时，第二极为源极。

如图4所示，在图2所示的测试电路开关控制单元的基础上，本发明实施例所述的测试电路开关控制单元还包括第一测试开关控制模块SWT1和第二测试开关控制模块SWT2；

并且，在图4中，所述偏压控制模块(图4中未示出)设置于栅极驱动电路GI中，由GI提供CLK1和CLK2；

SWT1分别与SWG2的栅极和SWD1的栅极连接；SWT2分别与SWG1的栅极和SWD2的栅极连接；

在实际操作时，在测试时间段，SWT1和SWT2都输出高电平信号，以使得SWG1、SWG2、SWD1和SWD2都打开，从而使得栅极驱动电路GI输出的栅线测试信号通过打开的SWG1和SWG2接入GTE，并使得数据驱动电路DI输出的数据线测试信号通过打开的SWD1和SWD2接入DTE，以便进行栅线测试和数据线测试。

在具体实施时，如图5所示，图4中的GI输出栅极驱动信号GS至像素驱动晶体管PDT的栅极，像素驱动晶体管PDT的源极与像素电极302连接，像素驱动晶体管PDT的漏极与数据驱动电路DI连接，所述数据驱动电路DI输出数据信号DS至像素驱动晶体管PDT的漏极；图6绘制了GS和DS的时序图。在图6中，H标示高电平，L标示低电平。

本发明实施例所述的测试电路开关控制方法，应用于上述的测试电路开关控制单元，所述测试电路开关控制方法包括：

在非测试时间段，在每一偏压周期内，偏压控制模块控制每一栅线测试开关晶体管处于正偏压的第一正偏压时间和处于负偏压的第一负偏压时间之间的差值的绝对值小于第一预定时间差值，偏压控制模块控制每一数据线测试开关晶体管处于正偏压的第二正偏压时间和处于负偏压的第二负偏压时间之间的差值的绝对值小于第二预定时间差值。

本发明实施例所述的测试电路，包括栅线测试信号引出电极、数据线测试信号引出电极和上述的测试电路开关控制单元；

所述测试电路开关控制单元包括的栅线测试开关控制模块与所述栅线测试信号引出电极连接；

所述测试电路开关控制单元包括的数据线测试开关控制模块与所述数据线测试信号引出电极连接。

本发明实施例所述的显示装置，包括上述的测试电路。

具体的，本发明实施例所述的显示装置还包括栅极驱动电路和数据驱动电路；

所述测试电路中的测试电路开关控制单元包括的偏压控制模块设置于所述栅极驱动电路中；

所述栅极驱动电路与所述测试电路开关控制单元包括的栅线测试开关控制模块连接；

所述数据驱动电路与所述测试电路开关控制单元包括的数据线测试开关控制模块连接。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种测试电路开关控制单元，包括栅线测试开关控制模块和数据线测试开关控制模块；所述栅线测试开关控制模块用于在非测试时间段控制断开栅线测试信号引出电极和栅极驱动电路的栅极驱动信号输出端之间的连接，所述数据线测试开关控制模块用于在非测试时间段控制断开数据线测试信号引出电极和数据驱动电路的数据电压信号输出端之间的连接；其特征在于，所述测试电路开关控制单元还包括偏压控制模块；

所述栅线测试开关控制模块包括连接于所述栅线测试信号引出电极和所述栅极驱动电路的栅极驱动信号输出端之间的相互串联的2N个栅线测试开关晶体管；N为正整数；

所述数据线测试开关控制模块包括连接于所述数据线测试信号引出电极和所述数据驱动电路的数据电压信号输出端之间的相互串联的2M个数据线测试开关晶体管；M为正整数；

所述偏压控制模块，分别与所述栅线测试开关晶体管的栅极和所述数据线测试开关晶体管的栅极连接，用于在非测试时间段，在每一偏压周期内，控制所述栅线测试开关晶体管处于正偏压的第一正偏压时间和该栅线测试开关晶体管处于负偏压的第一负偏压时间之间的差值的绝对值小于第一预定时间差值，并控制所述数据线测试开关晶体管处于正偏压的第二正偏压时间和该数据线测试开关晶体管处于负偏压的第二负偏压时间之间的差值的绝对值小于第二预定时间差值；

所述偏压周期持续的时间小于预定周期时间。

2.如权利要求1所述的测试电路开关控制单元，其特征在于，所述预定周期时间小于或等于显示周期。

3.如权利要求2所述的测试电路开关控制单元，其特征在于，所述偏压控制模块具体用于在非测试时间段向每一所述栅线测试开关晶体管的栅极发送相应的栅线测试控制时钟信号，向每一所述数据线测试开关晶体管的栅极发送相应的数据线测试控制时钟信号；

在所述非测试时间段，所述栅线测试控制时钟信号的占空比与1的差值的绝对值小于第一预定占空比差值；所述数据线测试控制信号为数据线测试控制时钟信号，所述数据线测试控制时钟信号的占空比与1的差值的绝对值小于第二预定占空比差值。

4.如权利要求3所述的测试电路开关控制单元，其特征在于，所述第一预定时间差值和所述第二预定时间差值都为0；在非测试时间段，所述栅线测试控制时钟信号的占空比为1，所述数据线测试控制时钟信号的占空比为1。

5.如权利要求3或4所述的测试电路开关控制单元，其特征在于，所述栅线测试开关控制模块包括第一栅线测试开关晶体管和第二栅线测试开关晶体管；所述数据线测试开关控制模块包括第一数据线测试开关晶体管和第二数据线测试开关晶体管；

所述第一栅线测试开关晶体管、所述第二栅线测试开关晶体管、所述第一数据线测试开关晶体管和所述第二数据线测试开关晶体管的类型相同；

所述第一栅线测试开关晶体管的第一极与所述栅线测试信号引出电极连接，所述第一栅线测试开关晶体管的第二极与所述第二栅线测试开关晶体管的第一极连接；

所述第一数据线测试开关晶体管的第一极与所述数据线测试信号引出电极连接，所述第一数据线测试开关晶体管的第二极与所述第二数据线测试开关晶体管的第一极连接；

所述第二栅线测试开关晶体管的第二极与所述栅极驱动电路的栅极驱动信号输出端连接，所述第二数据线测试开关晶体管的第二极与所述数据驱动电路的数据电压信号输出端连接；

所述偏压控制模块用于在非测试时间段向所述第一栅线测试开关晶体管的栅极和所述第二数据线测试开关晶体管发送第一控制时钟信号，向所述第二栅线测试开关晶体管和所述第一数据线测试开关晶体管发送第二控制时钟信号；

所述第一控制时钟信号和所述第二控制时钟信号反相；

所述第一控制时钟信号的周期小于显示周期。

6.如权利要求5所述的测试电路开关控制单元，其特征在于，还包括：

栅线测试控制模块，分别与所述第一栅线测试开关晶体管的栅极和所述第二栅线测试开关晶体管的栅极连接，用于在栅线测试时间段控制所述第一栅线测试开关晶体管的栅极和所述第二栅线测试开关晶体管的栅极都接入第一电平，以控制所述第一栅线测试开关晶体管和所述第二栅线测试开关晶体管都打开；以及，

数据线测试控制模块，分别与所述第一数据线测试开关晶体管的栅极和所述第二数据线测试开关晶体管的栅极连接，用于在数据线测试时间段控制所述第一数据线测试开关晶体管的栅极、所述第二数据线测试开关晶体管的栅极都接入第一电平，以控制所述第一栅线测试开关晶体管、所述第二栅线测试开关晶体管、所述第一数据线测试开关晶体管和所述第二数据线测试开关晶体管都打开。

7.一种测试电路开关控制方法，应用于如权利要求1至6中任一权利要求所述的测试电路开关控制单元，其特征在于，所述测试电路开关控制方法包括：

在非测试时间段，在每一偏压周期内，偏压控制模块控制每一栅线测试开关晶体管处于正偏压的第一正偏压时间和处于负偏压的第一负偏压时间之间的差值的绝对值小于第一预定时间差值，偏压控制模块控制每一数据线测试开关晶体管处于正偏压的第二正偏压时间和处于负偏压的第二负偏压时间之间的差值的绝对值小于第二预定时间差值。

8.一种测试电路，其特征在于，包括栅线测试信号引出电极、数据线测试信号引出电极和如权利要求1至6中任一权利要求所述的测试电路开关控制单元；

所述测试电路开关控制单元包括的栅线测试开关控制模块与所述栅线测试信号引出电极连接；

所述测试电路开关控制单元包括的数据线测试开关控制模块与所述数据线测试信号引出电极连接。

9.一种显示装置，其特征在于，包括如权利要求8所述的测试电路。

10.如权利要求9所述的显示装置，其特征在于，还包括栅极驱动电路和数据驱动电路；

所述测试电路中的测试电路开关控制单元包括的偏压控制模块设置于所述栅极驱动电路中；

所述栅极驱动电路与所述测试电路开关控制单元包括的栅线测试开关控制模块连接；

所述数据驱动电路与所述测试电路开关控制单元包括的数据线测试开关控制模块连接。