CN104267329B - 晶体管测试电路以及测试方法 - Google Patents

晶体管测试电路以及测试方法 Download PDF

Info

Publication number
CN104267329B
CN104267329B CN201410563203.1A CN201410563203A CN104267329B CN 104267329 B CN104267329 B CN 104267329B CN 201410563203 A CN201410563203 A CN 201410563203A CN 104267329 B CN104267329 B CN 104267329B
Authority
CN
China
Prior art keywords
transistor
voltage
control signal
test
selecting switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410563203.1A
Other languages
English (en)
Other versions
CN104267329A (zh
Inventor
商广良
林允植
韩承佑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410563203.1A priority Critical patent/CN104267329B/zh
Priority to US14/573,100 priority patent/US10006957B2/en
Publication of CN104267329A publication Critical patent/CN104267329A/zh
Application granted granted Critical
Publication of CN104267329B publication Critical patent/CN104267329B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2608—Circuits therefor for testing bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

公开了一种晶体管测试电路以及相应的测试方法。该晶体管测试电路用于测试一组晶体管，其中该组晶体管包括至少两个晶体管，所述晶体管测试电路包括：第一电源电压端，连接到各个晶体管的第一极；第一控制信号端，连接到各个晶体管的控制极；以及一组测试端子，包括至少两个测试端子，其中，各个测试端子分别连接到各个晶体管的第二极。根据本发明公开的晶体管测试电路，可以同时测试多个晶体管的偏置电压特性。此外，还可以分别测试各个晶体管的电流特性，避免了对多个晶体管逐一测试偏置电压特性，从而减少了等待时间，提高了测试效率。

Description

晶体管测试电路以及测试方法
技术领域
本公开涉及晶体管测试领域，具体涉及一种晶体管测试电路以及相应的测试方法。
背景技术
作为电子领域常用的器件，各种晶体管的应用十分广泛。作为电子工业批量生产的产品，诸如目前在液晶显示领域大量使用的各种薄膜晶体管TFT、金属氧化物半导体MOS晶体管等等，通常需要对其各种电特性进行测试，以保证在被应用于电子设备中时，其具有所要求的性能和可靠的质量。目前，在对晶体管进行测试时，通常是先对单个晶体管逐一进行偏置电压特性测试，然后进行电流测试。以MOS晶体管为例，由于一般要求在各种偏置条件下，诸如固定MOS晶体管某一电极的电压，而改变其它两极的电压，来测试其偏置情况，由于每个MOS晶体管的测试需要的时间比较长，加之要测试的晶体管很多，使得测试效率很低，大大降低了后续生产流程的效率。图1示出了一种已知的晶体管测试连接电路，其中，以NMOS晶体管为例，将该NMOS晶体管的漏极连接到电源电压Vd，将其栅极连接到栅线控制信号Vg，而将其源极连接到测试端，根据测试需要，改变施加到相应电极的电压，从而测试其偏置情况。由于一次只能对一个晶体管进行偏置情况的测试，导致测试效率很低。类似地，在对晶体管进行偏置电压特性测试时，一般也是对各个晶体管分别进行测试，以NMOS晶体管为例，将NMOS晶体管的漏极连接到电源电压Vd，将其栅极连接到栅线控制信号Vg，而将其源极浮空，根据测试需要，改变施加到相应电极的电压，从而测试其在源极浮空状态下的偏置电压情况。由于一次只能对一个晶体管进行偏置电压情况的测试，导致测试效率很低。
发明内容
针对以上问题，本公开提出了一种晶体管测试电路以及测试方法，可以同时测试多个晶体管的偏置电压特性。
具体地，根据本公开的一个方面，提出了一种用于晶体管测试电路，用于测试一组晶体管，其中该组晶体管包括至少两个晶体管，所述晶体管测试电路包括：第一电源电压端，连接到各个晶体管的第一极；第一控制信号端，连接到各个晶体管的控制极；以及一组测试端子，包括至少两个测试端子，其中，各个测试端子分别连接到各个晶体管的第二极。
可选地，在上述晶体管测试电路中，在同时测试各个晶体管的偏置电压特性时，第一电源电压端被配置为向各个晶体管的第一极提供第一电压；第一控制信号端被配置为向各个晶体管的控制极提供第一控制信号；各个测试端子被配置为浮空状态。
可选地，在上述晶体管测试电路中，在分别测试各个晶体管的电流特性时，第一电源电压端被配置为向各个晶体管的第一极提供第一电压；第一控制信号端被配置为向各个晶体管的控制极提供第一控制信号；被测试的晶体管对应连接的测试端子被配置为接入测试电压，其它测试端子被配置为浮空状态。
此外，根据本公开提出的另一种方案，通过对包括多个被测试晶体管的晶体管组和选择开关单元的有序控制，可以实现给多个被测试晶体管同时加偏置电压，而在偏置电压作用完成后，再分别测试各个晶体管的电流特性，避免了对多个被测试晶体管逐一加载偏置电压所造成的耗时长的缺点，从而提高了测试效率。
具体地，上述晶体管测试电路还可以包括：选择开关单元，所述选择开关单元包括至少两个选择开关；第二电源电压端，连接到各个选择开关的第一端；第二控制信号端，连接到各个选择开关的控制端；其中，各个选择开关的第二端分别连接各个测试端子。
可选地，在上述晶体管测试电路中，各个选择开关为开关晶体管，各个选择开关的控制端为开关晶体管的栅极，其第一端为开关晶体管的源极或漏极中的一个，其第二端为开关晶体管的源极或漏极中的另一个。
可选地，在上述晶体管测试电路中，在同时测试各个晶体管的偏置电压特性时，第一电源电压端被配置为向各个晶体管的第一极提供第一电压；第二电源电压端被配置向各个选择开关的第一端提供第二电压或者不提供电压；第一控制信号端被配置为向各个晶体管的控制极提供第一控制信号；第二控制信号端被配置为向所连接的各个选择开关提供第二控制信号，开启各个选择开关，从而将各个晶体管的第二极连接到第二电源电压端；以及各个测试端子被配置为浮空状态。
可选地，在上述晶体管测试电路中，在对各个晶体管进行正向偏置测试时所施加的第一控制信号与对各个晶体管进行反向偏置测试时所施加的第一控制信号的电平相反。
可选地，在上述晶体管测试电路中，在分别测试晶体管的电流特性时，第一电源电压端被配置为向各个晶体管的第一极提供第一电压；第二电源电压端被配置为向各个选择开关的第一端提供第二电压或者不提供电压；第一控制信号端被配置为向各个晶体管的控制极提供第一控制信号；第二控制信号端被配置为向所连接的各个选择开关提供第二控制信号，关断所连接的各个选择开关，从而断开各个晶体管的第二极与第二电源电压端的连接；以及与被测试晶体管连接的测试端子被配置为提供测试电压，其它测试端子被配置为浮空。
可选地，在上述晶体管测试电路中，第一电压的电平和第二电压的电平是不同的，并且第一电压、测试电压和/或第一控制信号被配置为根据测试需要随时间改变其电平大小。
可选地，在上述晶体管测试电路中，第二电压的电平和测试电压的电平被配置为相同。
根据本公开的另一方面，还提供了一种晶体管测试方法，用于测试一组晶体管，其中该组晶体管包括至少两个晶体管，所述晶体管测试方法包括：将各个晶体管的第一极连接到第一电源电压端；将各个晶体管的控制极连接到第一控制信号端；以及将各个晶体管的第二极分别连接到各个测试端子；其中通过第一电源电压端向各个晶体管的第一极提供第一电压；通过第一控制信号端向各个晶体管的控制极提供第一控制信号。
可选地，上述晶体管测试方法在同时测试各个晶体管的偏置电压特性时，还可以包括：将各个测试端子配置为浮空状态，并且根据测试需要，改变第一电压和/或第一控制信号的电平。
可选地，上述晶体管测试方法在分别测试各个晶体管的电流特性时，还可以包括：将被测试的晶体管对应连接的测试端子接入测试电压，其它测试端子被配置为浮空状态，并且根据测试需要，改变第一电压、测试电压和/或第一控制信号的电平。
根据本公开的实施例，通过对包含多个被测试晶体管的一组晶体管有序控制，可以实现同时测试多个晶体管的偏置电压特性，并且还可以分别测试各个晶体管的电流特性，避免了对多个晶体管逐一测试偏置电压特性，从而减少了等待时间，提高了测试效率。
可选地，上述晶体管测试方法还包括：将各个晶体管的第二极分别通过选择开关单元连接到第二电源电压端；其中，所述选择开关单元包括至少两个选择开关；其中，将各个选择开关的第一端连接到所述第二电源电压端；将各个选择开关的控制端连接到第二控制信号端；以及将各个选择开关的第二端分别连接到各个测试端子；其中，通过第二电源电压端向各个选择开关的第一端提供第二电压或者不提供电压；通过第二控制信号端向所连接的各个选择开关提供第二控制信号，导通或者关断各个选择开关。
可选地，上述晶体管测试方法还可以包括：在同时测试各个晶体管的偏置时，通过第二控制信号端向所连接的各个选择开关提供第二控制信号，开启各个选择开关，从而将各个晶体管的第二极连接到第二电源电压端；以及将各个测试端子配置为浮空状态。
可选地，在上述晶体管测试方法中，在同时测试多个晶体管的偏置电压特性时，根据测试需要，改变第一电压、第一控制信号和/或第二电压的电平大小。
可选地，在上述晶体管测试方法中，对各个晶体管进行正向偏置测试时所施加的第一控制信号与对各个晶体管进行反向偏置测试时所施加的第一控制信号的电平相反。
可选地，在上述晶体管测试方法中，在分别测试晶体管的电流特性时，通过第二控制信号端向所连接的各个选择开关提供第二控制信号，关断所连接的各个选择开关，从而断开各个晶体管的第二极与第二电源电压端的连接；以及向与被测试晶体管连接的测试端子提供测试电压，并且将其它测试端子配置为浮空。
可选地，在上述晶体管测试方法中，在分别测试晶体管的电流特性时，其根据测试需要，改变第一电压、测试电压和/或第一控制信号的电平。
此外，根据本公开的实施例，通过对包含多个被测试晶体管的一组晶体管和选择开关单元的有序控制，可以实现向多个晶体管同时施加偏置电压，在偏置电压作用完成后，可以分别测试各个晶体管的电流特性，避免了向被测试的多个晶体管逐一施加偏置电压，从而减少了等待时间，提高了测试效率。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例，而非对本发明的限制。
图1示出了一种已知的晶体管测试电路的连接结构；
图2是根据本发明一实施例的一种晶体管测试电路的框图；
图3是根据本发明一实施例的对应于图2的晶体管测试电路的连接结构图；
图4是根据本发明一实施例的另一种晶体管测试电路的框图；
图5是根据本发明一实施例的对应于图4的晶体管测试电路的示意性连接结构图；
图6是根据本发明一实施例的对应于图5的晶体管测试电路的连接结构图；
图7是根据本发明一实施例的又一种晶体管测试电路的连接结构图；
图8是根据本发明一实施例的一种晶体管测试方法的流程图；以及
图9是根据本发明一实施例的另一种晶体管测试方法的流程图；
具体实施方式
下面将结合附图对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，也属于本发明保护的范围。
图2示出了根据本发明一实施例的一种晶体管测试电路的框图，其中包括多个被测试晶体管的一组晶体管被连接在第一电源电压端PV1、第一控制信号端CTR1，以及测试端子组TP之间。
相应地，图3示出了根据本发明一实施例的对应于图2的晶体管测试电路的具体连接结构。如图3所示，该组晶体管组包括多个被测试的晶体管M1，M2，M3…，测试端子组TP包括多个测试端子TP1，TP2，TP3…，以NMOS晶体管为例，晶体管M1，M2，M3…,的漏极均连接到第一电源电压端PV1，其源极分别连接到多个测试端子TP1，TP2，TP3…,其栅极均连接到第一控制信号端CTR1，其中第一电源电压端接入电源电压V1，第一控制信号端CTR1接入第一控制信号Vg。
当同时测试多个晶体管的偏置电压特性时，将被测试的晶体管所连接的测试端子均浮空，电源电压V1可以为高电平，并可以根据测试需要变化，第一控制信号Vg可以为高电平，并可以根据测试需要变化，由于被测试晶体管源极浮空，可以获得这种情况下晶体管的偏置电压情况。
当分别测试晶体管的电流特性时，将被测试的晶体管(例如，晶体管M3)所连接的测试端子(例如，TP3)连接测试电压(例如，地电平)，其它晶体管对应连接的测试端子浮空，电源电压V1为高电平，并可以根据测试需要变化，第一控制信号Vg为高电平，并可以根据测试需要变化，通过探针测试流过被测试晶体管(例如，M3)的电流，从而得到被测试晶体管的电流与相应的漏极，源极和/或栅极电压的关系，获得相应的电流特性。
当然，在测试晶体管的电流特性时，也可以将被测试晶体管对应的测试端子接测试电压(例如，高电平)，电源电压V1为接地电平，第一控制信号Vg为高电平，并可以根据测试需要变化，通过探针测试流过被测试晶体管的电流，从而得到被测试晶体管的电流与相应的漏极，源极和/或栅极电压的关系，获得相应的电流特性。
图4图示了根据本发明一实施例的另一种晶体管测试电路的框图，与图2图示的晶体管测试电路的框图相比，主要区别在于增加了选择开关单元以及相应的第二控制信号端CTR2和第二电源电压端PV2。
具体地，如图5所示，选择开关单元包括多个选择开关S1,S2,S3,…，各个选择开关的第一端连接到第二电源电压端PV2，各个选择开关的第二端分别连接到各个测试端子，各个选择开关的控制端连接到第二控制信号端CTR2。
以开关晶体管作为上述选择开关为例，来进一步详细说明根据本实施例的晶体管测试电路的工作原理。如图6所示，选择开关单元包括多个开关晶体管TS1,TS2,TS3,…,以NMOS开关晶体管为例，各个开关晶体管的漏极分别连接到各个测试端子，各个开关晶体管的栅极连接到第二控制信号端CTR2，各个开关晶体管的源极连接到第二电源电压端PV2.
当同时对多个测试晶体管加偏置电压时，第一电源电压端PV1接地电平(0V)，第二电源电压端PV2可以浮空或接高电平，根据测试需要设定；开启选择开关单元，具体地，将高电平信号接入第二控制信号端CTR2，使得各个开关晶体管都导通，将第一控制信号Vg接入第一控制信号端CTR1，并且可以根据测试需要设定。例如，如果需要测试正向偏置，则Vg>0，反之，如果需要测试负向偏置，则Vg<0；此时，所有的测试端子全部浮空，即不向测试端子输入测试电压；
当然，在对测试晶体管施加偏置电压时，也可以互换第一电源电压端PV1和第二电源电压端PV2接入的电平，其它信号连接关系可以保持不变。由于第一电源电压端PV1和第二电源电压端PV2接入的电平不同，在进行偏置电压特性测试时，要考虑晶体管的分压效应，即测试晶体管和相应的开关晶体管的分压效应。
当分别测试晶体管的电流特性时，第一电源电压端PV1接高电平，并可以根据需要变化；第二电源电压端PV2可以浮空、接高电平或者地电平；关闭选择开关单元，具体地，将低电平信号接入第二控制信号端CTR2，使得各个开关晶体管都关断；将第一控制信号Vg接入第一控制信号端CTR1，并且可以根据测试需要变化；将需要测试其电流特性的晶体管对应连接的测试端子连接测试电压(例如地电平)，并通过探针测试该晶体管的电流，其他晶体管对应连接的测试端子浮空。可选地，第二电源电压端PV2接入的电平与测试端子连接的测试电压相同，以减少漏电流的影响。
当然，在分别测试晶体管的电流特性时，第一电源电压端PV1也可以接地电平，此时，需要被测试的晶体管对应连接的测试端子连接测试电压(例如高电平)，并根据测试需要变化，测试并记录被测试晶体管的电流。
在以上描述中，以NMOS晶体管为例，详细说明了根据本发明实施例的晶体管测试电路及其工作原理。实际上，还可以PMOS晶体管来取代上述NMOS晶体管来实现本发明实施例的晶体管测试电路。例如，图7示出了一种根据本发明实施例的应用PMOS晶体管实现的晶体管测试电路，其工作原理与采用NMOS晶体管实现的晶体管测试电路类似，只是相应晶体管的导通和关闭电平与之相反，具体工作原理不再重复。
另外，尽管在本发明实施例中，如图6和7所示，开关晶体管和被测试晶体管的类型相同，例如，均为NMOS晶体管或者均为PMOS晶体管，但实际上，根据需要，开关晶体管和被测试晶体管的类型也可以不同。
根据本发明的一实施例，还提出了一种用于测试晶体管的方法，以NMOS晶体管作为测试晶体管，如图8所示，包括以下步骤：将各个晶体管的漏极连接到第一电源电压端PV1，将各个晶体管的栅极连接到第一控制信号端CTR1，以及将各个晶体管的源极分别连接到各个测试端子TP；向第一电源电压端PV1施加第一电压V1，向第一控制信号端CTR1施加第一控制信号Vg。
根据本发明的一实施例，在同时测试晶体管的偏置电压特性时，上述方法具体包括：通过第一电源电压端PV1向各个晶体管的漏极提供第一电压；通过第一控制信号端CTR1向各个晶体管的栅极提供控制信号；以及将各个测试端子配置为浮空状态；其中，根据需要改变第一电压和控制信号的电平大小，以测试晶体管在源极浮空状态下，在不同的漏极和/或栅极电平下的偏置电压情况。
具体地，如上所述，在同时测试多个晶体管的偏置电压特性时，将被测试的晶体管所连接的测试端子均浮空，第一电压V1可以为高电平，并可以根据测试需要变化，第一控制信号Vg可以为高电平，并可以根据测试需要变化，由于被测试晶体管源极浮空，可以获得这种情况下晶体管的偏置电压情况。
根据本发明的一实施例，在分别测试晶体管的电流特性时，上述方法具体包括：通过第一电源电压端PV1向各个晶体管的漏极提供第一电压；通过第一控制信号端CTR1向各个晶体管的栅极提供第一控制信号以开启被测试晶体管；以及向被测试晶体管对应连接的测试端子提供测试电压，并且将其它晶体管对应连接的测试端子配置为浮空状态；其中，根据需要改变第一电压、测试电压和/或控制信号的电平大小，测试流过被测试晶体管的电流，从而得到被测试晶体管的电流与相应的漏极，源极和/或栅极电压的关系，获得相应的电流特性。
根据本发明的一实施例，在分别测试晶体管的电流特性时，将被测试的晶体管(例如，晶体管M3)所连接的测试端子(例如，TP3)接入地电平，其它晶体管对应连接的测试端子浮空，第一电压V1为高电平，并可以根据测试需要变化，第一控制信号Vg为高电平号以开启被测试晶体管，并可以根据测试需要变化，通过探针测试流过被测试晶体管的电流，从而得到被测试晶体管的电流与相应的漏极，源极和/或栅极电压的关系，获得相应的电流特性。
当然，在测试晶体管的电流特性时，也可以将被测试晶体管对应的测试端子接高电平，第一电压V1为接地电平，第一控制信号Vg为高电平以开启被测试晶体管，并可以根据测试需要变化，通过探针测试流过被测试晶体管的电流，从而得到被测试晶体管的电流与相应的漏极，源极和/或栅极电压的关系，获得相应的电流特性。
如上所述，根据本发明该实施例，通过对包含多个被测试晶体管的一组晶体管有序控制，可以实现同时测试多个晶体管的偏置电压特性，并且还可以分别测试各个晶体管的电流特性，避免了对多个晶体管逐一测试偏置电压特性，从而减少了等待时间，提高了测试效率。
根据本发明的一实施例，还提出了一种用于测试晶体管的方法。具体地，以NMOS晶体管为例，如图9所示，该方法包括：将各个晶体管的漏极连接到第一电源电压端，将各个晶体管的栅极连接到第一控制信号端；以及将各个晶体管的源极分别连接到各个测试端子；将各个测试端子分别通过选择开关单元连接到第二电源电压端；其中，所述选择开关单元包括多个选择开关；其中，将各个选择开关的第一端连接到所述第二电源电压端；将各个选择开关的控制端连接到第二控制信号端；以及将各个选择开关的第二端分别连接到各个测试端子；其中，向第一电源电压端PV1施加第一电压V1，向第一控制信号端CTR1施加第一控制信号Vg，向被测试的晶体管所连接的测试端子施加测试电压或者将其浮空；向第二控制信号端施加第二控制信号，向第二电源电压端提供第二电压或者将其浮空。
可选地，上述各个选择开关为开关晶体管，其中各个选择开关的第一端为开关晶体管的源极，选择开关的第二端为开关晶体管的漏极，选择开关的控制端为开关晶体管的栅极。
由于这里采用的开关晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本发明实施例中，为区分晶体管除栅极之外的两极，将其中一极称为源极，另一极称为漏极。若选取源极作为信号输入端、则漏极作为信号输出端，反之亦然。
根据本发明的一实施例，在同时测试晶体管的偏置电压特性时，上述方法具体包括：通过第一电源电压端向各个晶体管的漏极提供第一电压，通过第一控制信号端向各个晶体管的栅极提供第一控制信号，并且可以根据测试需要改变第一控制信号的大小，将各个测试端子配置为浮空状态，即，不向测试端子输入测试电压；通过第二控制信号端向所连接的各个开关晶体管的栅极提供第二控制信号，开启各个开关晶体管，从而将各个晶体管的源极连接到第二电源电压端，通过第二电源电压端向各个开关晶体管的源极提供第二电压或者将其浮空，由此可以获得向被测试晶体管施加偏置电压时，其漏极、源极，和/或栅极电压与相应电流的关系特性。
可选地，根据上述测试方法，在对晶体管进行正向偏置测试时所施加的第一控制信号与对晶体管进行反向偏置测试时所施加的第一控制信号的电平相反。
具体地，如上所述，当同时对多个测试晶体管加偏置电压时，第一电源电压端PV1接地电平(0V)，第二电源电压端PV2可以浮空或接高电平，根据测试需要设定；开启选择开关单元，具体地，将高电平的第二控制信号接入第二控制信号端CTR2，使得各个开关晶体管都导通，将第一控制信号Vg接入第一控制信号端CTR1，并且可以根据测试需要设定。例如，如果需要测试正向偏置，则Vg>0，反之，如果需要测试负向偏置，则Vg<0；此时，所有的测试端子全部浮空；
当然，在对测试晶体管施加偏置电压时，也可以互换第一电源电压端PV1和第二电源电压端PV2接入的电平，其它信号连接关系可以保持不变。由于第一电源电压端PV1和第二电源电压端PV2接入的电平不同，在进行偏置电压特性测试时，要考虑晶体管的分压效应，即测试晶体管和相应的开关晶体管的分压效应。
根据本发明的一实施例，在分别测试晶体管的电流特性时，上述方法具体包括：通过第一电源电压端向各个晶体管的漏极提供第一电压，通过第一控制信号端向被测试晶体管的栅极施加第一控制信号，通过第二控制信号端向所连接的各个开关晶体管的栅极施加第二控制信号，关断所有的开关晶体管，从而断开各个测试端子与第二电源电压端的电连接，并且向与被测试电流特性的晶体管连接的测试端子提供测试电压，并测试该晶体管的电流特性，而将其它测试端子配置为浮空。
具体地，当需要分别测试晶体管的电流特性时，第一电源电压端PV1接高电平，并可以根据需要变化；第二电源电压端PV2可以浮空、接高电平或者地电平；关闭选择开关单元，具体地，将低电平的第二控制信号接入第二控制信号端CTR2，使得各个选择开关都关断；将第一控制信号Vg接入第一控制信号端CTR1，并且可以根据测试需要变化；将被测试其电流特性的晶体管对应连接的测试端子连接测试电压(例如地电平)，并通过探针测试该晶体管的电流，其他晶体管对应连接的测试端子浮空。可选地，第二电源电压端PV2接入的电平与测试端子连接的测试电压相同，以减少漏电流的影响。
当然，在分别测试晶体管的电流特性时，第一电源电压端PV1也可以接地电平，此时，被测试电流特性的晶体管对应连接的测试端子连接测试电压(例如高电平)，并根据测试需要变化，测试并记录被测试晶体管的电流。
如上所述，根据本发明该实施例，通过对包含多个被测试晶体管的一组晶体管和选择开关单元的有序控制，可以实现向多个晶体管同时施加偏置电压，在偏置电压作用完成后，可以分别测试各个晶体管的电流特性，避免了向被测试的多个晶体管逐一施加偏置电压，从而减少了等待时间，提高了测试效率。
以上对本发明实施例中提出的晶体管测试电路和测试方法进行了详细描述。然而，如本领域技术人员所理解的，上述测试电路的具体结构和相应测试方法的各步骤仅仅是为了说明本发明实施例的工作原理，不应将其视为是对本发明的限制，而根据相应的要求和具体应用场合，其中的一个或者多个部件和/或步骤也可以彼此组合或省略。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁盘、光盘、只读存储器(ROM)或随机存取存储器(RAM)等。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明实施例公开的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (17)

1.一种晶体管测试电路，用于测试一组晶体管，其中，该组晶体管包括至少两个晶体管，所述晶体管测试电路包括：
第一电源电压端，直接连接到各个晶体管的第一极；
第一控制信号端，连接到各个晶体管的控制极；以及
一组测试端子，包括至少两个测试端子，其中，各个测试端子分别连接到各个晶体管的第二极；其中所述晶体管测试电路，还包括：
选择开关单元，所述选择开关单元包括至少两个选择开关；
第二电源电压端，连接到各个选择开关的第一端；
第二控制信号端，连接到各个选择开关的控制端；
其中，各个选择开关的第二端分别连接各个测试端子。
2.根据权利要求1所述晶体管测试电路，其中，所述各个选择开关为开关晶体管，各个选择开关的控制端为开关晶体管的栅极，其第一端为开关晶体管的源极或漏极中的一个，其第二端为开关晶体管的源极或漏极中的另一个。
3.根据权利要求1所述的晶体管测试电路，其中，在同时测试各个晶体管的偏置电压特性时，
第一电源电压端被配置为向各个晶体管的第一极提供第一电压；
第一控制信号端被配置为向各个晶体管的控制极提供第一控制信号；
各个测试端子被配置为浮空状态。
4.根据权利要求1所述的晶体管测试电路，其中，在分别测试各个晶体管的电流特性时，
第一电源电压端被配置为向各个晶体管的第一极提供第一电压；
第一控制信号端被配置为向各个晶体管的控制极提供第一控制信号；
被测试的晶体管对应连接的测试端子被配置为接入测试电压，其它测试端子被配置为浮空状态。
5.根据权利要求1所述的晶体管测试电路，其中，在同时测试各个晶体管的偏置电压特性时，
第一电源电压端被配置为向各个晶体管的第一极提供第一电压；
第二电源电压端被配置向各个选择开关的第一端提供第二电压或者不提供电压；
第一控制信号端被配置为向各个晶体管的控制极提供第一控制信号；
第二控制信号端被配置为向所连接的各个选择开关提供第二控制信号，开启各个选择开关，从而将各个晶体管的第二极连接到第二电源电压端；以及
各个测试端子被配置为浮空状态。
6.根据权利要求5所述的晶体管测试电路，其中，对各个晶体管进行正向偏置测试时所施加的第一控制信号与对各个晶体管进行反向偏置测试时所施加的第一控制信号的电平相反。
7.根据权利要求1所述的晶体管测试电路，其中，在分别测试晶体管的电流特性时，
第一电源电压端被配置为向各个晶体管的第一极提供第一电压；
第二电源电压端被配置为向各个选择开关的第一端提供第二电压或者不提供电压；
第一控制信号端被配置为向各个晶体管的控制极提供第一控制信号；
第二控制信号端被配置为向所连接的各个选择开关提供第二控制信号，关断所连接的各个选择开关，从而断开各个晶体管的第二极与第二电源电压端的连接；以及
与被测试晶体管连接的测试端子被配置为提供测试电压，其它测试端子被配置为浮空。
8.根据权利要求7所述的晶体管测试电路，其中，第一电压的电平和第二电压的电平是不同的，并且第一电压、测试电压和/或第一控制信号被配置为根据测试需要随时间改变其电平大小。
9.根据权利要求7所述的晶体管测试电路，其中，第二电压的电平和测试电压的电平被配置为相同。
10.一种晶体管测试方法，用于测试一组晶体管，其中，该组晶体管包括至少两个晶体管，所述晶体管测试方法包括：
将各个晶体管的第一极直接连接到第一电源电压端；
将各个晶体管的控制极连接到第一控制信号端；以及
将各个晶体管的第二极分别连接到各个测试端子；其中
通过第一电源电压端向各个晶体管的第一极提供第一电压；
通过第一控制信号端向各个晶体管的控制极提供第一控制信号；其中该方法还包括：
将各个晶体管的第二极分别通过选择开关单元连接到第二电源电压端；其中，所述选择开关单元包括至少两个选择开关；
其中，将各个选择开关的第一端连接到所述第二电源电压端；
将各个选择开关的控制端连接到第二控制信号端；以及
将各个选择开关的第二端分别连接到各个测试端子；
其中，通过第二电源电压端向各个选择开关的第一端提供第二电压或者不提供电压；
通过第二控制信号端向所连接的各个选择开关提供第二控制信号，导通或者关断各个选择开关。
11.根据权利要求10所述的晶体管测试方法，其中，在同时测试各个晶体管的偏置电压特性时，还包括：
将各个测试端子配置为浮空状态，并且根据测试需要，改变第一电压和/或第一控制信号的电平。
12.根据权利要求10所述的晶体管测试方法，其中，在分别测试各个晶体管的电流特性时，
将被测试的晶体管对应连接的测试端子接入测试电压，其它测试端子被配置为浮空状态，并且根据测试需要，改变第一电压、测试电压和/或第一控制信号的电平。
13.根据权利要求10所述的晶体管测试方法，还包括：在同时测试各个晶体管的偏置时，
通过第二控制信号端向所连接的各个选择开关提供第二控制信号，开启各个选择开关，从而将各个晶体管的第二极连接到第二电源电压端；以及
将各个测试端子配置为浮空状态。
14.根据权利要求13所述的晶体管测试方法，其中，根据测试需要，改变第一电压、第一控制信号和/或第二电压的电平大小。
15.根据权利要求14所述的晶体管测试方法，其中，对各个晶体管进行正向偏置测试时所施加的第一控制信号与对各个晶体管进行反向偏置测试时所施加的第一控制信号的电平相反。
16.根据权利要求10所述的晶体管测试方法，其中，在分别测试晶体管的电流特性时，
通过第二控制信号端向所连接的各个选择开关提供第二控制信号，关断所连接的各个选择开关，从而断开各个晶体管的第二极与第二电源电压端的连接；以及
向与被测试晶体管连接的测试端子提供测试电压，并且将其它测试端子配置为浮空。
17.根据权利要求16所述的晶体管测试方法，其中，根据测试需要，改变第一电压、测试电压和/或第一控制信号的电平。
CN201410563203.1A 2014-10-21 2014-10-21 晶体管测试电路以及测试方法 Active CN104267329B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410563203.1A CN104267329B (zh) 2014-10-21 2014-10-21 晶体管测试电路以及测试方法
US14/573,100 US10006957B2 (en) 2014-10-21 2014-12-17 Circuit and method for testing transistor(s)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410563203.1A CN104267329B (zh) 2014-10-21 2014-10-21 晶体管测试电路以及测试方法

Publications (2)

Publication Number Publication Date
CN104267329A CN104267329A (zh) 2015-01-07
CN104267329B true CN104267329B (zh) 2017-03-15

Family

ID=52158869

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410563203.1A Active CN104267329B (zh) 2014-10-21 2014-10-21 晶体管测试电路以及测试方法

Country Status (2)

Country Link
US (1) US10006957B2 (zh)
CN (1) CN104267329B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6701777B2 (ja) 2016-02-15 2020-05-27 セイコーエプソン株式会社 電気光学装置、電子機器
CN109347065A (zh) * 2018-11-09 2019-02-15 浙江国自机器人技术有限公司 一种三相驱动器检测方法、***、设备及可读存储介质
CN112103199B (zh) * 2019-06-17 2024-02-23 京东方科技集团股份有限公司 显示基板、显示装置及晶体管的性能测试方法
CN112151102B (zh) * 2019-06-28 2022-09-27 中电海康集团有限公司 测试结构与测试方法
CN110379392B (zh) * 2019-07-24 2022-09-02 京东方科技集团股份有限公司 阵列基板、显示面板及其显示方法
CN114167254B (zh) * 2021-10-31 2023-12-12 重庆台冠科技有限公司 一种第一tp测试工具和tp测试装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6425070A (en) * 1987-07-20 1989-01-27 Sanyo Electric Co Method for measuring characteristic of field-effect transistor
US5561373A (en) * 1990-10-09 1996-10-01 Fujitsu Limited Method and device for detecting electrostatic stress applied to a product semiconductor device during each production process
JP2004226115A (ja) * 2003-01-20 2004-08-12 Elpida Memory Inc 半導体装置及びその試験方法
KR100529615B1 (ko) * 2003-12-24 2005-11-17 동부아남반도체 주식회사 트랜지스터들의 열화정도를 측정할 수 있는 테스트회로
US7103861B2 (en) * 2004-06-10 2006-09-05 Chartered Semiconductor Manufacturing Ltd. Test structure for automatic dynamic negative-bias temperature instability testing
US7365556B2 (en) * 2004-09-02 2008-04-29 Texas Instruments Incorporated Semiconductor device testing
CN200976035Y (zh) * 2006-12-07 2007-11-14 比亚迪股份有限公司 功率场效应晶体管静态参数的测试装置
CN101136347A (zh) * 2007-09-29 2008-03-05 上海集成电路研发中心有限公司 一种mos管界面态的测试方法
CN101629979B (zh) * 2008-07-15 2011-07-13 中芯国际集成电路制造(上海)有限公司 测试装置
US8120356B2 (en) * 2009-06-11 2012-02-21 International Business Machines Corporation Measurement methodology and array structure for statistical stress and test of reliabilty structures
KR101746197B1 (ko) * 2010-06-25 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법 및 반도체 장치의 검사 방법
US9030221B2 (en) * 2011-09-20 2015-05-12 United Microelectronics Corporation Circuit structure of test-key and test method thereof
US8643397B2 (en) * 2011-09-26 2014-02-04 Untied Microelectronics Corp. Transistor array for testing
CN102928763B (zh) * 2012-11-28 2014-12-24 杭州广立微电子有限公司 一种晶体管关键参数的可寻址测试电路及其测试方法
KR101928815B1 (ko) * 2012-12-04 2018-12-13 한국전자통신연구원 전자소자 신뢰성 측정 시스템 및 그에 따른 신뢰성 측정 방법
CN103064000B (zh) * 2013-01-05 2015-05-13 北京大学 Mos管阵列的阈值电压分布监测装置及方法
CN103345914B (zh) * 2013-07-19 2016-04-13 深圳市华星光电技术有限公司 一种用于显示面板的检测电路
KR102037231B1 (ko) * 2013-12-23 2019-10-29 한국전자통신연구원 복수의 샘플들을 테스트하는 테스트 장치 및 그것의 동작 방법
CN203705600U (zh) * 2014-01-26 2014-07-09 广东易事特电源股份有限公司 一种三极管测试电路
DE102014115204B4 (de) * 2014-10-20 2020-08-20 Infineon Technologies Ag Testen von Vorrichtungen

Also Published As

Publication number Publication date
CN104267329A (zh) 2015-01-07
US20160109504A1 (en) 2016-04-21
US10006957B2 (en) 2018-06-26

Similar Documents

Publication Publication Date Title
CN104267329B (zh) 晶体管测试电路以及测试方法
CN100517971C (zh) 自举电路及其驱动方法
CN100409363C (zh) 数据存储器件及其制造方法
TWI239403B (en) A combining detection circuit for a display panel
KR20130064481A (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 번-인 테스트 방법
CN104008771A (zh) 具有去耦的读/写路径的存储元件
CN102484471A (zh) 驱动器电路、包括该驱动器电路的显示设备和包括该显示设备的电子设备
KR20130009831A (ko) 자기 비트 셀 엘리먼트들을 위한 비대칭 기록 방식
US9606645B2 (en) Display apparatus and pixel driving method with current compensation function
US11594271B2 (en) Memory cell driver, memory cell arrangement, and methods thereof
CN106652882B (zh) 移位寄存器单元、阵列基板和显示装置
US3760378A (en) Semiconductor memory using variable threshold transistors
CN108053851A (zh) 一种读出放大器
US20220392508A1 (en) Memory device based on ferroelectric capacitor
CN108986767A (zh) 时钟信号辅助电路、显示装置
JP2003249074A (ja) 強誘電体メモリ装置をテストする回路及び方法
CN106297617A (zh) 测试电路开关控制单元、方法、测试电路和显示装置
CN105989876B (zh) 电阻式存储器***、其驱动电路及其阻抗设置方法
US8498144B2 (en) Semiconductor storage device
US9449718B2 (en) Method for setting a flash memory for HTOL testing
CN103219044B (zh) 非易失性存储装置的读出电路
Kumar et al. Operational fault detection and monitoring of a memristor-based LUT
CN204667887U (zh) 存储器件
US8605481B2 (en) Crossbar array memory elements and related read methods
TWI506288B (zh) 待測電晶體陣列

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant