CN106291276A - 一种用于并行测试***的介质经时击穿测试装置 - Google Patents
一种用于并行测试***的介质经时击穿测试装置 Download PDFInfo
- Publication number
- CN106291276A CN106291276A CN201610604785.2A CN201610604785A CN106291276A CN 106291276 A CN106291276 A CN 106291276A CN 201610604785 A CN201610604785 A CN 201610604785A CN 106291276 A CN106291276 A CN 106291276A
- Authority
- CN
- China
- Prior art keywords
- test
- dielectric sample
- sample
- breakdown
- medium time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/12—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
- G01R31/1227—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials
- G01R31/1263—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation
- G01R31/129—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation of components or parts made of semiconducting materials; of LV components or parts
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明公开了一种用于并行测试***的介质经时击穿测试装置,包括多个介质样品测试支路单元,其并联设置在由同一电源供电的电路单元中,各介质样品测试支路单元串联设有开关、电感元件及介质样品接口;当某一测试支路因介质样品被击穿而产生电流瞬间变大时,电感元件立即产生反向电压,可防止因该支路电流突变而造成其他测试支路的压降,使电源有一定的弛豫时间来探测到介质样品击穿并断开该支路的开关,从而可有效避免并行测试***在进行介质经时击穿测试时,因某一介质样品先击穿而引起的其他样品两端电压波动的问题。
Description
技术领域
本发明涉及晶圆级别可靠性测试技术领域,更具体地,涉及一种适用于并行测试***的介质经时击穿测试装置。
背景技术
请参阅图1,图1是现有的一种并行测试***中介质经时击穿测试电路示意图。如图1所示,并行测试***可同时对多个样品进行测试,所有样品并联在由同一电压电流源SMU(也称之为源测量单元)供电的电路中,且每个并联支路都有独立的开关。进行介质经时击穿(TDDB)实验时,在样品击穿前,漏电流较低,因而可以把样品考虑成理想的电容器件。
请参阅图2,图2是图1的介质经时击穿测试电路中某一支路样品击穿时的电路状态示意图。如图2所示,按照现有的测试方法,经过一段时间的TDDB测试后,某一样品突然被击穿,造成此支路短路,将瞬间产生大电流(如图中沿该支路线路的箭头所指)。SMU在量测到此支路的大电流后,判断该样品失效,并断开此支路开关,但此过程需要一定时间。根据并联电路原理,当样品被击穿的支路短路时,此时其他支路的电压会降低;在该样品被击穿的支路开关被断开后,其他支路电压才回到测试电压。
在上述的测试电路结构中,当某个支路的样品被击穿时,其他支路上将会发生由电压波动而引起电流波动的现象。在现有的并行测试***中,通常有16颗样品同时测试。当最后一颗样品被击穿前,会受到前面15颗样品击穿时电压降低所带来的影响,这无疑将影响到TDDB测试结果的准确性。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷,提供一种用于并行测试***的介质经时击穿测试装置,可有效避免并行测试***在进行介质经时击穿测试时,因某一介质样品先击穿而引起的其他样品两端电压波动的问题。
为实现上述目的,本发明的技术方案如下:
一种用于并行测试***的介质经时击穿测试装置,包括多个介质样品测试支路单元,其并联设置在由同一电源供电的电路单元中,各介质样品测试支路单元串联设有开关、电感元件及介质样品接口;
其中,在进行介质经时击穿测试时,当某一介质样品测试支路单元因其串接的介质样品被击穿而产生电流瞬间变大时,通过其设有的电感元件立即产生反向电压,以防止因该介质样品测试支路单元电流突变而造成的其他介质样品测试支路单元压降,使电源有一定的弛豫时间来探测到该介质样品测试支路单元的介质样品击穿并断开该介质样品测试支路单元的开关。
优选地,所述电源为一电压电流源。
优选地,所述开关和/或电感元件设置在介质样品接口任意一端的介质样品测试支路单元中。
优选地,所述介质样品包括由MOS晶体管器件前后道工艺中涉及的任一电介质形成的样品。
优选地,所述电感元件的规格根据不同的测试条件进行匹配。
优选地,通过在各介质样品测试支路单元串联电流表,或通过使各介质样品测试支路单元共用一电流表并采用矩阵开关进行切换,以单独读取各介质样品测试支路单元中的电流。
优选地,所述介质样品接口由用于扎在介质样品上的探针卡形成。
优选地,还包括一接线端子盒,其设有电源接口、开关、介质样品接口、电感元件接口和电流表接口。
优选地,所述接线端子盒设置的各接口为插槽。
优选地,所述接线端子盒制作于一晶圆基板上。
从上述技术方案可以看出,本发明通过在介质经时击穿测试回路的各介质样品测试支路中设置电感元件,利用其产生反向电压,可有效避免并行测试***在进行介质经时击穿测试时,因某一介质样品先击穿而引起的其他样品两端电压波动的问题。
附图说明
图1是现有的一种并行测试***中介质经时击穿测试电路示意图;
图2是图1的介质经时击穿测试电路中某一支路样品击穿时的电路状态示意图;
图3是本发明一较佳实施例的一种用于并行测试***的介质经时击穿测试装置的电路工作状态示意图。
具体实施方式
下面结合附图,对本发明的具体实施方式作进一步的详细说明。
需要说明的是,在下述的具体实施方式中,在详述本发明的实施方式时,为了清楚地表示本发明的结构以便于说明,特对附图中的结构不依照一般比例绘图,并进行了局部放大、变形及简化处理,因此,应避免以此作为对本发明的限定来加以理解。
在以下本发明的具体实施方式中,请参阅图3,图3是本发明一较佳实施例的一种用于并行测试***的介质经时击穿测试装置的电路工作状态示意图。如图3所示,本发明的一种用于并行测试***的介质经时击穿测试装置,包括多个介质样品测试支路单元1,各介质样品测试支路单元1以并联方式设置,并共同连接在由同一个电源7供电的电路单元中形成回路。各介质样品测试支路单元1的线路中串联设有开关2、电感元件3及介质样品接口5。在进行介质经时击穿测试(TDDB)时,将介质样品4连接在介质样品接口5之间。由于在介质样品击穿前,漏电流较低,因而可以把介质样品4看成理想的电容器件,如图3所示。
请参阅图3。所述电源7可采用一个电压电流源SMU(也可称之为源测量单元),其可提供例如1毫伏以上的电压源与测量精度和1微安以上的电流源与测量精度,并可以执行电流扫描和电压扫描。利用SMU可探测到某介质样品测试支路单元的介质样品击穿并断开该介质样品测试支路单元的开关。
请继续参阅图3。所述开关2和/或电感元件3可设置在介质样品接口5任意一端的介质样品测试支路单元1中,图中例举了将开关2和电感元件3设置在介质样品接口5近SMU正极端的介质样品测试支路单元线路中的一种实施方式。其中,根据实验要求,所述电感元件的规格可根据不同的测试条件进行匹配。
还可在各介质样品测试支路单元线路中串联设置电流表6,以及电压表,以便对各介质样品测试支路进行电流及电压检测并实施监控。也可以采用使各介质样品测试支路单元共用一电流表的方式,并采用矩阵开关进行切换,以单独读取各介质样品测试支路单元中的电流。
所述介质样品接口5可由用于扎在介质样品上的探针卡(图略)形成。也就是说,可采用将探针卡直接扎在介质样品上的方式进行连接。
本发明的上述测试装置可通过一个接线端子盒(图略)将各部件进行组合配置及连接。在接线端子盒上可设置例如电源接口、开关、介质样品接口、电感元件接口和电流表接口等结构。例如,可采用插槽作为各接口的形式。其中,介质样品插槽可用于探针卡的插接,以便与放置的介质样品之间形成电接触。
进一步地,可将所述接线端子盒制作于一晶圆基板上。在所述晶圆基板上预先制作介质样品接口,例如可以选取MOS晶体管器件前后道工艺中涉及的任一电介质来形成样品,并制作相关连接线路及各个插槽式接口;然后,将SMU通过晶圆基板上形成的电源插槽直接和多个扎在介质样品上的探针卡相连;并在相应的插槽位置连接电感元件、电流表等部件。这样就形成了本发明测试装置的测试回路。
在进行TDDB测试时,介质样品两端电压需保持恒定。利用现有的测试方法,多颗样品同时在并行测试***上进行TDDB测试,将不可避免地出现多次电压波动。引起此现象的原因即是某一支路因样品击穿时的电流突变。本发明从阻碍支路电流突变着手,设计新的应用于并行测试***的TDDB测试回路,以解决由于某一支路样品击穿而引起的其他支路电压波动情况。
在本发明的新测试装置中,利用了支路电流突变来阻碍电流突变,在支路中引入电感元件,在进行介质经时击穿测试时,当某一介质样品测试支路由于样品击穿瞬间产生大电流(电流变大)时(如图3中沿该支路线路的箭头所指),根据楞次定律相关原理,该支路的电感元件将立即产生反向电压(如图3中该支路电感元件右侧的向上箭头所指),从而防止了该支路电流突变造成的其他支路压降,使SMU有一定的弛豫时间来探测到样品击穿并断开此支路开关。最终起到此支路样品击穿不会干扰到同时在测试的其他支路样品的作用。
由于电感元件在电流稳定后,其电阻可忽略不计。因此,在使用本发明的新测试装置进行TDDB测试时,SMU实际所提供的电压即为测试样品上实际受到的电压,从而在数据处理时不会影响到测试结果的准确性。
综上所述,本发明通过在介质经时击穿测试回路的各介质样品测试支路中设置电感元件,利用其产生反向电压,可有效避免并行测试***在进行介质经时击穿测试时,因某一介质样品先击穿而引起的其他样品两端电压波动的问题。
以上所述的仅为本发明的优选实施例,所述实施例并非用以限制本发明的专利保护范围,因此凡是运用本发明的说明书及附图内容所作的等同结构变化,同理均应包含在本发明的保护范围内。
Claims (10)
1.一种用于并行测试***的介质经时击穿测试装置,其特征在于,包括多个介质样品测试支路单元,其并联设置在由同一电源供电的电路单元中,各介质样品测试支路单元串联设有开关、电感元件及介质样品接口;
其中,在进行介质经时击穿测试时,当某一介质样品测试支路单元因其串接的介质样品被击穿而产生电流瞬间变大时,通过其设有的电感元件立即产生反向电压,以防止因该介质样品测试支路单元电流突变而造成的其他介质样品测试支路单元压降,使电源有一定的弛豫时间来探测到该介质样品测试支路单元的介质样品击穿并断开该介质样品测试支路单元的开关。
2.根据权利要求1所述的用于并行测试***的介质经时击穿测试装置,其特征在于,所述电源为一电压电流源。
3.根据权利要求1所述的用于并行测试***的介质经时击穿测试装置,其特征在于,所述开关和/或电感元件设置在介质样品接口任意一端的介质样品测试支路单元中。
4.根据权利要求1所述的用于并行测试***的介质经时击穿测试装置,其特征在于,所述介质样品包括由MOS晶体管器件前后道工艺中涉及的任一电介质形成的样品。
5.根据权利要求1所述的用于并行测试***的介质经时击穿测试装置,其特征在于,所述电感元件的规格根据不同的测试条件进行匹配。
6.根据权利要求1所述的用于并行测试***的介质经时击穿测试装置,其特征在于,通过在各介质样品测试支路单元串联电流表,或通过使各介质样品测试支路单元共用一电流表并采用矩阵开关进行切换,以单独读取各介质样品测试支路单元中的电流。
7.根据权利要求1所述的用于并行测试***的介质经时击穿测试装置,其特征在于,所述介质样品接口由用于扎在介质样品上的探针卡形成。
8.根据权利要求1-7任意一项所述的用于并行测试***的介质经时击穿测试装置,其特征在于,还包括一接线端子盒,其设有电源接口、开关、介质样品接口、电感元件接口和电流表接口。
9.根据权利要求8所述的用于并行测试***的介质经时击穿测试装置,其特征在于,所述接线端子盒设置的各接口为插槽。
10.根据权利要求8所述的用于并行测试***的介质经时击穿测试装置,其特征在于,所述接线端子盒制作于一晶圆基板上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610604785.2A CN106291276A (zh) | 2016-07-28 | 2016-07-28 | 一种用于并行测试***的介质经时击穿测试装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610604785.2A CN106291276A (zh) | 2016-07-28 | 2016-07-28 | 一种用于并行测试***的介质经时击穿测试装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN106291276A true CN106291276A (zh) | 2017-01-04 |
Family
ID=57662767
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610604785.2A Pending CN106291276A (zh) | 2016-07-28 | 2016-07-28 | 一种用于并行测试***的介质经时击穿测试装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106291276A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110140200A (zh) * | 2018-11-06 | 2019-08-16 | 长江存储科技有限责任公司 | 时间相关电介质击穿测试结构及其测试方法 |
CN113049921A (zh) * | 2019-12-10 | 2021-06-29 | 中芯国际集成电路制造(上海)有限公司 | Tddb测试结构、tddb测试***及其测试方法 |
CN113125911A (zh) * | 2021-04-26 | 2021-07-16 | 国网黑龙江省电力有限公司电力科学研究院 | 直流电老化试验装置 |
WO2021196990A1 (zh) * | 2020-04-03 | 2021-10-07 | 长鑫存储技术有限公司 | 测试电路及半导体测试方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6489783B1 (en) * | 2000-01-20 | 2002-12-03 | Winbond Electronics Corp. | Test device and method |
CN101324652A (zh) * | 2007-06-11 | 2008-12-17 | 中芯国际集成电路制造(上海)有限公司 | 可靠性的测试方法及其测试设备 |
CN101702005A (zh) * | 2009-10-28 | 2010-05-05 | 上海宏力半导体制造有限公司 | 与时间相关电介质击穿的并行测试电路 |
CN105279314A (zh) * | 2015-09-28 | 2016-01-27 | 西安交通大学 | 一种多根并行直流电缆的电老化试验仿真计算方法 |
-
2016
- 2016-07-28 CN CN201610604785.2A patent/CN106291276A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6489783B1 (en) * | 2000-01-20 | 2002-12-03 | Winbond Electronics Corp. | Test device and method |
CN101324652A (zh) * | 2007-06-11 | 2008-12-17 | 中芯国际集成电路制造(上海)有限公司 | 可靠性的测试方法及其测试设备 |
CN101702005A (zh) * | 2009-10-28 | 2010-05-05 | 上海宏力半导体制造有限公司 | 与时间相关电介质击穿的并行测试电路 |
CN105279314A (zh) * | 2015-09-28 | 2016-01-27 | 西安交通大学 | 一种多根并行直流电缆的电老化试验仿真计算方法 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110140200A (zh) * | 2018-11-06 | 2019-08-16 | 长江存储科技有限责任公司 | 时间相关电介质击穿测试结构及其测试方法 |
WO2020093238A1 (en) * | 2018-11-06 | 2020-05-14 | Yangtze Memory Technologies Co., Ltd. | Time Dependent Dielectric Breakdown Test Structure and Test Method Thereof |
CN110140200B (zh) * | 2018-11-06 | 2020-08-25 | 长江存储科技有限责任公司 | 时间相关电介质击穿测试结构及其测试方法 |
CN111812472A (zh) * | 2018-11-06 | 2020-10-23 | 长江存储科技有限责任公司 | 时间相关电介质击穿测试结构及其测试方法 |
CN111812472B (zh) * | 2018-11-06 | 2021-07-30 | 长江存储科技有限责任公司 | 时间相关电介质击穿测试结构及其测试方法 |
US11187740B2 (en) | 2018-11-06 | 2021-11-30 | Yangtze Memory Technologies Co., Ltd. | Time dependent dielectric breakdown test structure and test method thereof |
CN113049921A (zh) * | 2019-12-10 | 2021-06-29 | 中芯国际集成电路制造(上海)有限公司 | Tddb测试结构、tddb测试***及其测试方法 |
CN113049921B (zh) * | 2019-12-10 | 2024-04-19 | 中芯国际集成电路制造(上海)有限公司 | Tddb测试结构、tddb测试***及其测试方法 |
WO2021196990A1 (zh) * | 2020-04-03 | 2021-10-07 | 长鑫存储技术有限公司 | 测试电路及半导体测试方法 |
US11988704B2 (en) | 2020-04-03 | 2024-05-21 | Changxin Memory Technologies, Inc. | Test circuits and semiconductor test methods |
CN113125911A (zh) * | 2021-04-26 | 2021-07-16 | 国网黑龙江省电力有限公司电力科学研究院 | 直流电老化试验装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106291276A (zh) | 一种用于并行测试***的介质经时击穿测试装置 | |
CN108181570B (zh) | 芯片接地引脚连通性测试方法及装置、可读存储介质 | |
US10901034B2 (en) | TSVS, test circuits, scan cells, comparators, electrical source, and resistor | |
US9684053B2 (en) | Wafer for testing and a test system | |
CN101452042A (zh) | 场效应管负温度不稳定性的晶片级可靠性平行测试方法 | |
CN106887253A (zh) | 一种采用测试针卡进行dram晶圆测试的方法 | |
CN103605099B (zh) | 接口转换检测装置及接口检测方法 | |
CN102590630B (zh) | 半导体参数测试仪器的测试探针的电阻测试方法 | |
CN102128991B (zh) | 一种老化测试装置及测试方法 | |
CN115356560B (zh) | 一种集成式Micro LED的测试方法 | |
CN102707151A (zh) | 分离等效电阻的芯片导通电阻检测方法 | |
CN109270480A (zh) | 检测源监控单元的方法 | |
CN102707123A (zh) | 提高芯片电压测试精度方法 | |
CN106124832A (zh) | 一种元器件饱和电流的量测方法和量测*** | |
CN104101855A (zh) | 监控探针卡漏电的方法及探针卡漏电监控*** | |
CN107064719A (zh) | 一种开尔文连接故障检测电路及方法 | |
CN105319443B (zh) | 电容器的绝缘电阻测定装置 | |
CN117148091B (zh) | 一种半导体测试方法、***、终端及存储介质 | |
CN103257274B (zh) | 一种通过识别探针卡类型预防烧针的方法 | |
CN100460870C (zh) | 利用熔丝测试栅极氧化物的方法与装置 | |
CN118362856A (zh) | Igbt器件的静态电性测试方法、测试装置、测试***及设备 | |
CN106970267B (zh) | 导体对地绝缘电阻的测量方法、控制器及控制*** | |
CN103869108B (zh) | 持卡器装置及多功位测试装置 | |
Alag et al. | Utilizing Voltage Sensing as an Aid in Static Fault Isolation | |
CN114487909A (zh) | 用于测试接口单元的短路检测方法和*** |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170104 |