CN106250336A - 一种fpga及进行总线切换的方法和*** - Google Patents

一种fpga及进行总线切换的方法和*** Download PDF

Info

Publication number
CN106250336A
CN106250336A CN201610570047.0A CN201610570047A CN106250336A CN 106250336 A CN106250336 A CN 106250336A CN 201610570047 A CN201610570047 A CN 201610570047A CN 106250336 A CN106250336 A CN 106250336A
Authority
CN
China
Prior art keywords
external equipment
switching signal
bus
fpga
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610570047.0A
Other languages
English (en)
Inventor
徐卫
夏建龙
肖龙光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao Hisense Electronics Co Ltd
Original Assignee
Qingdao Hisense Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qingdao Hisense Electronics Co Ltd filed Critical Qingdao Hisense Electronics Co Ltd
Priority to CN201610570047.0A priority Critical patent/CN106250336A/zh
Publication of CN106250336A publication Critical patent/CN106250336A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

本发明实施例涉及电子技术领域，特别涉及一种FPGA及进行总线切换的方法和***，用以解决现有技术中存在的如果有多个外部设备同时对FPGA进行读写操作时，就会出现总线冲突，导致通信的失败问题。本发明实施例FPGA根据收到的切换信号导通与所述多个外部设备中的一个外部设备之间的I2C总线，并断开与所述多个外部设备中其他外部设备之间的I2C总线。由于能够在多个外部设备中导通一个外部设备之间的I2C总线，并断开其他外部设备之间的I2C总线，从而在有多个外部设备同时对FPGA进行读写操作时，只会导通其中一个，不会出现总线冲突，导致通信失败的情况发生，提高了FPGA的通信能力。

Description

一种FPGA及进行总线切换的方法和***
技术领域
本发明涉及电子技术领域，特别涉及一种FPGA及进行总线切换的方法和***。
背景技术
FPGA(Field-Programmable Gate Array，现场可编程门阵列)是一种主流的控制芯片，具有性能稳定，集成度高的优点。FPGA可以完成的功能由用户编写的FPGA程序文件决定。
FPGA在***的I2C总线中作为slave(从机)，MCU(Multipoint Control Unit，多点控制单元)作为master(主机)。在正常工作状态中，MCU对FPGA进行数据读写，但调试过程中会有另外一个作为master的调试工具的介入，导致同一个总线中有两个master。当两个master同时对FPGA进行读写操作时，就会出现总线冲突，导致通信的失败。
综上所述，如果有两个外部设备同时对FPGA进行读写操作时，就会出现总线冲突，导致通信的失败。
发明内容
本发明提供一种FPGA及进行总线切换的方法和***，用以解决现有技术中存在的如果有多个外部设备同时对FPGA进行读写操作时，就会出现总线冲突，导致通信的失败问题。
本发明实施例提供的一种进行总线切换的***，该***包括：FPGA和多个外部设备，其中不同的外部设备通过不同的I2C总线与FPGA连接；
所述FPGA，用于根据收到的切换信号导通与所述多个外部设备中的一个外部设备之间的I2C总线，并断开与所述多个外部设备中其他外部设备之间的I2C总线。
本发明实施例提供的一种进行总线切换的FPGA，该FPGA包括：控制模块和内部处理模块，所述内部处理模块通过切换模块与多个外部设备中的一个外部设备连接；
所述控制模块，用于根据收到的切换信号导通与所述多个外部设备中的一个外部设备之间的I2C总线，并断开与所述多个外部设备中其他外部设备之间的I2C总线。
本发明实施例提供的一种进行总线切换的方法，该方法包括：
FPGA接收切换信号；
所述FPGA根据收到的所述切换信号通与所述多个外部设备中的一个外部设备之间的I2C总线，并断开与所述多个外部设备中其他外部设备之间的I2C总线。
本发明实施例FPGA根据收到的切换信号导通与所述多个外部设备中的一个外部设备之间的I2C总线，并断开与所述多个外部设备中其他外部设备之间的I2C总线。由于能够在多个外部设备中导通一个外部设备之间的I2C总线，并断开其他外部设备之间的I2C总线，从而在有多个外部设备同时对FPGA进行读写操作时，只会导通其中一个，不会出现总线冲突，导致通信失败的情况发生，提高了FPGA的通信能力。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例进行总线切换的***结构示意图；
图2A为本发明实施例FPGA的结构示意图；
图2B为本发明实施例控制模块的结构示意图；
图3为本发明实施例第一切换模块的结构示意图；
图4为本发明实施例第二切换模块的结构示意图；
图5A为本发明实施例FPGA与两个外部设备连接的架构示意图；
图5B为本发明实施例与两个外部设备连接的FPGA的结构示意图；
图6为本发明实施例进行总线切换的方法流程示意图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部份实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
如图1所示，本发明实施例进行总线切换的***包括：FPGA1和多个外部设备2，其中不同的外部设备通过不同的I2C总线与FPGA连接；
所述FPGA1，用于根据收到的切换信号导通与所述多个外部设备中的一个外部设备之间的I2C总线，并断开与所述多个外部设备中其他外部设备之间的I2C总线。
由于本发明实施例能够在多个外部设备中导通一个外部设备之间的I2C总线，并断开其他外部设备之间的I2C总线，从而在有多个外部设备同时对FPGA进行读写操作时，只会导通其中一个，不会出现总线冲突，导致通信失败的情况发生，提高了FPGA的通信能力。
所述I2C总线包括SCL(serial clock，串行时钟)端口和SDA(serial data，串行数据)端口，其中SCL端口用于传输时钟信号；SDA端口是双向口，用于输出和输入信号。
在实施中，FPGA会收到外部设备的信号；相应的，FPGA也需要向外部设备发送信号。
切换信号也包括输入切换信号和输出切换信号。
如果收到输入切换信号，则FPGA会收到外部设备的信号；
如果收到输出切换信号，则FPGA需要向外部设备发送信号。
基于此，若收到的切换信号为输入切换信号，FPGA根据收到的切换信号导通与所述多个外部设备中的一个外部设备之间的SCL端口和SDA端口，并断开与所述多个外部设备中其他外部设备之间的SCL端口和SDA端口；
若收到的切换信号为输出切换信号，FPGA根据收到的切换信号导通与所述多个外部设备中的一个外部设备之间的SDA端口，并断开与所述多个外部设备中其他外部设备之间的SDA端口。
在实施中，切换信号可以由外部设备发送。
比如有一个外部设备直接与FPGA通过信号线连接，并由用户通过人机界面在外部设备上发送切换信号；
相应的，FPGA通过信号线就可以收到切换信号。
其中，FPGA的内部结构可以参见图2。
如图2A所示，本发明实施例FPGA包括：控制模块20和内部处理模块21，所述内部处理模块通过切换模块与多个外部设备中的一个外部设备连接；
所述控制模块20，用于根据收到的切换信号导通与所述多个外部设备中的一个外部设备之间的I2C总线，并断开与所述多个外部设备中其他外部设备之间的I2C总线。
控制模块20实际是进行外部设备切换，即选择哪个外部设备与FPGA中的内部处理模块21连接。
内部处理模块21是进行信号处理以及生成信号的模块，即FPGA的所有功能都由内部处理模块21实现。
可选的，如图2B所示，本发明实施例所述控制模块20包括第一切换模块200和第二切换模块201；
所述第一切换模块200用于：
若收到的切换信号为输入切换信号，根据收到的切换信号导通与所述多个外部设备中的一个外部设备之间的SDA端口，并断开与所述多个外部设备中其他外部设备之间的SDA端口；若收到的切换信号为输出切换信号，根据收到的切换信号导通与所述多个外部设备中的一个外部设备之间的SDA端口，并断开与所述多个外部设备中其他外部设备之间的SDA端口。
所述第二切换模块201用于：
若收到的切换信号为输入切换信号，根据收到的切换信号导通与所述多个外部设备中的一个外部设备之间的SCL端口，并断开与所述多个外部设备中其他外部设备之间的SCL端口。
其中，所述第一切换模块200的内部结构可以参见图3；所述第二切换模块201的内部结构可以参见图4。
如图3所示，本发明实施例第一切换模块200可以包括第一选择器2000和第二选择器2001。
所述第一选择器2000用于：
若收到的切换信号为输入切换信号，根据收到的切换信号导通与所述多个外部设备中的一个外部设备之间的SDA端口，并断开与所述多个外部设备中其他外部设备之间的SDA端口；
所述第二选择器2001用于：
若收到的切换信号为输出切换信号，根据收到的切换信号导通与所述多个外部设备中的一个外部设备之间的SDA端口，并断开与所述多个外部设备中其他外部设备之间的SDA端口。
可选的，所述第一切换模块200还包括多个第一缓存缓冲器2002和多个第二缓存缓冲器2003；
其中，所述第一选择器2000与每个I2C总线之间通过至少一个第一缓存缓冲器2002连接；
所述第二选择器2001与每个I2C总线之间通过至少一个第二缓存缓冲器2003连接。
在实施中，一个第一缓存缓冲器2002可以只与一个外部设备连接，一个第二缓存缓冲器2003只与一个外部设备连接。
比如所述第一选择器2000与每个I2C总线之间通过一个第一缓存缓冲器2002连接，则如果由5个外部设备，就需要5个第一缓存缓冲器2002和5个第二缓存缓冲器2003。
其中，第一缓存(buffer)缓冲器2002和第二缓存缓冲器2003是FPGA管脚作为双向口的配置，用于提高信号驱动能力和传输能力。
可选的，所述第一选择器2000和所述第二选择器2001为MUX(数据选择器)。
如图4所示，本发明实施例第二切换模块201可以是MUX。如果第二切换模块201收到输入切换信号，根据收到的切换信号导通与所述多个外部设备中的一个外部设备之间的SCL端口，并断开与所述多个外部设备中其他外部设备之间的SCL端口。
下面以FPGA与两个外部设备连接为例对本发明实施例的方案进行说明。其中，两个外部设备其中一个是MCU，另一个是调整工具。
如图5A所示，本发明实施例FPGA与两个外部设备连接的架构示意图中，两个外部设备一个是MCU一个是I2C调整工具。用户通过PC的人机界面触发I2C调整工具通过I2C_MUX向FPGA发送切换信号。
如图5B所示，本发明实施例与两个外部设备连接的FPGA的结构示意图中，I2C总线包含两个端口：SCL端口和SDA端口。FPGA内部的就是要对两套总线的两个端口分别切换。两套总线的端口对应为SCL1、SDA1、SCL2、SDA2。
FPGA包括一个MUX 50，一个MUX 51和一个MUX 52，还包括；两个输出buffer缓冲器53和两个输入buffer缓冲器54。
一个输出buffer缓冲器53位于SDA1端口和MUX 50之间，另一个输出buffer缓冲器53位于SDA1端口和MUX 50之间。
一个输入buffer缓冲器54位于SDA1端口和MUX 51之间，另一个输出buffer缓冲器54位于SDA2端口和MUX 51之间。
其中，MUX 50是1to2，MUX 51和MUX 52是2to1。
正常情况下，MCU的I2C总线同FPGA连接，默认选择I2C1总线，FPGA的内部信号SCL_IN＝SCL1，则MUX 52导通与MCU之间的SCL1端口；
当MCU进行写操作时SDA_IN＝SDA1，则MUX 51导通与MCU之间的SDA1端口；
当MCU进行读操作时SDA_OUT＝SDA1，则MUX 50导通与MCU之间的SDA1端口。
当调试工具接入要进行调试操作时，FPGA的内部信号SCL_IN＝SCL2，则MUX 52导通与MCU之间的SCL2端口；
当调试工具进行写操作时SDA_IN＝SDA2，则MUX 51导通与MCU之间的SDA2端口；
当调试工具进行读操作时SDA_OUT＝SDA2，则MUX 50导通与MCU之间的SDA2端口。
如图6所示，本发明实施例进行总线切换的方法包括：
步骤600、FPGA接收切换信号；
步骤601、所述FPGA根据收到的所述切换信号通与所述多个外部设备中的一个外部设备之间的I2C总线，并断开与所述多个外部设备中其他外部设备之间的I2C总线。
可选的，所述I2C总线包括SCL端口和SDA端口；
所述FPGA根据收到的所述切换信号通与所述多个外部设备中的一个外部设备之间的I2C总线，并断开与所述多个外部设备中其他外部设备之间的I2C总线，包括：
若收到的切换信号为输入切换信号，根据收到的切换信号导通与所述多个外部设备中的一个外部设备之间的SCL端口和SDA端口，并断开与所述多个外部设备中其他外部设备之间的SCL端口和SDA端口；
若收到的切换信号为输出切换信号，根据收到的切换信号导通与所述多个外部设备中的一个外部设备之间的SDA端口，并断开与所述多个外部设备中其他外部设备之间的SDA端口。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种进行总线切换的***，其特征在于，该***包括：现场可编程门阵列FPGA和多个外部设备，其中不同的外部设备通过不同的I2C总线与FPGA连接；
所述FPGA，用于根据收到的切换信号导通与所述多个外部设备中的一个外部设备之间的I2C总线，并断开与所述多个外部设备中其他外部设备之间的I2C总线。
2.如权利要求1所述的方法，其特征在于，所述I2C总线包括SCL串行时钟端口和SDA串行数据端口；
所述FPGA具体用于：
若收到的切换信号为输入切换信号，根据收到的切换信号导通与所述多个外部设备中的一个外部设备之间的SCL端口和SDA端口，并断开与所述多个外部设备中其他外部设备之间的SCL端口和SDA端口；
若收到的切换信号为输出切换信号，根据收到的切换信号导通与所述多个外部设备中的一个外部设备之间的SDA端口，并断开与所述多个外部设备中其他外部设备之间的SDA端口。
3.一种进行总线切换的FPGA，其特征在于，该FPGA包括：控制模块和内部处理模块，所述内部处理模块通过切换模块与多个外部设备中的一个外部设备连接；
所述控制模块，用于根据收到的切换信号导通与所述多个外部设备中的一个外部设备之间的I2C总线，并断开与所述多个外部设备中其他外部设备之间的I2C总线。
4.如权利要求3所述的FPGA，其特征在于，所述I2C总线包括SCL端口和SDA端口；所述控制模块包括第一切换模块和第二切换模块；
所述第一切换模块用于：
若收到的切换信号为输入切换信号，根据收到的切换信号导通与所述多个外部设备中的一个外部设备之间的SDA端口，并断开与所述多个外部设备中其他外部设备之间的SDA端口；若收到的切换信号为输出切换信号，根据收到的切换信号导通与所述多个外部设备中的一个外部设备之间的SDA端口，并断开与所述多个外部设备中其他外部设备之间的SDA端口。
所述第二切换模块用于：
若收到的切换信号为输入切换信号，根据收到的切换信号导通与所述多个外部设备中的一个外部设备之间的SCL端口，并断开与所述多个外部设备中其他外部设备之间的SCL端口。
5.如权利要求3所述的FPGA，其特征在于，所述第一切换模块包括第一选择器和第二选择器；
所述第一选择器用于：
若收到的切换信号为输入切换信号，根据收到的切换信号导通与所述多个外部设备中的一个外部设备之间的SDA端口，并断开与所述多个外部设备中其他外部设备之间的SDA端口；
所述第二选择器用于：
若收到的切换信号为输出切换信号，根据收到的切换信号导通与所述多个外部设备中的一个外部设备之间的SDA端口，并断开与所述多个外部设备中其他外部设备之间的SDA端口。
6.如权利要求5所述的FPGA，其特征在于，所述第一切换模块还包括多个第一缓存缓冲器和多个第二缓存缓冲器；
其中，所述第一选择器与每个I2C总线之间通过至少一个第一缓存缓冲器连接；
所述第二选择器与每个I2C总线之间通过至少一个第二缓存缓冲器连接。
7.如权利要求5所述的FPGA，其特征在于，所述第一选择器和所述第二选择器为数据选择器MUX。
8.如权利要求4所述的FPGA，其特征在于，所述第二切换模块为MUX。
9.一种进行总线切换的方法，其特征在于，该方法包括：
FPGA接收切换信号；
所述FPGA根据收到的所述切换信号通与所述多个外部设备中的一个外部设备之间的I2C总线，并断开与所述多个外部设备中其他外部设备之间的I2C总线。
10.如权利要求9所述的方法，其特征在于，所述I2C总线包括SCL端口和SDA端口；
所述FPGA根据收到的所述切换信号通与所述多个外部设备中的一个外部设备之间的I2C总线，并断开与所述多个外部设备中其他外部设备之间的I2C总线，包括：
若收到的切换信号为输入切换信号，根据收到的切换信号导通与所述多个外部设备中的一个外部设备之间的SCL端口和SDA端口，并断开与所述多个外部设备中其他外部设备之间的SCL端口和SDA端口；
若收到的切换信号为输出切换信号，根据收到的切换信号导通与所述多个外部设备中的一个外部设备之间的SDA端口，并断开与所述多个外部设备中其他外部设备之间的SDA端口。
CN201610570047.0A 2016-07-19 2016-07-19 一种fpga及进行总线切换的方法和*** Pending CN106250336A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610570047.0A CN106250336A (zh) 2016-07-19 2016-07-19 一种fpga及进行总线切换的方法和***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610570047.0A CN106250336A (zh) 2016-07-19 2016-07-19 一种fpga及进行总线切换的方法和***

Publications (1)

Publication Number Publication Date
CN106250336A true CN106250336A (zh) 2016-12-21

Family

ID=57613486

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610570047.0A Pending CN106250336A (zh) 2016-07-19 2016-07-19 一种fpga及进行总线切换的方法和***

Country Status (1)

Country Link
CN (1) CN106250336A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110275856A (zh) * 2018-03-13 2019-09-24 纬颖科技服务股份有限公司 双向沟通方法、***及其主控端装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101324875A (zh) * 2007-06-11 2008-12-17 大唐移动通信设备有限公司 一种扩展i2c总线的方法及i2c总线扩展装置
CN102023953A (zh) * 2009-09-17 2011-04-20 研祥智能科技股份有限公司 具有多路i2c总线的***的控制方法
CN102243619A (zh) * 2011-06-23 2011-11-16 天津光电通信技术有限公司 一种基于fpga实现多路i2c总线端口扩展的方法
CN102841869A (zh) * 2012-07-03 2012-12-26 深圳市邦彦信息技术有限公司 一种基于fpga的多通道i2c控制器
CN103714036A (zh) * 2013-12-20 2014-04-09 武汉精立电子技术有限公司 支持批量读取校验的i2c多路复用器及控制方法
CN103793344A (zh) * 2012-10-31 2014-05-14 华为技术有限公司 处理数据冲突的方法及***

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101324875A (zh) * 2007-06-11 2008-12-17 大唐移动通信设备有限公司 一种扩展i2c总线的方法及i2c总线扩展装置
CN102023953A (zh) * 2009-09-17 2011-04-20 研祥智能科技股份有限公司 具有多路i2c总线的***的控制方法
CN102243619A (zh) * 2011-06-23 2011-11-16 天津光电通信技术有限公司 一种基于fpga实现多路i2c总线端口扩展的方法
CN102841869A (zh) * 2012-07-03 2012-12-26 深圳市邦彦信息技术有限公司 一种基于fpga的多通道i2c控制器
CN103793344A (zh) * 2012-10-31 2014-05-14 华为技术有限公司 处理数据冲突的方法及***
CN103714036A (zh) * 2013-12-20 2014-04-09 武汉精立电子技术有限公司 支持批量读取校验的i2c多路复用器及控制方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110275856A (zh) * 2018-03-13 2019-09-24 纬颖科技服务股份有限公司 双向沟通方法、***及其主控端装置
US10795848B2 (en) 2018-03-13 2020-10-06 Wiwynn Corporation Dual way communication method, system, and master device thereof

Similar Documents

Publication Publication Date Title
CN107015928B (zh) 用以切换多个接口的***及其方法及用以切换总线的***
US7603501B2 (en) Communication circuit of serial peripheral interface devices
CN113608936B (zh) 一种多路接口测试***及方法
CN103714036B (zh) 支持批量读取校验的i2c多路复用器及控制方法
CN109902042B (zh) 一种实现dsp与zynq之间高速数据传输的方法及***
US10372652B2 (en) USB hub
CN104834620A (zh) 串行外设接口spi总线电路、实现方法以及电子设备
CN116450552B (zh) 基于i2c总线异步批量读写寄存器的方法及***
CN104657297A (zh) 计算设备扩展***及扩展方法
CN110362058A (zh) 用于多个接口进行测试的***
CN111581152A (zh) 可重构硬件加速soc芯片***
CN104615558B (zh) 一种数据传送方法及电子装置
CN114253898A (zh) 总线装置及数据读写电路
CN102419739A (zh) 多主总线仲裁共享装置以及仲裁方法
CN110781109A (zh) 用于提供可配置存储媒体接口的***及方法
CN204390227U (zh) 计算设备扩展装置、以及可扩展的计算***
CN106250336A (zh) 一种fpga及进行总线切换的方法和***
CN104598404A (zh) 计算设备扩展方法和装置、以及可扩展的计算***
CN102298562A (zh) 一种线与仲裁总线互联的方法、装置和***
CN101739367B (zh) 多类总线存储控制的方法与装置
CN207503207U (zh) 用于多接口的综合测试***
CN216449959U (zh) 一种数据处理***，板卡和电子设备
CN110362433A (zh) 能够进行多接口测试的***
CN201378316Y (zh) 通用输入/输出接口扩展电路和具有该电路的移动终端
CN208888804U (zh) 一种多处理器电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20161221

RJ01 Rejection of invention patent application after publication