CN106233627B - 带有偏斜校正的serdes电压模式驱动器 - Google Patents

带有偏斜校正的serdes电压模式驱动器 Download PDF

Info

Publication number
CN106233627B
CN106233627B CN201580020496.1A CN201580020496A CN106233627B CN 106233627 B CN106233627 B CN 106233627B CN 201580020496 A CN201580020496 A CN 201580020496A CN 106233627 B CN106233627 B CN 106233627B
Authority
CN
China
Prior art keywords
current
output node
coupled
drive circuit
current source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580020496.1A
Other languages
English (en)
Other versions
CN106233627A (zh
Inventor
M·哈费滋
X·孔
Z·朱
M·李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN106233627A publication Critical patent/CN106233627A/zh
Application granted granted Critical
Publication of CN106233627B publication Critical patent/CN106233627B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H04L25/0276—Arrangements for coupling common mode signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/12—Shaping pulses by steepening leading or trailing edges
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0091—Transmitter details

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)
  • Amplifiers (AREA)

Abstract

用于在通信链路上传送串行数据的驱动器电路组合了电压模式和电流模式驱动器。该驱动器电路将电压模式驱动器用作主输出驱动器。与该电压模式驱动器并联连接一个或多个辅助电流模式驱动器以通过将电流注入到输出中来调整输出信号。该电压模式驱动器提供大部分输出驱动。由此，该输出驱动器电路可提供与电压模式驱动器相关联的功率效率益处。这些电流模式驱动器可提供例如对输出信号的预增强、电平调整、偏斜补偿、以及其他修改。由此，该驱动器电路还可提供与电流模式驱动器相关联的信号调节能力。

Description

带有偏斜校正的SERDES电压模式驱动器
背景
领域
本发明涉及电子电路，尤其涉及用于在通信链路上驱动串行数据信号的电子电路。
背景技术
电子***中对高速串行通信链路的使用持续增长。高速串行通信链路可根据各种标准(诸如通用串行总线(USB)、高清多媒体接口(HDMI)、串行高级技术附连(SATA)、以及高速***组件互连(PCIe)接口)来操作。串行化器/解串器(SERDES)被用于向/从串行通信链路进行传送和接收。
串行通信链路的输出驱动器通常产生高速(例如，3GHz)切换的差分信号对。这些输出驱动器可以是电压模式驱动器或电流模式驱动器。电压模式驱动器能够以比电流模式驱动器更低的功率操作。然而，可能难以在电压模式驱动器中对输出信号提供偏斜校正、振幅调整、预增强、以及其他调整。另外，随着高级工艺技术节点中减小电源电压，达成较大的输出电压摆幅可能越来越困难。
概述
在一个方面，提供了一种用于驱动包括正输出节点和负输出节点的差分输出上的数据值的驱动器电路。该驱动器电路包括：电压模式驱动器模块，其被配置成基于电压模式驱动器模块的输入值来驱动正输出节点和负输出节点上的电压；以及第一电流模式驱动器模块，其包括：头电流源，其能操作用于提供第一电流；尾电流源，其能操作用于汲取第二电流；以及开关，其被配置成基于第一电流模式驱动器模块的输入值来选择性地将头电流源和尾电流源耦合至正输出节点和负输出节点，其中第一电流和第二电流的幅值是能独立选择的。
在一个方面，提供了一种用于在通信链路上驱动串行数据信号的方法。该方法包括：使用具有耦合至正输出节点和负输出节点的差分输出的电压模式驱动器模块来驱动通信链路，其中电压模式驱动器模块被配置成基于电压模式驱动器模块的输入值来驱动输出电压；使用具有耦合至正输出节点和负输出节点的输出的电流模式驱动器模块来驱动通信链路，其中电流模式驱动器能操作用于选择性地将头电流源和尾电流源耦合至正输出节点和负输出节点；以及至少部分地基于校正正输出节点和负输出节点的偏斜来选择头电流源和尾电流源的电流。
在一个方面，提供了一种驱动器电路，其包括：用于驱动包括正输出节点和负输出节点的差分输出上的电压的装置，其中经驱动电压基于该用于驱动电压电路的装置的输入值；以及用于驱动差分输出上的电流的装置，其包括：头电流源，其能操作用于提供第一电流；尾电流源，其能操作用于汲取第二电流；以及开关，其被配置成基于该用于驱动电流的装置的输入值来选择性地将头电流源和尾电流源耦合至正输出节点和负输出节点，其中第一电流和第二电流的幅值是能独立选择的。
本发明的其它特征和优点将从通过示例解说本发明的诸方面的以下描述来变得明了。
附图简述
本发明的细节(就其结构和操作而言)可通过研究所附的附图来部分收集，其中类似的附图标记被用来指代类似的部分，并且其中：
图1是根据本文所公开的实施例的驱动器电路的功能框图；
图2是根据本文所公开的实施例的电压模式驱动器模块的示意图；
图3是根据本文所公开的实施例的电流模式驱动器模块的示意图；
图4是根据本文所公开的实施例的另一驱动器电路的功能框图；以及
图5是根据本文所公开的实施例的用于驱动串行数据信号的过程的流程图。
详细描述
以下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本文中所描述的概念的仅有的配置。本详细描述包括具体细节以便提供对各种概念的透彻理解。然而，对于本领域技术人员将显而易见的是，没有这些具体细节也可实践这些概念。在一些实例中，以简化形式示出公知的结构和组件从而避免湮没此类概念。
图1是根据本文所公开的实施例的驱动器电路的功能框图。该驱动器电路接收包含要在通信链路上驱动的值的数据输入信号。在许多实施例中，该驱动器电路还接收发信令通知数据输入的定时的时钟输入信号。时钟输入信号可按与数据输入信号的数据率相匹配的频率来振荡，或者可按该数据率的谐波或子谐波来振荡。该驱动器电路可以例如在COMS集成电路中实现。
该驱动器电路基于数据输入信号上的值来驱动数据输出信号。在图1的实施例中，数据输出信号是正输出节点和负输出节点上的差分信号。在其他实施例中，数据输出信号可以是单端信号。数据输出信号的特性(例如，信号电平和定时)通常基于通信标准(例如，USB或HDMI)。由该驱动器电路驱动的通信链路将具有特性阻抗，并且该驱动器电路的输出阻抗可被设计成与通信链路的特性阻抗大致匹配(例如，具有20％容限)。
该驱动器电路包括预驱动器模块130，其接收发信令通知将由该驱动器电路输出的数据的数据输入信号。预驱动器模块130向电压模式驱动器模块110、第一电流模式驱动器模块121和第二电流模式驱动器模块122提供信号。电压模式驱动器模块110提供大部分输出驱动并且可被称为主驱动器模块。电流模式驱动器模块121、122可被称为辅助驱动器模块。在各种实现中，取决于例如由驱动器电路提供的功能，该驱动器电路可包括不同数目的电流模式驱动器模块。
由预驱动器模块130提供给电压模式驱动器模块110、第一电流模式驱动器模块121和第二电流模式驱动器模块122的信号可以是数据输入信号的经修改版本。例如，当第二电流模式驱动器模块122被用于提供预增强时，其接收的信号可以是数据输入信号的经延迟(一个单位区间)和反相副本。预驱动器模块130可以使用由时钟输入信号进行时钟控制的一连串触发器来产生数据输入信号的经延迟副本。在图1中解说的实施例中，至电压模式驱动器模块110的输入和至第一电流模式驱动器模块121的输入被耦合在一起，并且预驱动器模块130向这两个模块提供信号。在其他实施例中，预驱动器模块130向电压模式驱动器模块110和第一电流模式驱动器模块121提供不同信号。
主电压模式驱动器模块110、第一电流模式驱动器模块121和第二电流模式驱动器模块122的输出被并联连接。电压模式驱动器模块110可提供受控输出阻抗(例如，100欧姆)以匹配要被驱动的传输线。电压模式驱动器模块110的受控输出阻抗可通过校准来达成。第一电流模式驱动器模块121和第二电流模式驱动器模块122具有高输出阻抗(例如，10k欧姆)。由此，当这些驱动器模块被并联连接时，组合输出阻抗与电压模式驱动器模块110的输出阻抗基本相同。另外，电流模式驱动器模块的高输出阻抗不会很大地扰乱输出信号的对称性，并且使输出共模电压保持原样。
电流模式驱动器模块可提供各种功能。在图1的实施例中，第一电流模式驱动器模块可提供偏斜校正和摆幅校正两者，并且第二电流模式驱动器模块122可提供预增强。这些电流模式驱动器模块可被视为将电流注入到驱动器电路的输出中。注入电流的极性(电流被注入到正输出还是负输出中)基于由该电流模式驱动器模块接收到的数据输入。注入电流的幅值也是受控的。另外，当电流被提供给输出节点或者汲取自输出节点时，注入电流的幅值可以有所不同。
取决于电流被提供给还是汲取自输出节点，第一电流模式驱动器模块121可通过注入不同电流量来校正差分输出的正信号分量与负信号分量之间的偏斜。例如，为了校正在正输出节点与负输出节点之间的1ps的偏斜，可以施加供给电流与汲取电流之间的50μA的电流偏移。
第一电流模式驱动器模块121可通过将附加电流注入到差分输出中来改变输出摆幅(信号电平)。附加电流可基于要提供的附加电压摆幅以及输出阻抗来确定。例如，为了将50mV添加到100欧姆输出的输出电平，可以注入500μA的电流。
第二电流模式驱动器模块122可提供对驱动器电路的输出信号的预增强。当输出摆幅对于在数据值改变之后的第一比特较大(被加强)时，使用此预增强。例如，在0输出之后的第一个1输出可具有1.2V的电平，并且后续的连贯1输出可具有0.8V的电平。为了提供此预增强，第二电流模式驱动器模块122接收由电压模式驱动器模块110使用的经延迟数据输入信号，并且被注入的电流的幅值和极性是基于预增强量来确定的。
图2是根据本文所公开的实施例的电压模式驱动器模块的示意图。图2的电压模式驱动器模块可被用于实现图1的驱动器电路的电压模式驱动器模块110。其他电压模式驱动器模块也可被用在图1的驱动器电路中。
图2的电压模式驱动器模块包括驱动正输出节点(数据输出P)的第一多个p沟道晶体管221和第一多个n沟道晶体管222以及驱动负输出节点(数据输出N)的第二多个p沟道晶体管223和第二多个n沟道晶体管224。这多个晶体管中的个体晶体管可被称为晶体管支路。每多个晶体管可包括例如70个晶体管支路。
第一多个p沟道晶体管221中的晶体管支路使其源极连接至供电电压(VDD)并且使其漏极连接至正输出节点。第二多个p沟道晶体管223中的晶体管支路使其源极连接至供电电压(VDD)并且使其漏极连接至负输出节点。第一多个n沟道晶体管222中的晶体管支路使其源极连接至接地参考并且使其漏极连接至正输出节点。第二多个n沟道晶体管224中的晶体管支路使其源极连接至接地参考并且使其漏极连接至负输出节点。这些晶体管支路的栅极由来自电压模式预驱动器模块210的信号控制。
电压模式预驱动器模块210接收数据输入信号和阻抗控制信号。电压模式预驱动器模块210至少部分地基于数据输入信号的值来产生控制信号以驱动第一和第二多个p沟道晶体管和n沟道晶体管的栅极。例如，当数据输入信号为1时，用于第一多个p沟道晶体管221的控制信号(G1,G3,…Gn)导通一个或多个晶体管支路以驱动正输出朝向供电电压，并且用于第二多个n沟道晶体管224的控制信号(H2,H4,…Hm)导通一个或多个晶体管支路以驱动负输出朝向接地参考，从而导致差分输出上的正电压。类似地，当数据输入信号为0时，用于第二多个p沟道晶体管223的控制信号(H1,H3,…Hn)导通一个或多个晶体管支路以驱动负输出朝向供电电压，并且用于第一多个n沟道晶体管222的控制信号(G2,G4,…Gm)导通一个或多个晶体管支路以驱动正输出朝向接地参考，从而导致差分输出上的负电压。
阻抗控制信号发信令通知应当并行地使用多少个晶体管支路以提供驱动器电路的期望输出阻抗。阻抗控制信号可通过校准过程来确定。例如，校准过程可确定应当并行地使用40个晶体管支路以提供期望输出阻抗。另外，可同时导通第一多个p沟道晶体管221中的晶体管支路和第一多个n沟道晶体管222中的晶体管支路以通过充当电阻性分压器来控制输出摆幅。例如，启用第一多个p沟道晶体管221中的38个晶体管支路以及第一多个n沟道晶体管222中的2个晶体管支路可提供比供电电压电平所允许的最大输出电平小约5％的输出电平。用于第二多个p沟道晶体管223和第二多个n沟道晶体管224的栅极的控制信号(H1-Hm)可与用于第一多个p沟道晶体管221和第一多个n沟道晶体管222的控制信号(G1-Gn)互补。
图3是根据本文所公开的实施例的电流模式驱动器模块的示意图。图2的电流模式驱动器模块可被用于实现图1的驱动器电路的电流模式驱动器模块121、122。其他电流模式驱动器模块也可被用在图1的驱动器电路中。电流模式驱动器模块可被视为将差分输入电压转换成差分输出电流的跨导。
图3的电流模式驱动器模块包括头电流源310和尾电流源315。头电流源310从供电电压(VDD)获得电流。尾电流源315将电流汲取至接地参考。
电流模式驱动器模块在从头电流源310向正输出节点(数据输出P)供应电流并从负输出节点(数据输出N)向尾电流源315汲取电流与从头电流源310向负输出节点供应电流并从正输出节点向尾电流源315汲取电流之间切换。此切换基于至电流模式驱动器模块的数据输入。当数据输入为1时，电流被提供给正输出节点并且汲取自负输出节点；当数据输入为0时，电流被提供给负输出节点并且汲取自正输出节点。在图3的实施例中，数据输入是具有正输入节点(data)和负输入节点(datab)的互补信号。互补输入可例如由图1的驱动器电路的预驱动器模块130来提供。
电流模式驱动器模块使用开关(320、325、330、335)来选择性地将头电流源310和尾电流源315耦合至数据输出。在图3的实施例中，这些开关用晶体管来实现。第一p沟道晶体管(开关320)使其栅极连接至负输入节点、其漏极连接至正输出节点、以及其源极连接至头电流源310。第一n沟道晶体管(开关325)使其栅极连接至负输入节点、其漏极连接至正输出节点、以及其源极连接至尾电流源315。第二p沟道晶体管(开关330)使其栅极连接至正输入节点、其漏极连接至负输出节点、以及其源极连接至头电流源310。第二n沟道晶体管(开关335)使其栅极连接至正输入节点、其漏极连接至负输出节点、以及其源极连接至尾电流源315。
头电流源310和尾电流源315是可调节高阻抗电流源。这些电流源可以是例如电流模式数模转换器。替换地，这些电流源可包括控制分开的电流源的电流的数模转换器。头电流源310和尾电流源315的电流幅值根据电流模式驱动器模块的功能来调整。头电流源310和尾电流源315的电流可被独立地控制。头电流源310和尾电流源315的电流可被设置成不同值以补偿输出偏斜。
图3的电流模式驱动器模块的相同或类似实现可用于不同目的，例如用于补偿或校正偏斜、用于改变驱动器电路的输出信号振幅以及用于提供预增强。
图4是根据本文所公开的实施例的另一驱动器电路的功能框图。图4的驱动器电路类似于图1的驱动器电路，包括预驱动器模块430、电流模式驱动器模块421和电压模式驱动器模块410，其中除了所描述的区别以外，类似地标记的元件以类似方式操作。图2的电压模式驱动器模块和图3的电流模式驱动器模块可被用在图4的驱动器电路中。
图4的驱动器电路包括偏斜测量模块433。偏斜测量模块433接收该驱动器电路的差分数据输出信号(数据输出)。偏斜测量模块433测量数据输出信号的偏斜并且评估这些测量以确定要使用电流模式驱动器模块421来执行的校正或补偿。测量可包括在各个时间对正输出节点和负输出节点上的值进行采样和比较。当使用图3的电流模式驱动器模块来实现电流模式驱动器模块421时，偏斜校正可通过独立地调整头电流源310的电流和尾电流源315的电流来执行。例如，偏斜测量模块433可向数模转换器提供控制信号以选择头电流源310的电流和尾电流源315的电流。偏斜测量模块433也可用于数据输出信号的其他测量(例如，振幅)和调整。
偏斜测量模块433可与驱动器电路的其他模块被集成在同一集成电路中。随后可在驱动器电路原位操作的情况下执行偏斜测量和校正。替换地或附加地，偏斜测量模块可由测试装备(例如，在制造包括驱动器电路的其他模块的集成电路中使用的测试装备)来执行。随后可存储指示用于偏斜校正的电流的值以供稍后使用。
图5是根据本文所公开的实施例的用于驱动串行数据信号的过程的流程图。可使用以上描述的驱动器电路和模块来执行该过程。
在步骤510中，使用电压模式驱动器在通信链路上驱动串行数据。例如，图2的电压模式驱动器可用于以特定振幅并且用特定输出阻抗来在通信链路上驱动数据。在步骤520中，使用电流模式驱动器在通信链路上驱动串行数据。例如，图3的电流模式驱动器可用于用提供给和汲取自输出的特定电流来在通信链路上驱动数据。步骤510和步骤520一般并发地执行。
在步骤530中，选择由电流模式驱动器提供和汲取的电流以校正经驱动数据输出的偏斜。选择电流以校正偏斜可包括测量经驱动数据输出的偏斜以及使用所测得的偏斜来选择电流。另外，在步骤540，电流模式驱动器的电流可被进一步调整以控制经驱动数据输出的输出电平。这些电流的幅值可被独立地选择，如以上参考图1的驱动器电路所描述的。由于这些电流被选择以校正偏斜以及提供电平调整，因此这些电流可被称为至少部分地基于每个考量。
在步骤550中，用第二电流模式驱动器在通信链路上驱动串行数据。例如，图1的驱动器电路的第二电流模式驱动器模块122可用于执行步骤550。步骤550一般与步骤510和步骤520并行地执行。在步骤560中，根据经驱动数据输出的期望预增强来选择步骤550中由第二电流模式驱动器提供和汲取的电流。
可例如通过添加、更改、或重新排序步骤来修改图5的过程。
虽然本发明的实施例在以上是针对特定实施例来描述的，但是本发明的许多变型是可能的，包括例如具有不同信号极性或者具有附加驱动器模块的变型。另外，已经针对CMOS技术描述了各实施例，但是类似电路可与其他技术联用。另外，各个实施例的特征可在与以上描述的不同的组合中进行组合。尽管这些驱动器电路已被描述为用差分信号来操作，但是相同或类似电路可与单端信号联用。
提供前面对所公开的实施例的描述是为了使本领域任何技术人员皆能制作或使用本发明。对这些实施例的各种修改对本领域技术人员来说将是显而易见的，且本文所描述的一般原理可被应用于其它实施例而不背离本发明的精神或范围。因此，将理解本文给出的描述和附图表示本发明的当前优选实施例并且代表本发明所广泛地构想的主题。将进一步理解本发明的范围完全涵盖可对本领域技术人员显而易见的其他实施例，并且本发明的范围相应地除了所附权利要求之外不受任何限制。

Claims (27)

1.一种用于驱动包括正输出节点和负输出节点的差分输出上的数据值的驱动器电路，所述驱动器电路包括：
电压模式驱动器模块，其被配置成基于所述电压模式驱动器模块的数据输入值来驱动所述正输出节点和所述负输出节点上的电压；以及
第一电流模式驱动器模块，其包括：
头电流源，其能操作用于提供第一电流；
尾电流源，其能操作用于汲取第二电流；以及
开关，其被配置成基于所述第一电流模式驱动器模块的数据输入值来选择性地将所述头电流源耦合至所述负输出节点并且将所述尾电流源耦合至所述正输出节点或者将所述头电流源耦合至所述正输出节点并且将所述尾电流源耦合至所述负输出节点，
其中所述第一电流和所述第二电流的幅值是能独立选择的，并且其中所述第一电流模式驱动器模块被配置成取决于电流被提供还是汲取而向所述正输出节点和所述负输出节点注入不同电流量来校正所述差分输出的正信号分量与负信号分量之间的偏斜。
2.如权利要求1所述的驱动器电路，其特征在于，所述第一电流和所述第二电流的幅值至少部分地基于校正所述驱动器电路的输出的偏斜而被选择。
3.如权利要求2所述的驱动器电路，其特征在于，所述第一电流和所述第二电流的幅值进一步至少部分地基于调整所述驱动器电路的输出摆幅而被选择。
4.如权利要求1所述的驱动器电路，其特征在于，所述头电流源包括用于确定所述第一电流的数模转换器，并且其中所述尾电流源包括用于确定所述第二电流的数模转换器。
5.如权利要求4所述的驱动器电路，其特征在于，进一步包括偏斜测量模块，所述偏斜测量模块耦合至所述驱动器电路的输出并被配置成测量所述驱动器电路的差分输出的偏斜并且至少部分地基于所测得的偏斜来控制所述头电流源的数模转换器和所述尾电流源的数模转换器。
6.如权利要求1所述的驱动器电路，其特征在于，所述电压模式驱动器模块的数据输入耦合至所述第一电流模式驱动器模块的数据输入。
7.如权利要求1所述的驱动器电路，其特征在于，所述第一电流模式驱动器模块的数据输入包括正输入节点和负输入节点，并且其中所述第一电流模式驱动器模块的所述开关包括：
第一p沟道晶体管，其具有耦合至所述负输入节点的栅极、耦合至所述正输出节点的漏极、以及耦合至所述头电流源的源极；
第一n沟道晶体管，其具有耦合至所述负输入节点的栅极、耦合至所述正输出节点的漏极、以及耦合至所述尾电流源的源极；
第二p沟道晶体管，其具有耦合至所述正输入节点的栅极、耦合至所述负输出节点的漏极、以及耦合至所述头电流源的源极；以及
第二n沟道晶体管，其具有耦合至所述正输入节点的栅极、耦合至所述负输出节点的漏极、以及耦合至所述尾电流源的源极。
8.如权利要求1所述的驱动器电路，其特征在于，进一步包括第二电流模式驱动器模块，其包括：
第二头电流源，其能操作用于提供第三电流；
第二尾电流源，其能操作用于汲取第四电流；以及
开关，其被配置成基于所述第二电流模式驱动器模块的数据输入值来选择性地将所述第二头电流源和所述第二尾电流源耦合至所述正输出节点和所述负输出节点，
其中所述第三电流和所述第四电流的幅值至少部分地基于要向所述驱动器电路的输出提供的预增强而被选择。
9.如权利要求8所述的驱动器电路，其特征在于，所述第二电流模式驱动器模块的数据输入值为所述电压模式驱动器模块的数据输入值的经延迟副本。
10.如权利要求1所述的驱动器电路，其特征在于，进一步包括预驱动器模块，其被配置成基于所述驱动器电路的输入来提供至所述电压模式驱动器模块的数据输入和至所述第一电流模式驱动器模块的数据输入。
11.如权利要求1所述的驱动器电路，其特征在于，所述电压模式驱动器模块包括具有并联耦合的源极和漏极的多个晶体管以及电压模式预驱动器模块，所述电压模式预驱动器模块被配置成提供信号来驱动所述多个晶体管的栅极以产生所述电压模式驱动器模块的所选输出阻抗。
12.一种用于在通信链路上驱动串行数据信号的方法，所述方法包括：
使用具有耦合至正输出节点和负输出节点的差分输出的电压模式驱动器模块来驱动所述通信链路，其中所述电压模式驱动器模块被配置成基于所述电压模式驱动器模块的数据输入值来驱动输出电压；
使用具有耦合至所述正输出节点和所述负输出节点的输出的电流模式驱动器模块来驱动所述通信链路，其中所述电流模式驱动器模块能操作用于选择性地将头电流源和尾电流源耦合至所述正输出节点和所述负输出节点；
至少部分地基于校正所述正输出节点和所述负输出节点上的偏斜来选择所述头电流源和所述尾电流源的电流；以及
取决于电流被提供还是汲取而向所述正输出节点和所述负输出节点注入不同电流量来校正所述差分输出的正信号分量与负信号分量之间的偏斜。
13.如权利要求12所述的方法，其特征在于，所述头电流源的电流与所述尾电流源的电流不同。
14.如权利要求12所述的方法，其特征在于，进一步包括至少部分地基于调整所述正输出节点和所述负输出节点的输出摆幅来选择所述头电流源和所述尾电流源的电流。
15.如权利要求12所述的方法，其特征在于，进一步包括测量所述正输出节点和所述负输出节点的偏斜，其中选择所述头电流源和所述尾电流源的电流至少部分地基于使用所测得的偏斜来校正偏斜。
16.如权利要求12所述的方法，其特征在于，进一步包括：
使用具有耦合至所述正输出节点和所述负输出节点的输出的第二电流模式驱动器模块来驱动所述通信链路，其中所述第二电流模式驱动器模块能操作用于选择性地将第二头电流源和第二尾电流源耦合至所述正输出节点和所述负输出节点；以及
至少部分地基于要向所述正输出节点和所述负输出节点提供的预增强来选择所述第二头电流源和所述第二尾电流源的电流。
17.一种驱动器电路，包括：
用于驱动包括正输出节点和负输出节点的差分输出上的电压的装置，其中经驱动电压基于所述用于驱动电压的装置的数据输入值；以及
用于驱动所述差分输出上的电流的装置，其包括：
头电流源，其能操作用于提供第一电流；
尾电流源，其能操作用于汲取第二电流；以及
开关，其被配置成基于所述用于驱动电流的装置的输入值来选择性地将所述头电流源耦合至所述负输出节点并且将所述尾电流源耦合至所述正输出节点或者将所述头电流源耦合至所述正输出节点并且将所述尾电流源耦合至所述负输出节点，
其中所述第一电流和所述第二电流的幅值是能独立选择的，并且其中所述用于驱动所述差分输出上的电流的装置被配置成取决于电流被提供还是汲取而向所述正输出节点和所述负输出节点注入不同电流量来校正所述差分输出的正信号分量与负信号分量之间的偏斜。
18.如权利要求17所述的驱动器电路，其特征在于，所述第一电流的幅值和所述第二电流的幅值至少部分地基于校正所述驱动器电路的输出的偏斜而被选择。
19.如权利要求18所述的驱动器电路，其特征在于，所述第一电流和所述第二电流的幅值进一步至少部分地基于调整所述驱动器电路的输出摆幅而被选择。
20.如权利要求17所述的驱动器电路，其特征在于，所述头电流源包括用于提供所述第一电流的数模转换器，并且其中所述尾电流源包括用于汲取所述第二电流的数模转换器。
21.如权利要求20所述的驱动器电路，其特征在于，进一步包括用于测量偏斜的装置，所述用于测量偏斜的装置耦合至所述驱动器电路的输出并被配置成测量所述驱动器电路的输出的偏斜并且至少部分地基于所测得的偏斜来控制所述头电流源的数模转换器和所述尾电流源的数模转换器。
22.如权利要求17所述的驱动器电路，其特征在于，所述用于驱动电压的装置的数据输入耦合至所述用于驱动电流的装置的数据输入。
23.如权利要求17所述的驱动器电路，其特征在于，所述用于驱动电流的装置的数据输入包括正输入节点和负输入节点，并且其中所述用于驱动电流的装置的所述开关包括：
第一p沟道晶体管，其具有耦合至所述负输入节点的栅极、耦合至所述正输出节点的漏极、以及耦合至所述头电流源的源极；
第一n沟道晶体管，其具有耦合至所述负输入节点的栅极、耦合至所述正输出节点的漏极、以及耦合至所述尾电流源的源极；
第二p沟道晶体管，其具有耦合至所述正输入节点的栅极、耦合至所述负输出节点的漏极、以及耦合至所述头电流源的源极；以及
第二n沟道晶体管，其具有耦合至所述正输入节点的栅极、耦合至所述负输出节点的漏极、以及耦合至所述尾电流源的源极。
24.如权利要求17所述的驱动器电路，其特征在于，进一步包括用于驱动所述差分输出上的电流的第二装置，其包括：
第二头电流源，其能操作用于提供第三电流；
第二尾电流源，其能操作用于汲取第四电流；以及
开关，其被配置成基于所述用于驱动电流的第二装置的数据输入值来选择性地将所述第二头电流源和所述第二尾电流源耦合至所述正输出节点和所述负输出节点，
其中所述第三电流和所述第四电流的幅值至少部分地基于要向所述驱动器电路的输出提供的预增强而被选择。
25.如权利要求24所述的驱动器电路，其特征在于，所述用于驱动电流的第二装置的数据输入值为所述用于驱动电压的装置的数据输入值的经延迟副本。
26.如权利要求17所述的驱动器电路，其特征在于，进一步包括预驱动器模块，其被配置成基于所述驱动器电路的输入来提供至所述用于驱动电压的装置和所述用于驱动电流的装置的数据输入。
27.如权利要求17所述的驱动器电路，其特征在于，所述用于驱动电压的装置包括具有并联耦合的源极和漏极的多个晶体管以及电压模式预驱动器模块，所述电压模式预驱动器模块被配置成提供信号来驱动所述多个晶体管的栅极以产生所述电压模式驱动器模块的所选输出阻抗。
CN201580020496.1A 2014-04-21 2015-03-11 带有偏斜校正的serdes电压模式驱动器 Active CN106233627B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/257,848 US9264263B2 (en) 2014-04-21 2014-04-21 Serdes voltage-mode driver with skew correction
US14/257,848 2014-04-21
PCT/US2015/019915 WO2015163986A1 (en) 2014-04-21 2015-03-11 Serdes voltage-mode driver with skew correction

Publications (2)

Publication Number Publication Date
CN106233627A CN106233627A (zh) 2016-12-14
CN106233627B true CN106233627B (zh) 2019-02-22

Family

ID=52780577

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580020496.1A Active CN106233627B (zh) 2014-04-21 2015-03-11 带有偏斜校正的serdes电压模式驱动器

Country Status (7)

Country Link
US (1) US9264263B2 (zh)
EP (1) EP3134969B1 (zh)
JP (1) JP6250839B2 (zh)
KR (1) KR101759340B1 (zh)
CN (1) CN106233627B (zh)
BR (1) BR112016024452B1 (zh)
WO (1) WO2015163986A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI594608B (zh) * 2015-11-27 2017-08-01 智原科技股份有限公司 積體電路以及其串化器/解串化器實體層電路的操作方法
TW202337178A (zh) * 2016-03-01 2023-09-16 日商新力股份有限公司 發送裝置、發送方法及通信系統
CN107846207B (zh) * 2016-09-21 2021-12-14 瑞昱半导体股份有限公司 差动信号偏斜检测电路
WO2019087602A1 (ja) * 2017-11-02 2019-05-09 ソニーセミコンダクタソリューションズ株式会社 電子回路および電子機器
JP7206713B2 (ja) * 2018-09-06 2023-01-18 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体
CN112394763A (zh) * 2019-08-15 2021-02-23 成都纳能微电子有限公司 通用串行总线2.0高速驱动器输出幅度自动校准***
JP7510371B2 (ja) 2021-03-12 2024-07-03 株式会社東芝 信号送信装置及び信号送信方法
CN113886161A (zh) * 2021-10-14 2022-01-04 珞石（山东）智能科技有限公司 一种伺服驱动器的串口调试电路、方法以及***
US20230198562A1 (en) * 2021-12-22 2023-06-22 Xilinx, Inc. Dac-based transmit driver architecture with improved bandwidth
US11923835B2 (en) * 2022-06-20 2024-03-05 Key Asic Inc. Driving module
CN118101392B (zh) * 2024-04-26 2024-07-02 成都电科星拓科技有限公司 降低通信中后向串扰的方法及后向合成电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1511315A (zh) * 2001-05-25 2004-07-07 �����ɷ� 具内部可规划工作电阻之写入输出驱动器
US6812733B1 (en) * 2002-08-02 2004-11-02 Pmc-Sierra, Inc. High-efficiency mixed voltage/current mode output driver

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294947B1 (en) * 1998-05-29 2001-09-25 Agere Systems Guradian Corp. Asymmetrical current steering output driver with compact dimensions
KR100317281B1 (ko) * 1998-11-20 2002-01-15 구자홍 자체발광소자의구동방법
US6665347B2 (en) * 2001-06-28 2003-12-16 Cicada Semiconductor, Inc. Output driver for high speed Ethernet transceiver
US6735030B2 (en) * 2001-10-29 2004-05-11 Texas Instruments Incorporated Method to write servo on multi-channels with voltage mode data and single channel with current mode data
US6847232B2 (en) * 2001-11-08 2005-01-25 Texas Instruments Incorporated Interchangeable CML/LVDS data transmission circuit
US20030085737A1 (en) * 2001-11-08 2003-05-08 Tinsley Steven J. Innovative high speed LVDS driver circuit
US7010637B2 (en) * 2002-05-02 2006-03-07 Intel Corporation Single-ended memory interface system
US7072135B2 (en) * 2002-11-12 2006-07-04 Fujitsu Limited Disk apparatus, head retracting method and head actuator control circuit
US7253680B2 (en) * 2003-05-21 2007-08-07 World Energy Labs (2), Inc. Amplifier system with current-mode servo feedback
US7109759B2 (en) 2003-05-23 2006-09-19 Avago Technologies Fiber Ip (Singapore) Pte.Ltd. Voltage mode current-assisted pre-emphasis driver
TWI253248B (en) * 2003-08-04 2006-04-11 Realtek Semiconductor Corp Network device with hybrid mode transmission unit
US7643563B2 (en) * 2003-08-04 2010-01-05 Realtek Semiconductor Corp. Transmission line driver
TWI271962B (en) * 2003-12-01 2007-01-21 Realtek Semiconductor Corp Network transmission unit with compensation feature
US7149845B2 (en) * 2003-12-12 2006-12-12 Micron Technology, Inc. Current mode logic scheme and circuit for matchline sense amplifier design using constant current bias cascode current mirrors
US7215156B1 (en) * 2005-06-20 2007-05-08 Ami Semiconductor, Inc. Differential signal driver having complimentary and current-aided pre-emphasis
US7711939B2 (en) * 2005-06-30 2010-05-04 Intel Corporation Serial link apparatus, method, and system
US7615978B2 (en) * 2005-07-22 2009-11-10 Fairchild Semiconductor Corporation Current mode control with feed-forward for power devices
US7639954B2 (en) * 2005-10-11 2009-12-29 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Driver for an optical transmitter
US7279937B2 (en) * 2006-01-25 2007-10-09 Lsi Corporation Programmable amplitude line driver
US7817727B2 (en) * 2006-03-28 2010-10-19 GlobalFoundries, Inc. Hybrid output driver for high-speed communications interfaces
CA2654256A1 (en) * 2006-05-19 2007-11-29 The Trustees Of The University Of Pennsylvania A cmos linear voltage/current dual-mode imager
US7501851B2 (en) * 2006-05-26 2009-03-10 Pmc Sierra Inc. Configurable voltage mode transmitted architecture with common-mode adjustment and novel pre-emphasis
US20080106297A1 (en) * 2006-11-03 2008-05-08 Mediatek Inc. Slew rate controlled circuits
US7619448B2 (en) * 2007-12-17 2009-11-17 Omnivision Technologies, Inc. Replica bias circuit for high speed low voltage common mode driver
US7714615B2 (en) * 2007-12-28 2010-05-11 Advanced Micro Devices, Inc. De-emphasis circuit for a voltage mode driver used to communicate via a differential communication link
US7965121B2 (en) * 2008-01-03 2011-06-21 Mediatek Inc. Multifunctional output drivers and multifunctional transmitters using the same
US8638125B2 (en) * 2008-03-14 2014-01-28 Texas Instruments Incorporated Low voltage differential signal driver with reduced power consumption
US7990182B2 (en) * 2008-03-18 2011-08-02 Standard Microsystems Corporation Electrical physical layer activity detector
US8183885B2 (en) * 2009-04-08 2012-05-22 Broadcom Corporation Circuit for digitally controlling line driver current
US7893746B1 (en) * 2009-10-14 2011-02-22 Texas Instruments Incorporated High speed intra-pair de-skew circuit
US8149024B2 (en) * 2009-12-08 2012-04-03 Advanced Micro Devices, Inc. Dual function voltage and current mode differential driver
KR20110132864A (ko) * 2010-06-03 2011-12-09 삼성전자주식회사 와이드 랜지 주파수 입력에 적합한 위상 보간 회로 및 그에 따른 출력 특성안정화 방법
US8446184B2 (en) * 2010-08-12 2013-05-21 Broadcom Corporation Mode dependent driving of the center tap in ethernet communications
US8415986B2 (en) 2010-12-28 2013-04-09 Texas Instruments Incorporated Voltage-mode driver with pre-emphasis
JP5653787B2 (ja) 2011-02-10 2015-01-14 オリンパス株式会社 接続構造及び接続方法
TWI430598B (zh) * 2011-04-07 2014-03-11 Ralink Technology Corp 電流模式傳輸線驅動器
US8564326B2 (en) * 2011-05-24 2013-10-22 Advanced Micro Devices, Inc. Circuit and method to control slew rate of a current-mode logic output driver
US8587339B2 (en) * 2011-06-06 2013-11-19 Pmc-Sierra Us, Inc. Multi-mode driver with multiple transmitter types and method therefor
US9071243B2 (en) * 2011-06-30 2015-06-30 Silicon Image, Inc. Single ended configurable multi-mode driver
US20130057319A1 (en) * 2011-09-06 2013-03-07 Xin Liu Method and circuit for precisely controlling amplitude of current-mode logic output driver for high-speed serial interface
US8604829B2 (en) * 2011-09-07 2013-12-10 Advanced Micro Devices, Inc. Low-power wide-tuning range common-mode driver for serial interface transmitters
US8497707B2 (en) 2011-09-07 2013-07-30 Advanced Micro Devices, Inc. Transmitter equalization method and circuit using unit-size and fractional-size subdrivers in output driver for high-speed serial interface
US8760189B2 (en) * 2011-09-29 2014-06-24 Qualcomm Incorporated Apparatus to implement symmetric single-ended termination in differential voltage-mode drivers
JP2013098599A (ja) * 2011-10-28 2013-05-20 Advantest Corp ドライバ回路および試験装置
WO2013089773A1 (en) * 2011-12-16 2013-06-20 Intel Corporation Low voltage transmitter with variable output swing
US8564352B2 (en) * 2012-02-10 2013-10-22 International Business Machines Corporation High-resolution phase interpolators
TW201351880A (zh) * 2012-06-13 2013-12-16 Novatek Microelectronics Corp 預驅動器及其差動訊號傳輸器
US9054578B2 (en) * 2012-06-20 2015-06-09 Mosys, Inc. Hybrid driver including a turbo mode
US8836381B2 (en) * 2012-06-20 2014-09-16 Mosys, Inc. Pseudo-supply hybrid driver
JP5792690B2 (ja) * 2012-07-26 2015-10-14 株式会社東芝 差動出力回路および半導体集積回路
US8854134B2 (en) * 2012-08-30 2014-10-07 Infineon Technologies Ag Chip card
US8847628B1 (en) * 2012-09-29 2014-09-30 Integrated Device Technology Inc. Current mode logic circuits with automatic sink current adjustment
US8928365B2 (en) * 2012-10-23 2015-01-06 Qualcomm Incorporated Methods and devices for matching transmission line characteristics using stacked metal oxide semiconductor (MOS) transistors
US9024665B2 (en) * 2013-03-13 2015-05-05 Intel Corporation Transmitter with voltage and current mode drivers
US8994399B2 (en) * 2013-04-29 2015-03-31 Broadcom Corporation Transmission line driver with output swing control
US9312846B2 (en) * 2013-07-16 2016-04-12 Mediatek Inc. Driver circuit for signal transmission and control method of driver circuit
US9065464B2 (en) * 2013-09-24 2015-06-23 Broadcom Corporation Phase adjustment scheme for time-interleaved ADCS

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1511315A (zh) * 2001-05-25 2004-07-07 �����ɷ� 具内部可规划工作电阻之写入输出驱动器
US6812733B1 (en) * 2002-08-02 2004-11-02 Pmc-Sierra, Inc. High-efficiency mixed voltage/current mode output driver

Also Published As

Publication number Publication date
CN106233627A (zh) 2016-12-14
US20150304134A1 (en) 2015-10-22
EP3134969B1 (en) 2019-11-06
US9264263B2 (en) 2016-02-16
JP2017514393A (ja) 2017-06-01
BR112016024452A2 (pt) 2017-08-15
KR101759340B1 (ko) 2017-07-18
KR20160127141A (ko) 2016-11-02
WO2015163986A1 (en) 2015-10-29
EP3134969A1 (en) 2017-03-01
BR112016024452B1 (pt) 2022-09-20
JP6250839B2 (ja) 2017-12-20

Similar Documents

Publication Publication Date Title
CN106233627B (zh) 带有偏斜校正的serdes电压模式驱动器
TWI593232B (zh) 單端可建置式多模式驅動器
JP4267655B2 (ja) 電子回路、該電子回路として構成された差分送信機、及び、自己直列終端送信機を形成する方法（振幅制御、プリ・エンファシス制御及びスルー・レート制御のためのセグメント化と振幅精度及び高電圧保護のための電圧調整とを有する自己直列終端シリアル・リンク送信機）
US7733128B2 (en) Transmitting apparatus
CN105282063B (zh) 用于预测判决反馈均衡的***和显示器
JP2007124644A5 (zh)
CN103294095B (zh) 具有电流增压器的电压模式驱动器(vmdcb)
US8198912B1 (en) Driver circuit correction arm decoupling resistance in steady state mode
CN109565278A (zh) 电压模式驱动器的阻抗和摆幅控制
TW201517569A (zh) 用於預測性決策回饋等化器之本體偏壓式截剪器設計
US9178418B2 (en) Pre-emphasis circuit
EP3228007A1 (en) An electronic latch, a method for an electronic latch, a frequency division by two and a 4-phase generator
US7459980B2 (en) Apparatus for receiver equalization
KR101160410B1 (ko) 드라이버 콤퍼레이터 회로 및 이를 이용한 시험 장치
US11637553B2 (en) Circuit device aging assessment and compensation
US20120153975A1 (en) Driver circuit
CN117691991B (zh) 一种芯片输出驱动电路
Tang et al. A 28 Gb/s 2-tap FFE source-series-terminated transmitter in 22 nm CMOS FDSOI
TW200814527A (en) Differential signalling circuit including passive common mode feedback circuit
CN201322802Y (zh) 空间遥感ccd相机抗弥散控制电路
CN110022275A (zh) 发送电路及该发送电路的控制方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant