CN106206724B - 一种高频水平双扩散氧化物半导体器件及其制作方法 - Google Patents
一种高频水平双扩散氧化物半导体器件及其制作方法 Download PDFInfo
- Publication number
- CN106206724B CN106206724B CN201510233171.3A CN201510233171A CN106206724B CN 106206724 B CN106206724 B CN 106206724B CN 201510233171 A CN201510233171 A CN 201510233171A CN 106206724 B CN106206724 B CN 106206724B
- Authority
- CN
- China
- Prior art keywords
- groove
- area
- oxide
- pad oxide
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
本发明涉及一种高频水平双扩散氧化物半导体器件及其制造方法,所述方法包括:在外延层上表面生成第一预设厚度的垫氧化层;在所述垫氧化层上的第一预设区域定义下沉区域,并在所述下沉区域的垫氧化层上形成预设深度的凹槽,所述凹槽的底部位于所述氧化层中;在所述凹槽中进行下沉区离子注入,形成下沉区;在所述垫氧化层上表面沉积氮化硅,然后以所述凹槽为对准标记定义有源区并制备有源区。本发明通过在外延层上形成一层较厚的氧化层,在氧化层上通过刻蚀形成凹槽,并将凹槽作为形成下沉层的对准标记,从而避免了传统工艺中的离子注入区形成断层,降低了器件的导通电阻,并且避免了产生晶格缺陷。
Description
技术领域
本发明涉及半导体器件技术领域,尤其是涉及一种高频水平双扩散氧化物半导体器件及其制作方法。
背景技术
高频水平双扩散金属氧化物半导体(RF LDMOS)广泛应用于手机基站、广播电视和雷达等领域。如图1所示,现有的N型RF LDMOS的工艺一般包括在P型外延层20上制备P下沉层30、源层50、多晶硅层60、体区层70、漂移层80、漏层90以及P+注入层40等。RF LDMOS器件的工作原理是,下沉层30通过P+注入层40与源层50相连接,P+注入层40和源层又通过接触孔的金属短接。多晶硅层60下的沟道形成后,电流就可以从漏层90流到源层50,然后通过接触孔的金属流到P+注入区,然后通过P下沉区流到背面的源端。
RF LDMOS器件的传统制作方法,一般在裸露的硅表面上先做下沉层光刻定义,然后进行硅刻蚀,形成对准标记,提供给后续的有源层、多晶硅层对准使用。这种方法的缺点在于,下沉层的硅刻蚀,会在硅表面形成一个凹槽100,这个凹槽100在后续的P+注入时会形成P+区断面,如图1所述的P+注入区,位于下沉区的P+注入区与位于体区上方的P+注入区形成一个断面,这个断面使得下沉区不能很好的连结到源层50附近的P+注入区40上。而这个断面的形成,是由于在定义下沉区30时,使用了硅刻蚀形成凹槽100作为对准标记。尽管下沉离子驱入会减少这种影响,但是仍然存在风险。这种风险使得器件的导通电阻变的不稳定,且有偏大的趋势。
发明内容
基于上述问题,本发明提供一种高频水平双扩散氧化物半导体器件及其制作方法,通过在外延层上形成一层较厚的氧化层,在氧化层上通过刻蚀形成凹槽,并将凹槽作为形成下沉层的对准标记,从而避免可传统工艺中的离子注入区形成断层,降低了器件的导通电阻,并且避免了产生晶格缺陷。
根据本发明的一个方面,提供一种高频水平双扩散氧化物半导体器件的制造方法,所述方法包括:
在外延层上表面生成第一预设厚度的垫氧化层;
在所述垫氧化层上的第一预设区域定义下沉区域,并在所述下沉区域的垫氧化层上形成预设深度的凹槽,所述凹槽的底部位于所述氧化层中;
在所述凹槽中进行下沉区离子注入,形成下沉区;
在所述垫氧化层上表面沉积氮化硅,然后以所述凹槽为对准标记定义有源区并制备有源区。
其中,所述在外延层上表面生成第一预设厚度的垫氧化层,具体包括:
通过热氧化所述外延层的上表面在所述外延层的上表面形成所述第一预设厚度的垫氧化层;或
用化学气相沉积工艺在所述外延层的上表面沉积所述第一预设厚度的垫氧化层。
其中,所述垫氧化层的厚度为1500~2000埃。
其中,在所述下沉区域的垫氧化层上形成预设深度的凹槽,具体包括:
以光阻作为掩膜,利用干法刻蚀所述下沉区域的垫氧化层,形成所述预设深度的凹槽。
其中,所述凹槽的深度大于800埃,所述凹槽底部的垫氧化层的厚度为200~500埃。
其中,在所述凹槽中进行下沉区离子注入,形成下沉区,具体包括:
在所述凹槽使用第一离子进行下沉区离子注入,然后去除光阻,高温驱入使得所述第一离子与所述衬底充分接触,形成下沉区。
其中,所述制备有源区,具体包括:
去除所述有源区之外的区域的氮化硅;
在所述有源区之外的区域生成第二预设厚度的场氧化层;
去除所述有源区的氮化硅和垫氧化层;
在所述有源区的上表面生成栅氧化层;
分别在所述外延层中制备栅区、漏区、源区、漂移区、体区以及离子注入区,所述离子注入区中注入的离子为与所述下沉区相同类型但不同浓度的第二离子。
其中,所述场氧化层的厚度为5000~30000埃。
其中,所述场氧化层通过湿法氧化生成。
根据本发明的另一个方面,提供一种高频水平双扩散金属氧化物半导体器件,其特征在于,所述半导体器件由上述方法制成。
本发明所述的一种高频水平双扩散氧化物半导体器件及其制作方法,在外延层上形成一层较厚的氧化层,然后通过下沉层的光刻定义,并刻蚀部分氧化层形成凹槽作为形成下沉层的对准标记,从而避免了传统工艺中在外延层上形成凹槽而造成的离子注入区的断层,并使离子注入区与下沉区可以更好地相连接,有效地降低了器件的导通电阻,另外,由于该方法中没有刻蚀硅,因此避免了刻蚀硅中容易产生的晶格缺陷。进一步地,该方法工艺简单,操作性强,能够提高制作效率。
附图说明
通过参考附图会更加清楚的理解本发明的特征和优点,附图是示意性的而不应理解为对本发明进行任何限制,在附图中:
图1示出了现有的N型RF LDMOS器件的结构示意图。
图2示出了本发明的制造RF LDMOS器件的方法的流程图。
图3到图12示出了本发明一个实施例的RF LDMOS器件的制造工艺的截面图。
具体实施方式
下面将结合附图对本发明的实施例进行详细描述。
图2示出了本发明的制造RF LDMOS器件的方法的流程图。
参照图2,本发明的制造RF LDMOS器件的方法的具体过程如下:
S1、在外延层上表面生成第一预设厚度的垫氧化层;
本实施例的垫氧化层是通过热氧化所述外延层的上表面在所述外延层的上表面形成所述第一预设厚度的垫氧化层;或用化学气相沉积工艺在所述外延层的上表面沉积所述第一预设厚度的垫氧化层,并且生成的垫氧化层的厚度为1500~2000埃。
S2、在所述垫氧化层上的第一预设区域定义下沉区域,并在所述下沉区域的垫氧化层上形成预设深度的凹槽,所述凹槽的底部位于所述氧化层中;
在这一步骤中,在定义下沉区域后,用光阻作为掩膜,使用干法刻蚀下沉区域的垫氧化层,形成具有预设深度的凹槽。
本实施例中凹槽的深度需保证台阶够大以利于后续光刻下沉区时的对准,又要保证留有足够的氧化层,作为下步下沉区离子注入的保护层。一般的,剩余的氧化层厚度在200~500埃之间才足以作为注入的保护层,刻蚀掉的厚度至少在800埃以上才可以用于后续光刻层的对准。刻蚀氧化层所使用的气体分别是C2F620毫升/分钟,氩气80毫升/分钟,CHF340毫升/分钟,功率230W,磁场40G,压强200mt。此步的目的是形成后续光刻的对准台阶,并且保留部分氧化层作为后续下沉层离子注入的保护层。
S3、在所述凹槽中进行下沉区离子注入,形成下沉区;
具体地,在所述凹槽使用第一离子进行下沉区离子注入,然后去除光阻,高温驱入使得所述第一离子与所述衬底充分接触,形成下沉区。
S4、在所述垫氧化层上表面沉积氮化硅,然后以所述凹槽为对准标记定义有源区并制备有源区。
本实施例中沉积的氮化硅的厚度在1500~3000埃之间。然后定义有源区,所述有源区的光刻工艺中,用凹槽作为对准标记进行对准。
在上述过程中,有源区的结构的制备工艺与现有的方法中的工艺相同,即具体过程如下:
去除所述有源区之外的区域的氮化硅;
在所述有源区之外的区域生成第二预设厚度的场氧化层;
在本实施例中,使用湿法氧化的方法生长场氧化层,场氧化层的厚度在5000~30000埃之间。
去除所述有源区的氮化硅和垫氧化层;一般地,用温度170度,浓度为85%的浓磷酸去除氮化硅,用氢氟酸剥除垫氧化层。
在所述有源区的上表面生成栅氧化层;
分别在所述外延层中制备漏区、栅区、源区、漂移区、体区以及离子注入区,所述离子注入区中注入的离子为与所述下沉区相同类型但不同浓度的第二离子。
上述过程完成后,进行后段工艺,如孔层形成,表面金属连线等等,在此不再详述。
在上述方法的实施例中,根据可替代的实施方案也可以执行其他顺序的步骤。例如,本发明的替代实施方案可以以不同次序执行以上概述的步骤。此外,上述方法中单独步骤可以包括以各种次序进行的多个子步骤,只要适合于单独步骤即可。此外,根据特定的应用可以添加或去除附加的步骤。本领域技术人员之一将认识到许多变化方案、修改方案和替代方案。
下面通过具体实施例详细描述本发明的RF LDMOS器件的制作工艺过程。本实施例以N型RF LDMOS器件的制造为例进行描述。
图3到图12示出了本发明一个实施例的RF LDMOS器件的制造工艺的截面图。
参照图3,在制备P型衬底10和P型外延20后,在P型外延层20上制备垫氧化层101,本实施例的垫氧化层101可以用热氧化工艺,通入氧气,让氧气和外延层表面发生反应生成二氧化硅层,具体温度在900~1100度之间。另外也可以用化学气相沉积工艺,沉积一层氧化层,温度在600~800度之间。垫氧化层101的厚度在1500~2000埃之间。这个厚度不宜过厚,否则在后续的场氧化层生长后会形成较长的鸟嘴。这个厚度也不宜过薄,否则在后续的刻蚀中形成的氧化层台阶过小,不利于后续的光刻层次对准。
然后如图4所示,在垫氧化层上的第一预设区域定义下沉区域,并以光阻102为掩膜,在垫氧化层上刻蚀具有预设深度的凹槽。
本实施例中,凹槽底部的垫氧化层厚度在200~500埃之间才足以作为注入的保护层,刻蚀掉的厚度即凹槽的深度至少在800埃以上才可以用于后续光刻层的对准。
在凹槽区域使用第一离子进行下沉离子注入,然后去掉光阻100,高温驱入使得第一离子与衬底10充分接触,形成下沉区30,如图5所示。
然后在垫氧化层101上沉积氮化硅103,并定义有源区,如图6所示。本实施例中,将定义的有源区使用第二光阻层104作为掩膜覆盖,另外,由于在下沉区域上具有凹槽,因此,在生成的氮氧化103上同样具有凹槽,从而可以作为定义有源区时的对准标记进行有源区的定义。
基于上述的有源区定义,在有源区中制备如栅氧化层、多晶硅层、体区、漂移区、源区、漏区以及离子注入区等结构。
在本实施例中,制备有源区结构具体包括:
去除有源区之外的区域的氮化硅,然后去除第二光阻层104,如图7所示;
然后在去除氮化硅的区域生成第二预设厚度的场氧化层105,本实施例中使用湿法氧化的方法生长场氧化层105,场氧化层105的厚度在5000~30000埃之间。之后去除有源区上的氮化硅层103和垫氧化层101,如图8所示。
如图9所示,在有源区的上表面生成栅氧化层106,并沉积多晶硅形成栅区60。
在有源区的外延层中的第三预设区域定义体区70并注入体区离子,然后做体区离子驱入,形成体区70,如图是10所示。
然后定义漂移区80和漂移区离子注入,定义源区50和源区离子注入,定义漏区90和漏区离子注入,如图11所示。
然后定义P+注入区40,做P+区离子注入,由于避免了传统工艺中的硅凹槽,所以P+注入区就没有断层,如图12所示。
在完成上述刻蚀和注入工艺后,进行如孔层形成,表面金属连线等工艺,在此不再详述。
本实施例中是以N型RF LDMOS器件为例进行描述,但是P型RF LDMOS同时适用于本发明的制作方法。
本发明所述的一种高频水平双扩散氧化物半导体器件及其制作方法,在外延层上形成一层较厚的氧化层,然后通过下沉层的光刻定义,并刻蚀部分氧化层形成凹槽作为形成下沉层的对准标记,从而避免了传统工艺中在外延层上形成凹槽而造成的离子注入区的断层,并使离子注入区与下沉区可以更好地相连接,有效地降低了器件的导通电阻,另外,由于该方法中没有刻蚀硅,因此避免了刻蚀硅中容易产生的晶格缺陷。进一步地,该方法工艺简单,操作性强,能够提高制作效率。
虽然结合附图描述了本发明的实施方式,但是本领域技术人员可以在不脱离本发明的精神和范围的情况下做出各种修改和变型,这样的修改和变型均落入由所附权利要求所限定的范围之内。
Claims (10)
1.一种高频水平双扩散氧化物半导体器件的制造方法,其特征在于,所述方法包括:
在外延层上表面生成第一预设厚度的垫氧化层;
在所述垫氧化层上的第一预设区域定义下沉区域,并在所述下沉区域的垫氧化层上形成预设深度的凹槽,所述凹槽的底部位于所述垫氧化层中;
在所述凹槽中进行下沉区离子注入,形成下沉区;
在所述垫氧化层上表面沉积氮化硅,所述氮化硅上同样具有凹槽,然后以所述氮化硅上的凹槽为对准标记定义有源区并制备有源区。
2.根据权利要求1所述的制造方法,其特征在于,所述在外延层上表面生成第一预设厚度的垫氧化层,具体包括:
通过热氧化所述外延层的上表面在所述外延层的上表面形成所述第一预设厚度的垫氧化层;或
用化学气相沉积工艺在所述外延层的上表面沉积所述第一预设厚度的垫氧化层。
3.根据权利要求1所述的制造方法,其特征在于,所述垫氧化层的厚度为1500~2000埃。
4.根据权利要求1所述的制造方法,其特征在于,在所述下沉区域的垫氧化层上形成预设深度的凹槽,具体包括:
以光阻作为掩膜,利用干法刻蚀所述下沉区域的垫氧化层,形成所述预设深度的凹槽。
5.根据权利要求4所述的制造方法,其特征在于,所述凹槽的深度大于800埃,所述凹槽底部的垫氧化层的厚度为200~500埃。
6.根据权利要求4所述的制造方法,其特征在于,在所述凹槽中进行下沉区离子注入,形成下沉区,具体包括:
在所述凹槽使用第一离子进行下沉区离子注入,然后去除光阻,高温驱入使得所述第一离子与衬底充分接触,形成下沉区。
7.根据权利要求1所述的制造方法,其特征在于,所述制备有源区,具体包括:
去除所述有源区之外的区域的氮化硅;
在所述有源区之外的区域生成第二预设厚度的场氧化层;
去除所述有源区的氮化硅和垫氧化层;
在所述有源区的上表面生成栅氧化层;
分别在所述外延层中制备栅区、漏区、源区、漂移区、体区以及离子注入区,所述离子注入区中注入的离子为与所述下沉区相同类型但不同浓度的第二离子。
8.根据权利要求7所述的制造方法,其特征在于,所述场氧化层的厚度为5000~30000埃。
9.根据权利要求7所述的制造方法,其特征在于,所述场氧化层通过湿法氧化生成。
10.一种高频水平双扩散金属氧化物半导体器件,其特征在于,由权利要求1-9任一项所述的方法制成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510233171.3A CN106206724B (zh) | 2015-05-08 | 2015-05-08 | 一种高频水平双扩散氧化物半导体器件及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510233171.3A CN106206724B (zh) | 2015-05-08 | 2015-05-08 | 一种高频水平双扩散氧化物半导体器件及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106206724A CN106206724A (zh) | 2016-12-07 |
CN106206724B true CN106206724B (zh) | 2019-08-06 |
Family
ID=57460216
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510233171.3A Active CN106206724B (zh) | 2015-05-08 | 2015-05-08 | 一种高频水平双扩散氧化物半导体器件及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106206724B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112366200B (zh) * | 2020-11-23 | 2022-08-16 | 华虹半导体(无锡)有限公司 | 对准工艺方法 |
CN114927465B (zh) * | 2022-07-19 | 2022-11-04 | 合肥晶合集成电路股份有限公司 | 半导体器件及其制作方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5155563A (en) * | 1991-03-18 | 1992-10-13 | Motorola, Inc. | Semiconductor device having low source inductance |
CN103035610A (zh) * | 2012-06-08 | 2013-04-10 | 上海华虹Nec电子有限公司 | Rfldmos中连接阱和基板的电连接结构及制造方法 |
CN104269437A (zh) * | 2014-09-10 | 2015-01-07 | 上海联星电子有限公司 | 一种具有双层屏蔽环的ldmos器件及其制备方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007273920A (ja) * | 2006-03-31 | 2007-10-18 | Eudyna Devices Inc | 半導体装置およびその製造方法 |
US8680615B2 (en) * | 2011-12-13 | 2014-03-25 | Freescale Semiconductor, Inc. | Customized shield plate for a field effect transistor |
-
2015
- 2015-05-08 CN CN201510233171.3A patent/CN106206724B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5155563A (en) * | 1991-03-18 | 1992-10-13 | Motorola, Inc. | Semiconductor device having low source inductance |
CN103035610A (zh) * | 2012-06-08 | 2013-04-10 | 上海华虹Nec电子有限公司 | Rfldmos中连接阱和基板的电连接结构及制造方法 |
CN104269437A (zh) * | 2014-09-10 | 2015-01-07 | 上海联星电子有限公司 | 一种具有双层屏蔽环的ldmos器件及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN106206724A (zh) | 2016-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8461632B2 (en) | SiC semiconductor device and method of manufacturing the same | |
CN109216175A (zh) | 半导体器件的栅极结构及其制造方法 | |
US7524726B2 (en) | Method for fabricating a semiconductor device | |
US8748975B2 (en) | Switching element and manufacturing method thereof | |
TWI492383B (zh) | 圓形溝槽電晶體及其製造方法以及使用圓形溝槽電晶體之功率轉換系統 | |
TWI480951B (zh) | 用於半導體元件之寬溝渠終端結構 | |
JP2009188221A (ja) | 炭化珪素半導体基板のトレンチエッチング方法 | |
KR20130139738A (ko) | 탄화규소 반도체 장치의 제조방법 | |
CN104919594B (zh) | 制造半导体器件的方法 | |
CN107039268A (zh) | 碳化硅半导体装置及碳化硅半导体装置的制造方法 | |
TW201133641A (en) | Method for forming a thick bottom oxide (TBO) in a trench MOSFET | |
CN106206724B (zh) | 一种高频水平双扩散氧化物半导体器件及其制作方法 | |
CN105810583B (zh) | 横向绝缘栅双极型晶体管的制造方法 | |
CN104835739B (zh) | 功率晶体管的制造方法和功率晶体管 | |
CN108735795B (zh) | (0001)面外延的六方相SiC晶圆、UMOSFET器件及其制作方法 | |
CN108231886B (zh) | 制造半导体器件的方法以及半导体器件 | |
TWI460823B (zh) | 製造溝槽式金屬氧化物半導體場效電晶體的方法 | |
CN112103185B (zh) | 一种沟槽mosfet的制造方法及结构 | |
CN109273529A (zh) | Mos型功率器件及其制备方法 | |
CN106206311B (zh) | 一种高频水平双扩散氧化物半导体器件及其制作方法 | |
CN106158653B (zh) | 平面型vdmos的制作方法 | |
CN109216173B (zh) | 半导体器件的栅极结构及其制造方法 | |
CN105225957B (zh) | 沟槽型功率器件制作方法和沟槽型功率器件 | |
CN106298533A (zh) | 半导体器件的制造方法和半导体器件 | |
CN112713186A (zh) | 一种半导体终端结构及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20220727 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, fangzheng building, 298 Fu Cheng Road, Beijing, Haidian District Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |
|
TR01 | Transfer of patent right |