CN106206599A - 多次可编程存储器 - Google Patents

多次可编程存储器 Download PDF

Info

Publication number
CN106206599A
CN106206599A CN201610621800.4A CN201610621800A CN106206599A CN 106206599 A CN106206599 A CN 106206599A CN 201610621800 A CN201610621800 A CN 201610621800A CN 106206599 A CN106206599 A CN 106206599A
Authority
CN
China
Prior art keywords
pipe
erasing
well
trap
drain region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610621800.4A
Other languages
English (en)
Inventor
武洁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201610621800.4A priority Critical patent/CN106206599A/zh
Publication of CN106206599A publication Critical patent/CN106206599A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种多次可编程存储器，包括：选择管和存储管都为PMOS管并形成于N阱中，擦除管为NMOS管并形成于P阱中；擦除管的多晶硅栅由存储管的多晶硅栅延伸形成且为浮空栅极；在P阱表面形成有由N+区组成的源区和漏区以及由P+区组成的P阱引出区；擦除管的源区、漏区和P阱引出区都连接到电荷擦除端电极；擦除时，电荷擦除端电极连接的擦除电压连接到擦除管的源区和漏区并通过P阱引出区连接到所述P阱的沟道区，从而能使增加擦除面积并提高擦除效率；擦除管的P阱形成于深N阱，深N阱使P阱和P型衬底隔离，消除P型衬底的接地电压对擦除管的P阱加正的擦除电压的限制。本发明能提高浮空栅极的电荷擦除效率。

Description

多次可编程存储器
技术领域
本发明涉及一种半导体集成电路，特别是涉及一种多次可编程(Multi-TimeProgrammable，MTP)存储器。
背景技术
如图1所示，是现有多次可编程存储器的结构示意图；现有多次可编程存储器包括：选择管201、存储管202和擦除管203。
在P型衬底如P型硅衬底101的表面上分别形成有P阱(Pwell)102和N阱(Nwell)103，所述选择管201和所述存储管202为PMOS管并形成于同一N阱103中，所述擦除管203为NMOS管并形成于P阱102中。
在N阱103的表面形成有多个P+区104a、104b和104c，所述选择管201的源区由P+区104a组成，所述选择管201的漏区由P+区104b组成，所述存储管202的源区由P+区104c组成，所述存储管202的漏区由P+区104b组成，也即所述存储管202的漏区和所述选择管201的漏区共用。
在P阱102的表面形成有多个N+区105a和105b，擦除管203的源区由N+区105a和105b中的一个组成，擦除管203的漏区由N+区105a和105b中的另一个组成。
所述选择管201的多晶硅栅106连接到选择栅极(SG)，所述擦除管203的多晶硅栅107b由所述存储管202的多晶硅栅107a延伸到擦除管203的区域形成，也即多晶硅栅107a和107b呈一个整体结构，所述存储管202的多晶硅栅107a不和任何电极连接呈浮空结构并称为浮空栅极(Floating Gate，FG)，FG也可翻译成浮置栅极。
所述选择管201的源区104a连接源极(SL)，所述存储管202的源区104c连接位线(BL)，所述擦除管203的源区和漏区连接在一起即N+区105a和105b连接在一起并连接到电荷擦除端电极(EG)。
多次可编程存储器在对浮空栅极进行擦除时，需要在EG上加擦除电压，擦除电压为正的高电压，能使存储在浮空栅极上的电子被擦除，擦除的原理可以为通过FN隧穿的方法从多晶硅栅107b中穿过多晶硅栅107b底部的栅氧化层进入到多晶硅栅107b底部的硅中。
图1所示的结构中，需要保证P阱102和P型衬底101的电位始终为零，故和电荷擦除端电极相连的区域只能为N+区105a和105b，不能为其它P+区；而P阱102也只能接地电位；P阱102接地电位会使器件应用电压受地电位限制，电荷擦除效率不高。
发明内容
本发明所要解决的技术问题是提供一种多次可编程存储器，能提高浮空栅极的电荷擦除效率。
为解决上述技术问题，本发明提供的多次可编程存储器包括：选择管、存储管和擦除管，所述选择管为PMOS管并形成于N阱中，所述存储管为PMOS管并形成于N阱中，所述擦除管为NMOS管并形成于P阱中。
所述擦除管的多晶硅栅由所述存储管的多晶硅栅延伸到所述擦除管的区域形成，所述存储管的多晶硅栅为不和外部电极连接的浮空栅极。
在所述擦除管的P阱表面形成有由N+区组成的源区和漏区，所述擦除管的源区和漏区分别位于多晶硅栅的两侧，位于所述擦除管的源区和漏区之间且被所述擦除管的多晶硅栅覆盖的所述P阱为沟道区，所述沟道区的表面用于沟道；在所述擦除管的P阱表面还形成有由P+区组成的P阱引出区。
所述擦除管的源区、漏区和所述P阱引出区都连接到电荷擦除端电极；在对所述浮空栅极进行擦除时，所述电荷擦除端电极连接正的擦除电压，所述擦除电压连接到所述擦除管的源区和漏区并通过所述P阱引出区连接到所述P阱的沟道区，从而能使对所述浮空栅极的擦除面积增加并提高擦除效率。
所述擦除管的P阱形成于深N阱，所述深N阱形成于P型衬底中，通过所述深N阱在所述擦除管的P阱和P型衬底之间隔离，使在所述擦除管的P阱加擦除电压时不对所述P型衬底产生影响，消除所述P型衬底的接地电压对所述擦除管的P阱加正的擦除电压的限制。
进一步的改进是，所述选择管的N阱、所述存储管的N阱和所述擦除管的P阱都形成于同一个所述深N阱。
进一步的改进是，所述选择管的N阱和所述存储管的N阱为同一N阱。
进一步的改进是，在所述选择管的源区和漏区都由形成于所述N阱表面的P+区组成，所述存储管的源区和漏区都由形成于所述N阱表面的P+区组成，所述选择管的源区连接到源极，所述存储管的源区连接到位线，所述选择管的漏区和所述存储管的漏区共用。
所述选择管的多晶硅栅位于所述N阱的顶部且位于所述选择管的源区和漏区之间，所述选择管的多晶硅栅连接到选择栅极。
所述存储管的多晶硅栅位于所述N阱的顶部且位于所述存储管的源区和漏区之间。
进一步的改进是，所述P型衬底为P型硅衬底。
本发明结合在擦除管的P阱中形成P+区组成的P阱引出区以及通过深N阱将P阱和P型衬底隔离，能够使得P阱的电位独立于P型衬底的电位要求，这样本发明实现了将P阱引出区和源区和漏区一起连接到电荷擦除端电极，这样在电荷擦除端电极连接正的擦除电压进行擦除时，擦除电压不仅能够连接到源区和漏区，还能连接到由P阱组成的沟道区，能使对浮空栅极的擦除面积增加并提高擦除效率。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有多次可编程存储器的结构示意图；
图2是本发明实施例多次可编程存储器的结构示意图。
具体实施方式
如图2所示，是本发明实施例多次可编程存储器的结构示意图，本发明实施例多次可编程存储器包括：选择管301、存储管302和擦除管303，所述选择管301为PMOS管并形成于N阱，所述存储管302为PMOS管并形成于N阱中，所述擦除管303为NMOS管并形成于P阱3中。
本发明实施例中，所述选择管301的N阱和所述存储管302的N阱为同一N阱4。所述N阱4和所述P阱3都形成于同一个所述深N阱2。所述深N阱2形成于P型衬底如P型硅衬底1中，P型衬底1也能为其它半导体衬底。
所述擦除管303的多晶硅栅8b由所述存储管302的多晶硅栅8a延伸到所述擦除管303的区域形成，所述存储管302的多晶硅栅8a为不和外部电极连接的浮空栅极。也即多晶硅栅8a和8b在整体上为同一个多晶硅栅即浮空栅极。
在所述擦除管303的P阱3表面形成有由N+区组成的源区6a和漏区6b，源区6a和漏区6b为对称结构两者可以对调为源区6b和漏区6a。所述擦除管303的源区6a和漏区6b分别位于多晶硅栅8b的两侧，位于所述擦除管303的源区6a和漏区6b之间且被所述擦除管303的多晶硅栅8b覆盖的所述P阱3为沟道区，所述沟道区的表面用于沟道,在多晶硅栅8b和所述沟道区之间还形成有栅介质层如栅氧化层；在所述擦除管303的P阱3表面还形成有由P+区组成的P阱引出区5d。
所述擦除管303的源区6a、漏区6b和所述P阱引出区5d都连接到电荷擦除端电极；在对所述浮空栅极进行擦除时，所述电荷擦除端电极连接正的擦除电压，所述擦除电压连接到所述擦除管303的源区和漏区并通过所述P阱引出区5d连接到所述P阱3的沟道区，从而能使对所述浮空栅极的擦除面积增加并提高擦除效率。
通过所述深N阱2在所述擦除管303的P阱3和P型衬底1之间隔离，使在所述擦除管303的P阱3加擦除电压时不对所述P型衬底1产生影响，消除所述P型衬底1的接地电压对所述擦除管303的P阱3加正的擦除电压的限制。
在所述选择管301的源区5a和漏区5b都由形成于所述N阱4表面的P+区组成，所述存储管302的源区5c和漏区5b都由形成于所述N阱4表面的P+区组成，所述选择管301的源区5a连接到源极，所述存储管302的源区5c连接到位线，所述选择管301的漏区5b和所述存储管302的漏区5b共用即为同一个P+区5b。
所述选择管301的多晶硅栅7位于所述N阱4的顶部且位于所述选择管301的源区5a和漏区5b之间，所述选择管301的多晶硅栅7连接到选择栅极，在多晶硅栅7和底部的N阱4之间还形成有栅介质层如栅氧化层。
所述存储管302的多晶硅栅8a位于所述N阱4的顶部且位于所述存储管302的源区5c和漏区5b之间，在多晶硅栅8a和底部的N阱4之间还形成有栅介质层如栅氧化层。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (5)

1.一种多次可编程存储器,其特征在于，包括：选择管、存储管和擦除管，所述选择管为PMOS管并形成于N阱中，所述存储管为PMOS管并形成于N阱中，所述擦除管为NMOS管并形成于P阱中；
所述擦除管的多晶硅栅由所述存储管的多晶硅栅延伸到所述擦除管的区域形成，所述存储管的多晶硅栅为不和外部电极连接的浮空栅极；
在所述擦除管的P阱表面形成有由N+区组成的源区和漏区，所述擦除管的源区和漏区分别位于多晶硅栅的两侧，位于所述擦除管的源区和漏区之间且被所述擦除管的多晶硅栅覆盖的所述P阱为沟道区，所述沟道区的表面用于沟道；在所述擦除管的P阱表面还形成有由P+区组成的P阱引出区；
所述擦除管的源区、漏区和所述P阱引出区都连接到电荷擦除端电极；在对所述浮空栅极进行擦除时，所述电荷擦除端电极连接正的擦除电压，所述擦除电压连接到所述擦除管的源区和漏区并通过所述P阱引出区连接到所述P阱的沟道区，从而能使对所述浮空栅极的擦除面积增加并提高擦除效率；
所述擦除管的P阱形成于深N阱，所述深N阱形成于P型衬底中，通过所述深N阱在所述擦除管的P阱和P型衬底之间隔离，使在所述擦除管的P阱加擦除电压时不对所述P型衬底产生影响，消除所述P型衬底的接地电压对所述擦除管的P阱加正的擦除电压的限制。
2.如权利要求1所述的多次可编程存储器,其特征在于：所述选择管的N阱、所述存储管的N阱和所述擦除管的P阱都形成于同一个所述深N阱。
3.如权利要求1或2所述的多次可编程存储器,其特征在于：所述选择管的N阱和所述存储管的N阱为同一N阱。
4.如权利要求3所述的多次可编程存储器,其特征在于：在所述选择管的源区和漏区都由形成于所述N阱表面的P+区组成，所述存储管的源区和漏区都由形成于所述N阱表面的P+区组成，所述选择管的源区连接到源极，所述存储管的源区连接到位线，所述选择管的漏区和所述存储管的漏区共用；
所述选择管的多晶硅栅位于所述N阱的顶部且位于所述选择管的源区和漏区之间，所述选择管的多晶硅栅连接到选择栅极；
所述存储管的多晶硅栅位于所述N阱的顶部且位于所述存储管的源区和漏区之间。
5.如权利要求1所述的多次可编程存储器,其特征在于：所述P型衬底为P型硅衬底。
CN201610621800.4A 2016-08-01 2016-08-01 多次可编程存储器 Pending CN106206599A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610621800.4A CN106206599A (zh) 2016-08-01 2016-08-01 多次可编程存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610621800.4A CN106206599A (zh) 2016-08-01 2016-08-01 多次可编程存储器

Publications (1)

Publication Number Publication Date
CN106206599A true CN106206599A (zh) 2016-12-07

Family

ID=57496980

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610621800.4A Pending CN106206599A (zh) 2016-08-01 2016-08-01 多次可编程存储器

Country Status (1)

Country Link
CN (1) CN106206599A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107170744A (zh) * 2017-04-28 2017-09-15 中国科学院微电子研究所 一种闪存单元器件及闪存
CN107799526A (zh) * 2017-10-17 2018-03-13 上海华虹宏力半导体制造有限公司 Mtp器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101764135A (zh) * 2008-12-22 2010-06-30 东部高科股份有限公司 单栅极结构的半导体存储器
US7983081B2 (en) * 2008-12-14 2011-07-19 Chip.Memory Technology, Inc. Non-volatile memory apparatus and method with deep N-well
CN104157652A (zh) * 2013-05-14 2014-11-19 力旺电子股份有限公司 具可编程可抹除的单一多晶硅层非挥发性存储器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7983081B2 (en) * 2008-12-14 2011-07-19 Chip.Memory Technology, Inc. Non-volatile memory apparatus and method with deep N-well
CN101764135A (zh) * 2008-12-22 2010-06-30 东部高科股份有限公司 单栅极结构的半导体存储器
CN104157652A (zh) * 2013-05-14 2014-11-19 力旺电子股份有限公司 具可编程可抹除的单一多晶硅层非挥发性存储器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107170744A (zh) * 2017-04-28 2017-09-15 中国科学院微电子研究所 一种闪存单元器件及闪存
CN107799526A (zh) * 2017-10-17 2018-03-13 上海华虹宏力半导体制造有限公司 Mtp器件及其制造方法
CN107799526B (zh) * 2017-10-17 2020-04-10 上海华虹宏力半导体制造有限公司 Mtp器件及其制造方法

Similar Documents

Publication Publication Date Title
KR101731202B1 (ko) 자가 정렬 플로팅 게이트 및 소거 게이트를 갖는 비휘발성 메모리 셀, 및 그를 제조하는 방법
CN102683291B (zh) 制造3d非易失性存储器件的方法
CN105720060A (zh) 具有在fdsoi衬底中形成的垂直选择栅极的存储器单元
CN106415851B (zh) 具有自对准的浮栅和擦除栅的非易失性存储器单元及其制造方法
US7851846B2 (en) Non-volatile memory cell with buried select gate, and method of making same
CN102088028B (zh) 闪存存储器单元及其控制方法，存储器阵列及其构造方法
CN100590875C (zh) 多晶硅级连二极管
TWI722742B (zh) 記憶體元件及其製作方法
CN107180833A (zh) 一种抗辐射Sence‑Switch型pFLASH开关单元结构及其制备方法
US9773922B1 (en) Memory device
CN101154666A (zh) 半导体存储器件及其制造方法
CN106104758A (zh) 体/soi混合衬底上的嵌入式存储器器件及制造其的方法
CN110649102B (zh) 可编程可抹除的非挥发性存储器
CN101226923A (zh) 具有场屏蔽的半导体结构以及形成该结构的方法
US6448126B1 (en) Method of forming an embedded memory
CN106206599A (zh) 多次可编程存储器
US5541875A (en) High energy buried layer implant to provide a low resistance p-well in a flash EPROM array
CN107316868A (zh) 一种半导体器件及其制作方法、电子装置
CN104124248B (zh) 一种抬升共源区的nor型闪存单元及其制备方法
US7633115B2 (en) Electrically erasable programmable read only memory (EEPROM) cell
CN104157651B (zh) 具可编程可抹除的单一多晶硅层非挥发性存储器
CN104637796B (zh) 半导体器件制造方法和半导体器件
CN104157652A (zh) 具可编程可抹除的单一多晶硅层非挥发性存储器
CN101958325A (zh) Sonos快闪存储器单元及其形成方法
CN101714560A (zh) Eeprom以及用于制造eeprom的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20161207

WD01 Invention patent application deemed withdrawn after publication