CN106206432A - 阵列基板、阵列基板的制造方法及显示装置 - Google Patents
阵列基板、阵列基板的制造方法及显示装置 Download PDFInfo
- Publication number
- CN106206432A CN106206432A CN201610676827.3A CN201610676827A CN106206432A CN 106206432 A CN106206432 A CN 106206432A CN 201610676827 A CN201610676827 A CN 201610676827A CN 106206432 A CN106206432 A CN 106206432A
- Authority
- CN
- China
- Prior art keywords
- electrode
- underlay substrate
- overlap joint
- transmission region
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 192
- 229910052751 metal Inorganic materials 0.000 claims abstract description 94
- 239000002184 metal Substances 0.000 claims abstract description 94
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 69
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 10
- 230000005540 biological transmission Effects 0.000 claims description 91
- 238000002834 transmittance Methods 0.000 claims description 41
- 238000002161 passivation Methods 0.000 claims description 28
- 230000002093 peripheral effect Effects 0.000 claims description 27
- 239000010408 film Substances 0.000 claims description 22
- 238000004380 ashing Methods 0.000 claims description 14
- 230000005611 electricity Effects 0.000 claims description 5
- 239000003292 glue Substances 0.000 claims description 5
- 238000001259 photo etching Methods 0.000 claims description 5
- 239000010409 thin film Substances 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 238000009413 insulation Methods 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009738 saturating Methods 0.000 description 2
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种阵列基板、阵列基板的制造方法及显示装置，属于显示技术领域。该方法包括：在衬底基板上形成用于连接两个金属层的过孔；采用掩膜板，在形成有该过孔的衬底基板上形成目标电极金属层，使形成该目标电极金属层后，该过孔内填充有光刻胶，从而减小了该衬底基板上过孔的深度，提高了该阵列基板表面的平整度，降低了在阵列基板表面形成配向膜的工序难度。
Description
技术领域
本发明涉及显示技术领域，特别涉及一种阵列基板、阵列基板的制造方法及显示装置。
背景技术
液晶显示面板一般包括阵列基板、彩膜基板以及形成在该阵列基板和彩膜基板之间的液晶层。
相关技术中，为了保证液晶分子能够沿着正确的方向排列，并形成一定的预倾角，需要分别在阵列基板和彩膜基板靠近液晶层的一面形成一层均匀的配向膜。
但是，由于阵列基板上的部分区域需要形成栅极金属层、栅绝缘层、有源层、源漏极金属层等薄膜晶体管图案，其中，栅极金属层包括栅极，源漏极金属层包括源极和漏极。该源极需要通过过孔与像素电极连接，绑定区域(也称为bonding区域)内的栅极需要通过过孔与驱动电路相连，这些过孔使得阵列基板的表面不平整，增大了在阵列基板表面形成配向膜的工序难度，容易出现配向不良。
发明内容
为了解决相关技术中在阵列基板表面形成配向膜时工序难度较大的问题，本发明提供了一种阵列基板、阵列基板的制造方法及显示装置。所述技术方案如下：
第一方面，提供了一种阵列基板的制造方法，所述方法包括：
在衬底基板上形成用于连接两个金属层的过孔；
采用掩膜板，在形成有所述过孔的衬底基板上形成目标电极金属层，使形成所述目标电极金属层后，所述过孔内填充有光刻胶，所述掩膜板包括透明基板，所述透明基板上形成有至少三个透光率不同的透光区域，所述至少三个透光率不同的透光区域包括第一透光区域和第二透光区域；
其中，所述第一透光区域在所述衬底基板上的正投影与所述衬底基板上的绑定区域以及非过孔区域内待形成目标电极金属层的区域重叠，所述第二透光区域在所述衬底基板上的正投影与所述衬底基板上的过孔所在区域重叠。
可选的，所述目标电极金属层包括：公共电极、第一搭接电极和第二搭接电极，其中，所述公共电极和所述第一搭接电极位于所述衬底基板上的显示区域，所述第二搭接电极位于所述衬底基板上的***区域，所述在衬底基板上形成用于连接两个金属层的过孔，包括：
在衬底基板上形成薄膜晶体管TFT和像素电极，所述TFT包括：栅极、源极和漏极；
在形成有TFT和像素电极的衬底基板上形成钝化层；
在形成有所述钝化层的衬底基板上形成第一过孔和第二过孔；
其中，所述第一过孔位于所述衬底基板上的显示区域，所述第二过孔位于所述衬底基板上的***区域，所述第一搭接电极用于通过所述第一过孔连接所述像素电极和所述源极，所述第二搭接电极用于通过所述第二过孔连接所述栅极和所述源极，或者，所述第二搭接电极用于通过所述第二过孔连接所述栅极和所述漏极。
可选的，所述目标电极金属层包括：像素电极和第三搭接电极，所述像素电极位于所述衬底基板上的显示区域，所述第三搭接电极位于所述衬底基板上的***区域，所述在衬底基板上形成用于连接两个金属层的过孔，包括：
在衬底基板上形成TFT和公共电极，所述TFT包括：栅极、源极和漏极；
在形成有TFT和公共电极的衬底基板上形成钝化层；
在形成有所述钝化层的衬底基板上形成第一过孔和第二过孔；
其中，所述第一过孔位于所述衬底基板上的显示区域，所述第二过孔位于所述衬底基板上的***区域，所述第一过孔用于连接所述像素电极和所述源极，所述第三搭接电极用于通过所述第二过孔连接所述栅极和所述源极，或者，所述第三搭接电极用于通过所述第二过孔连接所述栅极和所述漏极。
可选的，所述采用掩膜板，在形成有所述过孔的衬底基板上形成目标电极金属层，包括：
在形成有所述过孔的衬底基板上涂覆导电薄膜；
采用所述掩膜板，对所述导电薄膜依次通过光刻胶涂敷、曝光、显影、刻蚀和光刻胶灰化工序形成所述目标电极金属层。
可选的，所述透明基板上形成有三个透光率不同的透光区域，
所述第一透光区域的透光率为50％；
所述第二透光区域的透光率为0，所述光刻胶为正性光刻胶，所述透明基板上除所述第一透光区域及所述第二透光区域之外的区域为全透光区域，所述全透光区域的透光率为100％，
或者，所述第二透光区域的透光率为100％，所述光刻胶为负性光刻胶，所述透明基板上除所述第一透光区域及所述第二透光区域之外的区域为不透光区域，所述不透光区域的透光率为0。
可选的，所述采用所述掩膜板，对所述导电薄膜依次通过光刻胶涂敷、曝光、显影、刻蚀和光刻胶灰化工序形成所述目标电极金属层，包括：
采用所述掩膜板，对所述导电薄膜依次通过光刻胶涂敷、曝光、显影、湿法刻蚀和光刻胶灰化工序形成所述目标电极金属层。
第二方面，提供了一种阵列基板，所述阵列基板包括：衬底基板；
所述衬底基板上形成有用于连接两个金属层的过孔；
形成有所述过孔的衬底基板上形成有目标电极金属层；所述过孔内填充有光刻胶。
可选的，所述目标电极金属层包括：位于所述衬底基板上的显示区域的公共电极和第一搭接电极，以及位于所述衬底基板上的***区域的第二搭接电极；
所述衬底基板上形成有TFT和像素电极，所述TFT包括：栅极、源极和漏极；
形成有所述TFT和所述像素电极的衬底基板上形成有钝化层；
形成有所述钝化层的衬底基板上形成有所述过孔，所述过孔包括：第一过孔和第二过孔；
其中，所述第一过孔位于所述衬底基板上的显示区域，所述第二过孔位于所述衬底基板上的***区域，所述第一搭接电极用于通过所述第一过孔连接所述像素电极和所述源极，所述第二搭接电极用于通过所述第二过孔连接所述栅极和所述源极，或者，所述第二搭接电极用于通过所述第二过孔连接所述栅极和所述漏极。
可选的，所述目标电极金属层包括：位于所述衬底基板上的显示区域的像素电极，以及位于所述衬底基板上的***区域的第三搭接电极；
所述衬底基板上形成有TFT和公共电极，所述TFT包括：栅极、源极和漏极；
形成有所述TFT和所述公共电极的衬底基板上形成有钝化层；
形成有所述钝化层的衬底基板上形成有所述过孔，所述过孔包括：第一过孔和第二过孔；
其中，所述第一过孔位于所述衬底基板上的显示区域，所述第二过孔位于所述衬底基板上的***区域，所述第一过孔用于连接所述像素电极和所述源极，所述第三搭接电极用于通过所述第二过孔连接所述栅极和所述源极，或者，所述第三搭接电极用于通过所述第二过孔连接所述栅极和所述漏极。
第三方面，提供了一种显示装置，所述显示装置包括：如第二方面所述的阵列基板。
第四方面，提供了一种掩膜板，所述掩膜板包括：透明基板；
所述透明基板上形成有至少三个透光率不同的透光区域，所述至少三个透光率不同的透光区域包括第一透光区域和第二透光区域；
所述掩膜板用于在形成有过孔的衬底基板上形成目标电极金属层，使形成所述目标电极金属层后，所述过孔内填充有光刻胶；
其中，所述第一透光区域在所述衬底基板上的正投影与所述衬底基板上的绑定区域以及非过孔区域内待形成目标电极金属层的区域重叠，所述第二透光区域在所述衬底基板上的正投影与所述衬底基板上的过孔所在区域重叠。
可选的，所述透明基板上形成有三个透光率不同的透光区域，
所述第一透光区域的透光率为50％；
所述第二透光区域的透光率为0，所述光刻胶为正性光刻胶，所述透明基板上除所述第一透光区域及所述第二透光区域之外的区域为全透光区域，所述全透光区域的透光率为100％，
或者，所述第二透光区域的透光率为100％，所述光刻胶为负性光刻胶，所述透明基板上除所述第一透光区域及所述第二透光区域之外的区域为不透光区域，所述不透光区域的透光率为0。
本发明实施例提供的技术方案带来的有益效果是：
本发明提供了一种阵列基板、阵列基板的制造方法及显示装置，该方法包括：在衬底基板上形成用于连接两个金属层的过孔；采用掩膜板，在形成有该过孔的衬底基板上形成目标电极金属层，由于该掩膜板上包括至少三个透光率不同的透光区域，且其中该第一透光区域在所述衬底基板上的正投影与该衬底基板上的绑定区域以及非过孔区域内待形成目标电极金属层的区域重叠，第二透光区域在该衬底基板上的正投影与该过孔所在区域重叠，使形成该目标电极金属层后，该过孔内可以填充有光刻胶，从而提高了该阵列基板表面的平整度，降低了在阵列基板表面形成配向膜的工序难度。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种阵列基板的制造方法的流程图；
图2-1是本发明实施例提供的一种在衬底基板上形成用于连接两个金属层的过孔的流程图；
图2-2是本发明实施例提供的一种在衬底基板上形成TFT、像素电极和钝化层的示意图；
图2-3是本发明实施例提供的一种在衬底基板上形成第一过孔的示意图；
图2-4是本发明实施例提供的一种在衬底基板上形成第二过孔的示意图；
图2-5是本发明实施例提供的一种在衬底基板上形成目标电极金属层的流程图；
图2-6是本发明实施例提供的一种采用掩膜板进行曝光工序的示意图；
图2-7是本发明实施例提供的一种衬底基板经过刻蚀工序后的示意图；
图2-8是本发明实施例提供的一种衬底基板上显示区域经过光刻胶灰化工序后的示意图；
图2-9是本发明实施例提供的一种衬底基板上***区域经过光刻胶灰化工序后的示意图；
图2-10是本发明实施例提供的另一种在衬底基板上形成用于连接两个金属层的过孔的流程图；
图2-11是本发明实施例提供的另一种衬底基板上显示区域经过光刻胶灰化工序后的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
图1是本发明实施例提供的一种阵列基板的制造方法的流程图，如图1所示，该方法可以包括：
步骤101、在衬底基板上形成用于连接两个金属层的过孔。
步骤102、采用掩膜板，在形成有该过孔的衬底基板上形成目标电极金属层，使形成该目标电极金属层后，该过孔内填充有光刻胶。
该掩膜板包括透明基板，该透明基板上形成有至少三个透光率不同的透光区域，该至少三个透光率不同的透光区域包括第一透光区域和第二透光区域；其中，该第一透光区域在该衬底基板上的正投影与该衬底基板上的绑定区域以及非过孔区域内待形成目标电极金属层的区域重叠，该第二透光区域在该衬底基板上的正投影与该衬底基板上的过孔所在区域重叠。
综上所述，本发明提供了一种阵列基板的制造方法，由于通过该方法在衬底基板上形成目标电极金属层后，该衬底基板上用于连接两个金属层的过孔内可以填充有光刻胶，从而提高了该阵列基板表面的平整度，降低了在阵列基板表面形成配向膜的工序难度。
在本发明实施例中，一方面，以采用高开口率高级超维场开关(英文：Highopening rate Advanced-Super Dimensional Switching；简称：HADS)的阵列基板为例，该阵列基板中的目标电极金属层可以包括：公共电极、第一搭接电极和第二搭接电极，其中，该公共电极和第一搭接电极位于衬底基板上的显示区域，该第二搭接电极位于衬底基板上的***区域，参考图2-1，上述步骤101具体可以包括：
步骤1011a、在衬底基板上形成TFT和像素电极。
在本发明实施例中，采用传统高级超维场开关(英文：Advanced-SuperDimensional Switching；简称：ADS)工艺制造HADS阵列基板时，参考图2-2，可以在衬底基板10上先依次形成像素电极11、栅极12、栅绝缘层13、有源层14、源极15和漏极16，其中，源极15和漏极16可以通过一次构图工序形成，且该栅极12、源极15和漏极16即可组成一个TFT。
步骤1012a、在形成有TFT和像素电极的衬底基板上形成钝化层。
参考图2-2，可以在形成有TFT和像素电极11的衬底基板10上再形成一层钝化层17。
步骤1013a、在形成有该钝化层的衬底基板上形成第一过孔和第二过孔。
在本发明实施例中，为了实现显示区域内像素电极与源极的电连接，以及***区域内栅极与源极或者栅极与漏极的连接(也即是，将源极或漏极与栅极走线连接)，还需要在形成有该钝化层的衬底基板上形成用于连接像素电极和源极的第一过孔，以及用于连接栅极和源极或者栅极和漏极的第二过孔，其中，该用于连接栅极和源极或者栅极和漏极的第二过孔也可以称为转接孔。
示例的，图2-3为衬底基板显示区域的截面图，如图2-3所示，该第一过孔17a可以位于该衬底基板10上的显示区域，该目标电极金属层中的第一搭接电极可以通过该第一过孔17a连接该像素电极11和该源极15，从图2-3中可以看出，由于需要将源极15与底层的像素电极11连接，因此该第一过孔17a需要穿过钝化层17和栅绝缘层13，该第一过孔17a的深度较深，极大增加了形成配向膜时的工艺难度，容易出现配向不良。
图2-4为衬底基板***区域的截面图，如图2-4所示，该第二过孔17b可以位于该衬底基板10上的***区域，该第二过孔17b用于连接该栅极12和该源极15，或者，用于连接栅极12和漏极，由于***区域内未形成有TFT，因此该图2-4中的电极15可以为源极也可以为漏极。该目标电极金属层中的第二搭接电极可以通过该第二过孔17b连接该栅极和源漏极。
进一步的，即可执行上述步骤102：在形成有该第一过孔和第二过孔的衬底基板10上形成目标电极金属层，对于采用HADS技术的阵列基板，该目标电极金属层可以包括公共电极、第一搭接电极和第二搭接电极。具体的，如图2-5所示，上述步骤102具体可以包括：
步骤1021、在形成有该过孔的衬底基板上涂覆导电薄膜。
参考图2-6，可以在形成有过孔的衬底基板10上，通过磁控溅射设备镀厚度为700埃(A)的透明导电薄膜18，例如氧化铟锡ITO薄膜。
步骤1022、采用掩膜板，对该导电薄膜依次通过光刻胶涂敷、曝光、显影、刻蚀和光刻胶灰化工序形成该目标电极金属层。
采用掩膜板通过光刻胶涂敷、曝光、显影、刻蚀和光刻胶灰化等工序形成目标电极金属层时，参考图2-6，需要先在该形成有导电薄膜18的衬底基板10上涂覆光刻胶19，然后采用掩膜板20对该光刻胶19进行曝光。
从图2-6中可以看出，本发明实施例中所采用的掩膜板20包括透明基板21，该透明基板21上形成有三个透光率不同的透光区域：22、23和24，其中，第一透光区域22的透光率为50％，该第一透光区域22在该衬底基板10上的正投影与该衬底基板上的绑定区域(bonding区域)以及非过孔区域内待形成目标电极金属层的区域重叠。该bonding区域位于该阵列基板的***，该bonding区域中设置有用于连接栅极走线和驱动电路的过孔；当该衬底基板上涂覆的光刻胶为正性光刻胶时，该第二透光区域23的透光率可以为0，该第二透光区域23在该衬底基板10上的正投影与该衬底基板上的过孔(即用于连接像素电极和源极的第一过孔，以及用于连接栅极和源极，或者栅极和漏极的第二过孔)所在区域重叠。参考图2-6，该透明基板21上除该第一透光区域22及该第二透光区域23之外的区域为全透光区域24，该全透光区域24的透光率为100％。
采用掩膜板20对该衬底基板10上的光刻胶19曝光后，即可对该光刻胶进行显影操作，由于该掩膜板20中第一透光区域的透光率为50％，高于第二透光区域，在显影过程中，对应于第一透光区域的部分光刻胶会被显影液溶解，而对应于第二透光区域的光刻胶则不会溶解，因此经过显影工序后，参考图2-7，对应于第一透光区域(即非过孔区域内待形成目标电极金属层的区域以及bonding区域)的光刻胶192的厚度较薄，而对应于第二透光区域(即过孔所在区域)的光刻胶191的厚度较厚。
显影工序完成后，首先采用湿法刻蚀的工序，对未被光刻胶覆盖的透明导电薄膜18进行刻蚀，然后对衬底基板10上的光刻胶19进行灰化，使得对应于第一透光区域22的光刻胶被完全去除，以形成该目标电极金属层；而由于对应于第二透光区域23(即过孔所在区域)的光刻胶厚度较厚，经过光刻胶灰化工序后，该区域的光刻胶还会有部分残留，因此，可以使得该用于连接源极和像素电极的过孔，以及用于连接栅极和源漏极的过孔内填充有一定厚度的光刻胶，而非过孔区域内的目标电极金属层以及bonding区域的栅极金属走线则可以完全露出。
参考图2-8，衬底基板上的显示区域经过上述光刻胶灰化工序后，该形成有过孔的衬底基板10上形成的目标电极金属层包括公共电极18a和第一搭接电极18b，且该公共电极18a不与该第一搭接电极18b电连接，该公共电极18a可以为多个条形电极，该第一搭接电极18b通过该第一过孔17a与该像素电极11连接，从而实现连接像素电极11和源极15的作用。参考图2-9，衬底基板上的***区域经过上述光刻胶灰化工序后，该形成有过孔的衬底基板10上所形成的该目标电极金属层还包括第二搭接电极18c，该第二搭接电极18c通过该第二过孔17b分别与栅极12和源极15连接，从而实现连接栅极12和源极15的作用。
并且，从图2-8和图2-9中可以看出，形成该目标电极金属层后，第一过孔17a内以及第二过孔17b还填充有一定厚度的光刻胶19a，从而有效降低了该第一过孔17a和第二过孔17b的深度，提高了该阵列基板表面的平整度。
需要说明的是，若该衬底基板上涂覆的光刻胶为负性光刻胶，则该第二透光区域的透光率可以为100％，该透明基板上除该第一透光区域及该第二透光区域之外的区域可以为不透光区域，该不透光区域的透光率为0。
还需要说明的是，参考图2-6、图2-8以及图2-9可知，由于该衬底基板10上的过孔所在区域内也可能形成有部分目标电极金属层，例如图2-8中，第二搭接电极18b的一部分位于该第一过孔17a内，因此，当该过孔所在区域也形成有目标电极金属层时，在通过掩膜板形成该目标电极金属层时，该掩膜板的第一透光区域在衬底基板上的正投影需要与衬底基板上的绑定区域，以及衬底基板上非过孔区域内待形成目标电极金属层的区域重叠，因此，该衬底基板经过光刻胶灰化工序后，位于过孔区域内的目标电极金属层的上方还覆盖有光刻胶。
在本发明实施例中，另一方面，以采用ADS工艺的阵列基板为例，该目标电极金属层可以包括：像素电极和第三搭接电极，其中，该像素电极位于衬底基板上的显示区域，该第三搭接电极位于衬底基板上的***区域，参考图2-10，上述步骤101具体可以包括：
步骤1011b、在衬底基板上形成TFT和公共电极。
参考上述步骤1011a以及图2-11，此时该衬底基板10上形成的电极11可以为公共电极。
步骤1012b、在形成有TFT和公共电极的衬底基板上形成钝化层。
步骤1012b的具体实现过程可以参考上述步骤1012a。
步骤1013b、在形成有该钝化层的衬底基板上形成第一过孔和第二过孔。
参考图2-11可知，由于采用ADS工艺的阵列基板中，公共电极位于底层，像素电极位于顶层，因此在形成用于连接源极15和像素电极18d的第一过孔17a时，该第一过孔17a无需穿透栅绝缘层13，相较于采用HADS工艺的阵列基板，该采用ADS工艺的阵列基板中第一过孔的深度较浅。
在形成该第一过孔和第二过孔之后，即可执行上述步骤102形成该目标电极金属层，该目标电极金属层可以包括位于显示区域的像素电极以及位于***区域的第三搭接电极。如图2-11所示，在形成该像素电极18d后，该第一过孔17a内填充有光刻胶19a，因此降低了该第一过孔17a的深度，提高了阵列基板表面的平整度。
其中，如图2-11，该第一过孔17a位于该衬底基板10上的显示区域，如图2-9，该第二过孔17b位于该衬底基板上的***区域，该第一过孔17a用于连接该像素电极18d和该源极15，该第三搭接电极18c用于通过第二过孔17b连接该栅极12和该源极15，或者，连接该栅极和该漏极。
综上所述，本发明提供了一种阵列基板的制造方法，由于通过该方法在衬底基板上形成目标电极金属层后，该衬底基板上用于连接两个金属层的过孔内可以填充有光刻胶，从而提高了该阵列基板表面的平整度，降低了在阵列基板表面形成配向膜的工序难度。
本发明实施例提供了一种阵列基板，参考图2-8、图2-9或图2-11，该阵列基板可以包括：衬底基板10。
该衬底基板10上形成有用于连接两个金属层的过孔，例如，图2-8中用于连接源极15和像素电极11的过孔17a；形成有该过孔的衬底基板10上形成有目标电极金属层。参考图2-8、图2-9和图2-11，第一过孔17a和第二过孔17b内填充有光刻胶19a。
综上所述，本发明提供了一种阵列基板，由于在衬底基板上形成目标电极金属层后，该衬底基板上用于连接两个金属层的过孔内可以填充有光刻胶，从而提高了该阵列基板表面的平整度，降低了在阵列基板表面形成配向膜的工序难度。
在本发明实施例中，一方面，参考图2-8，该目标电极金属层可以包括：位于衬底基板10上的显示区域的公共电极18a和第一搭接电极18b，参考图2-9，该目标电极金属层还可以包括位于***区域的第二搭接电极18c。
该衬底基板10上形成有TFT和像素电极，该TFT包括：栅极12、源极15和漏极16；形成有该TFT和该像素电极11的衬底基板上形成有钝化层17；形成有该钝化层17的衬底基板上形成有该过孔，该过孔可以包括：第一过孔17a和第二过孔(图2-8中未示出)。
其中，参考图2-8和图2-9，该第一过孔17a位于该衬底基板10上的显示区域，该第二过孔17b位于该衬底基板10上的***区域；该第一搭接电极18b用于通过该第一过孔17a连接该像素电极11和该源极15，该第二搭接电极18c用于通过该第二过孔17b连接该栅极12和该源极15，或者，该第二搭接电极18c用于通过该第二过孔17b连接该栅极12和漏极。
另一方面，参考图2-11，该目标电极金属层包括：位于衬底基板10上显示区域的像素电极18d，以及图2-9中，位于衬底基板10上***区域的第三搭接电极18c。
该衬底基板上形成有TFT和公共电极11，该TFT包括：栅极12、源极15和漏极16；形成有该TFT和该公共电极11的衬底基板10上形成有钝化层17；形成有该钝化层的衬底基板10上形成有该过孔，该过孔可以包括：第一过孔17a和第二过孔(图2-11中未示出)。
其中，该第一过孔17a位于该衬底基板10上的显示区域，该第二过孔位于该衬底基板上的***区域，该第一过孔17a用于连接该像素电极18d和该源极15，该第三搭接电极用于通过该第二过孔连接该栅极和该源极，或者，该第三搭接电极用于通过该第二过孔连接该栅极和该漏极。
综上所述，本发明提供了一种阵列基板，由于在衬底基板上形成目标电极金属层后，该衬底基板上用于连接两个金属层的过孔内可以填充有光刻胶，从而提高了该阵列基板表面的平整度，降低了在阵列基板表面形成配向膜的工序难度。
本发明实施例提供了一种显示装置，该显示装置可以包括：如图2-8、图2-9或图2-11所示的阵列基板。该显示装置可以为：液晶面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
进一步的，本发明实施例还提供了一种掩膜板，如图2-6所示，该掩膜板20可以包括：透明基板21。
该透明基板21上形成有至少三个透光率不同的透光区域，该至少三个透光率不同的透光区域包括第一透光区域22和第二透光区域23。
该掩膜板20用于在形成有过孔的衬底基板10上形成目标电极金属层，使形成该目标电极金属层后，该过孔(例如第一过孔17a)内填充有光刻胶19a。
其中，该第一透光区域22在该衬底基板10上的正投影与该衬底基板10上的绑定区域以及非过孔区域内待形成目标电极金属层的区域重叠，该第二透光区域23在该衬底基板上的正投影与该衬底基板11上的过孔所在区域(例如衬底基板10上显示区域内用于连接像素电极和源极的过孔)重叠。
可选的，如图2-6所示，该透明基板21上形成有三个透光率不同的透光区域：22、23和24。
其中，该第一透光区域22的透光率为50％；该第二透光区域23的透光率为0，此时，在衬底基板上形成该目标电极金属层时所采用的光刻胶为正性光刻胶，该透明基板21上除该第一透光区域22及该第二透光区域23之外的区域为全透光区域24，该全透光区域24的透光率为100％。
或者，该第一透光区域22的透光率为50％，该第二透光区域23的透光率为100％，此时，在衬底基板上形成该目标电极金属层时所采用的光刻胶为负性光刻胶，该透明基板21上除该第一透光区域22及该第二透光区域23之外的区域为不透光区域24，该不透光区域24的透光率为0。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种阵列基板的制造方法，其特征在于，所述方法包括：
在衬底基板上形成用于连接两个金属层的过孔；
采用掩膜板，在形成有所述过孔的衬底基板上形成目标电极金属层，使形成所述目标电极金属层后，所述过孔内填充有光刻胶，所述掩膜板包括透明基板，所述透明基板上形成有至少三个透光率不同的透光区域，所述至少三个透光率不同的透光区域包括第一透光区域和第二透光区域；
其中，所述第一透光区域在所述衬底基板上的正投影与所述衬底基板上的绑定区域以及非过孔区域内待形成目标电极金属层的区域重叠，所述第二透光区域在所述衬底基板上的正投影与所述衬底基板上的过孔所在区域重叠。
2.根据权利要求1所述的方法，其特征在于，所述目标电极金属层包括：公共电极、第一搭接电极和第二搭接电极，其中，所述公共电极和所述第一搭接电极位于所述衬底基板上的显示区域，所述第二搭接电极位于所述衬底基板上的***区域，所述在衬底基板上形成用于连接两个金属层的过孔，包括：
在衬底基板上形成薄膜晶体管TFT和像素电极，所述TFT包括：栅极、源极和漏极；
在形成有TFT和像素电极的衬底基板上形成钝化层；
在形成有所述钝化层的衬底基板上形成第一过孔和第二过孔；
其中，所述第一过孔位于所述衬底基板上的显示区域，所述第二过孔位于所述衬底基板上的***区域，所述第一搭接电极用于通过所述第一过孔连接所述像素电极和所述源极，所述第二搭接电极用于通过所述第二过孔连接所述栅极和所述源极，或者，所述第二搭接电极用于通过所述第二过孔连接所述栅极和所述漏极。
3.根据权利要求1所述的方法，其特征在于，所述目标电极金属层包括：像素电极和第三搭接电极，所述像素电极位于所述衬底基板上的显示区域，所述第三搭接电极位于所述衬底基板上的***区域，所述在衬底基板上形成用于连接两个金属层的过孔，包括：
在衬底基板上形成TFT和公共电极，所述TFT包括：栅极、源极和漏极；
在形成有TFT和公共电极的衬底基板上形成钝化层；
在形成有所述钝化层的衬底基板上形成第一过孔和第二过孔；
其中，所述第一过孔位于所述衬底基板上的显示区域，所述第二过孔位于所述衬底基板上的***区域，所述第一过孔用于连接所述像素电极和所述源极，所述第三搭接电极用于通过所述第二过孔连接所述栅极和所述源极，或者，所述第三搭接电极用于通过所述第二过孔连接所述栅极和所述漏极。
4.根据权利要求1所述的方法，其特征在于，所述采用掩膜板，在形成有所述过孔的衬底基板上形成目标电极金属层，包括：
在形成有所述过孔的衬底基板上涂覆导电薄膜；
采用所述掩膜板，对所述导电薄膜依次通过光刻胶涂敷、曝光、显影、刻蚀和光刻胶灰化工序形成所述目标电极金属层。
5.根据权利要求1至4任一所述的方法，其特征在于，所述透明基板上形成有三个透光率不同的透光区域，
所述第一透光区域的透光率为50％；
所述第二透光区域的透光率为0，所述光刻胶为正性光刻胶，所述透明基板上除所述第一透光区域及所述第二透光区域之外的区域为全透光区域，所述全透光区域的透光率为100％，
或者，所述第二透光区域的透光率为100％，所述光刻胶为负性光刻胶，所述透明基板上除所述第一透光区域及所述第二透光区域之外的区域为不透光区域，所述不透光区域的透光率为0。
6.根据权利要求4所述的方法，其特征在于，所述采用所述掩膜板，对所述导电薄膜依次通过光刻胶涂敷、曝光、显影、刻蚀和光刻胶灰化工序形成所述目标电极金属层，包括：
采用所述掩膜板，对所述导电薄膜依次通过光刻胶涂敷、曝光、显影、湿法刻蚀和光刻胶灰化工序形成所述目标电极金属层。
7.一种阵列基板，其特征在于，所述阵列基板包括：
衬底基板；
所述衬底基板上形成有用于连接两个金属层的过孔；
形成有所述过孔的衬底基板上形成有目标电极金属层；
所述过孔内填充有光刻胶。
8.根据权利要求7所述的阵列基板，其特征在于，所述目标电极金属层包括：位于所述衬底基板上的显示区域的公共电极和第一搭接电极，以及位于所述衬底基板上的***区域的第二搭接电极；
所述衬底基板上形成有TFT和像素电极，所述TFT包括：栅极、源极和漏极；
形成有所述TFT和所述像素电极的衬底基板上形成有钝化层；
形成有所述钝化层的衬底基板上形成有所述过孔，所述过孔包括：第一过孔和第二过孔；
其中，所述第一过孔位于所述衬底基板上的显示区域，所述第二过孔位于所述衬底基板上的***区域，所述第一搭接电极用于通过所述第一过孔连接所述像素电极和所述源极，所述第二搭接电极用于通过所述第二过孔连接所述栅极和所述源极，或者，所述第二搭接电极用于通过所述第二过孔连接所述栅极和所述漏极。
9.根据权利要求7所述的阵列基板，其特征在于，所述目标电极金属层包括：位于所述衬底基板上的显示区域的像素电极，以及位于所述衬底基板上的***区域的第三搭接电极；
所述衬底基板上形成有TFT和公共电极，所述TFT包括：栅极、源极和漏极；
形成有所述TFT和所述公共电极的衬底基板上形成有钝化层；
形成有所述钝化层的衬底基板上形成有所述过孔，所述过孔包括：第一过孔和第二过孔；
其中，所述第一过孔位于所述衬底基板上的显示区域，所述第二过孔位于所述衬底基板上的***区域，所述第一过孔用于连接所述像素电极和所述源极，所述第三搭接电极用于通过所述第二过孔连接所述栅极和所述源极，或者，所述第三搭接电极用于通过所述第二过孔连接所述栅极和所述漏极。
10.一种显示装置，其特征在于，所述显示装置包括：如权利要求7至9任一所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610676827.3A CN106206432A (zh) | 2016-08-16 | 2016-08-16 | 阵列基板、阵列基板的制造方法及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610676827.3A CN106206432A (zh) | 2016-08-16 | 2016-08-16 | 阵列基板、阵列基板的制造方法及显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106206432A true CN106206432A (zh) | 2016-12-07 |
Family
ID=57522734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610676827.3A Pending CN106206432A (zh) | 2016-08-16 | 2016-08-16 | 阵列基板、阵列基板的制造方法及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106206432A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106783747A (zh) * | 2017-01-03 | 2017-05-31 | 京东方科技集团股份有限公司 | 一种阵列基板的制作方法、阵列基板及显示装置 |
| CN109904080A (zh) * | 2019-03-20 | 2019-06-18 | 北京京东方显示技术有限公司 | 一种驱动背板及其制作方法、显示装置 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101008750A (zh) * | 2006-01-26 | 2007-08-01 | 爱普生映像元器件有限公司 | 液晶装置和电子设备 |
| CN101051160A (zh) * | 2007-05-17 | 2007-10-10 | 友达光电股份有限公司 | 液晶面板及其制造方法 |
| CN101231406A (zh) * | 2007-01-25 | 2008-07-30 | 精工爱普生株式会社 | 液晶显示装置和液晶显示装置的制造方法以及电子设备 |
| CN101866075A (zh) * | 2010-04-30 | 2010-10-20 | 汕头超声显示器（二厂）有限公司 | 反射型tft液晶显示器及其制造方法 |
| US20110026099A1 (en) * | 2009-08-03 | 2011-02-03 | Oh-Nam Kwon | Electrophoretic display device and method of fabricating the same |
| CN102650782A (zh) * | 2011-12-14 | 2012-08-29 | 京东方科技集团股份有限公司 | 一种半反半透液晶面板 |
| US20160027799A1 (en) * | 2013-12-16 | 2016-01-28 | Boe Technology Group Co., Ltd. | Array substrate, manufacturing method thereof and display device |
| CN105304649A (zh) * | 2015-10-28 | 2016-02-03 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示面板、显示装置 |
-
2016
- 2016-08-16 CN CN201610676827.3A patent/CN106206432A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101008750A (zh) * | 2006-01-26 | 2007-08-01 | 爱普生映像元器件有限公司 | 液晶装置和电子设备 |
| CN101231406A (zh) * | 2007-01-25 | 2008-07-30 | 精工爱普生株式会社 | 液晶显示装置和液晶显示装置的制造方法以及电子设备 |
| CN101051160A (zh) * | 2007-05-17 | 2007-10-10 | 友达光电股份有限公司 | 液晶面板及其制造方法 |
| US20110026099A1 (en) * | 2009-08-03 | 2011-02-03 | Oh-Nam Kwon | Electrophoretic display device and method of fabricating the same |
| CN101866075A (zh) * | 2010-04-30 | 2010-10-20 | 汕头超声显示器（二厂）有限公司 | 反射型tft液晶显示器及其制造方法 |
| CN102650782A (zh) * | 2011-12-14 | 2012-08-29 | 京东方科技集团股份有限公司 | 一种半反半透液晶面板 |
| US20160027799A1 (en) * | 2013-12-16 | 2016-01-28 | Boe Technology Group Co., Ltd. | Array substrate, manufacturing method thereof and display device |
| CN105304649A (zh) * | 2015-10-28 | 2016-02-03 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示面板、显示装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106783747A (zh) * | 2017-01-03 | 2017-05-31 | 京东方科技集团股份有限公司 | 一种阵列基板的制作方法、阵列基板及显示装置 |
| US10429698B2 (en) | 2017-01-03 | 2019-10-01 | Boe Technology Group Co., Ltd. | Method for fabricating array substrate, array substrate and display device |
| CN109904080A (zh) * | 2019-03-20 | 2019-06-18 | 北京京东方显示技术有限公司 | 一种驱动背板及其制作方法、显示装置 |
| CN109904080B (zh) * | 2019-03-20 | 2020-10-02 | 北京京东方显示技术有限公司 | 一种驱动背板及其制作方法、显示装置 |
| US11798958B2 (en) | 2019-03-20 | 2023-10-24 | Beijing Boe Display Technology Co., Ltd. | Driving backplane, manufacturing method thereof, and display apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103293802B (zh) | 液晶显示器件及其制造方法 | |
| CN100449388C (zh) | 液晶显示器件及其制造方法 | |
| CN101762923B (zh) | 电泳显示设备及其制造方法 | |
| JP4486554B2 (ja) | 低分子有機半導体物質を利用する液晶表示装置及びその製造方法 | |
| JP6521534B2 (ja) | 薄膜トランジスタとその作製方法、アレイ基板及び表示装置 | |
| US9012271B2 (en) | Thin film transistor array substrate and method of manufacturing the same | |
| CN105158966A (zh) | 一种曲面显示面板及其制作方法、曲面显示装置 | |
| US10504943B2 (en) | Method for manufacturing an array substrate motherboard | |
| JP2008165242A (ja) | 液晶表示装置及びその製造方法 | |
| CN102096255A (zh) | 液晶显示设备的阵列基板及其制造方法 | |
| WO2021068805A1 (zh) | 显示面板及其制造方法、显示装置 | |
| CN103534643B (zh) | 液晶显示装置以及其制造方法 | |
| CN106019679A (zh) | 阵列基板及制作方法、显示面板及显示装置 | |
| CN104635416A (zh) | 一种掩膜板及阵列基板的制造方法 | |
| WO2015158052A1 (zh) | 大板加电线路及其制造方法 | |
| CN108878500A (zh) | 显示基板及其制备方法、显示装置 | |
| CN106873278A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN106206432A (zh) | 阵列基板、阵列基板的制造方法及显示装置 | |
| US9922998B2 (en) | Display apparatus and method of manufacturing the same | |
| CN104617049A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| JP6449327B2 (ja) | マスクセット、画素ユニット及びその製造方法、アレイ基板及び表示装置 | |
| KR102042530B1 (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
| CN103928397B (zh) | 一种tft阵列基板及其制备方法和显示装置 | |
| WO2016155210A1 (zh) | 阵列基板及显示装置 | |
| CN106129071A (zh) | 一种阵列基板的制作方法及相应装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20161207 |