CN106201965B - 一种基于irig-b的内外时钟源切换装置及切换方法 - Google Patents
一种基于irig-b的内外时钟源切换装置及切换方法 Download PDFInfo
- Publication number
- CN106201965B CN106201965B CN201610553210.2A CN201610553210A CN106201965B CN 106201965 B CN106201965 B CN 106201965B CN 201610553210 A CN201610553210 A CN 201610553210A CN 106201965 B CN106201965 B CN 106201965B
- Authority
- CN
- China
- Prior art keywords
- irig
- clock synchronization
- blvds
- board
- coding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Electric Clocks (AREA)
Abstract
本发明公开了一种基于IRIG‑B的内外时钟源切换装置,包括主站板卡和若干子站板卡,所述主站板卡与子站板卡通过BLVDS对时总线连接;主站板卡上设置有CPU和FPGA,主站板卡的FPGA包括IRIG‑B解码电路、内部时钟电路、时间设置寄存器、对时寄存器、IRIG‑B编码电路和第一BLVDS编解码电路;子站板卡上设置有CPU和FPGA,子站板卡的FPGA包括第二BLVDS编解码电路。同时也公开了该装置的切换方法。本发明利用FPGA实现对IRIG‑B信号进行解码和编码,在外部时钟源丢失信号情况下,自动切换至内部时钟源,按照IRIG‑B编码格式发送信号,从而保证各个卡件对时工作。
Description
技术领域
本发明涉及一种基于IRIG-B的内外时钟源切换装置及切换方法,属于网络对时技术领域。
背景技术
当一台装置存在多块记录事件的卡件时,记录事件时间的实时性和同步性的问题往往值得关注。IRIG-B(InterRange Instrumentation Group),简称B码对时,其在稳定性和可靠性高被广泛应用在工控领域。将IRIG-B作为外部时钟源,在越来越多的装置中得到应用。但当外部时钟源IRIG-B由于某种原因信号丢失时,如何保证仍有时钟对这些卡件进行对时成为问题。
发明内容
为了解决上述技术问题,本发明提供了一种基于IRIG-B的内外时钟源切换装置及切换方法。
为了达到上述目的,本发明所采用的技术方案是:
一种基于IRIG-B的内外时钟源切换装置,包括主站板卡和若干子站板卡,所述主站板卡与子站板卡通过BLVDS对时总线连接;
所述主站板卡上设置有CPU和FPGA,主站板卡的FPGA包括IRIG-B解码电路、内部时钟电路、时间设置寄存器、对时寄存器、IRIG-B编码电路和第一BLVDS编解码电路;所述时间设置寄存器与主站板卡的CPU连接,所述时间设置寄存器、内部时钟电路、对时寄存器、IRIG-B编码电路和第一BLVDS编解码电路依次连接,所述IRIG-B解码电路外接IRIG-B管脚,所述IRIG-B解码电路与对时寄存器连接,所述IRIG-B编码电路与主站板卡的CPU连接,所述第一BLVDS编解码电路与BLVDS对时总线连接;
所述子站板卡上设置有CPU和FPGA,子站板卡的FPGA包括第二BLVDS编解码电路,所述第二BLVDS编解码电路与子站板卡的CPU连接,所述第二BLVDS编解码电路还与BLVDS对时总线连接。
主站板卡的CPU通过GPMC接口与时间设置寄存器连接。
IRIG-B编码电路通过IRIG-B信号线与主站板卡的CPU连接。
第二BLVDS编解码电路通过IRIG-B信号线与子站板卡的CPU连接。
一种基于IRIG-B的内外时钟源切换装置的切换方法,包括以下步骤,
S1,在对时寄存器中定义优先级规则,即外部对时时间的优先级高于内部对时时间的优先级;
S2,在上电时,主站板卡的CPU将自身运行时间和开始对时指令发送给主站板卡的FPGA;时间设置寄存器接收到主站板卡CPU的自身运行时间和开始对时指令后,内部时钟电路根据主站板卡CPU的自身运行时间进行初始化,并作为内部对时源,将内部对时时间写入对时寄存器中;
IRIG-B解码电路实时解析外部IRIG-B管脚信号,当解析到有外部IRIG-B信号时,将解析获得的外部对时时间写入到对时寄存器中;
S3,IRIG-B编码电路根据对时寄存器的对时时间进行IRIG-B编码,并将编码获得的IRIG-B信号传递给第一BLVDS编解码电路和主站板卡的CPU;
S4,第一BLVDS编解码电路将IRIG-B信号转换成BLVDS信号,并将BLVDS信号发送至BLVDS对时总线上;
主站板卡的CPU进行IRIG-B解码,达到自身时间同步;
S5,子站板卡的FPGA实时监测BLVDS对时总线,第二BLVDS编解码电路将BLVDS对时总线上的BLVDS信号转换为IRIG-B信号,并将IRIG-B信号发送至子站板卡的CPU,子站板卡的CPU进行IRIG-B解码,达到子站板卡时间同步。
本发明所达到的有益效果:1、本发明利用FPGA实现对IRIG-B信号进行解码和编码,在外部时钟源丢失信号情况下,自动切换至内部时钟源,按照IRIG-B编码格式发送信号,从而保证各个卡件对时工作;2、本发明利用FPGA发送IRIG-B编码信号,精度高,延迟小;3、本发明通过BLVDS总线发送IRIG-B信号,可对多块子站板卡进行对时,稳定性高可靠性强。
附图说明
图1为本发明的结构框图。
图2为主站板卡的结构框图。
图3为子站板卡的结构框图。
具体实施方式
下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案,而不能以此来限制本发明的保护范围。
如图1所示,一种基于IRIG-B的内外时钟源切换装置,包括主站板卡和若干子站板卡,主站板卡与子站板卡通过BLVDS对时总线连接.
如图2所示,主站板卡上设置有CPU和FPGA,主站板卡的FPGA包括IRIG-B解码电路、内部时钟电路、时间设置寄存器、对时寄存器、IRIG-B编码电路和第一BLVDS编解码电路。
时间设置寄存器与主站板卡的CPU连接,一般与CPU的GPMC接口连接,时间设置寄存器、内部时钟电路、对时寄存器、IRIG-B编码电路和第一BLVDS编解码电路依次连接,IRIG-B解码电路外接IRIG-B管脚,IRIG-B解码电路与对时寄存器连接,IRIG-B编码电路通过IRIG-B信号线与主站板卡的CPU连接,第一BLVDS编解码电路与BLVDS对时总线连接。
如图3所示,子站板卡上设置有CPU和FPGA,子站板卡的FPGA包括第二BLVDS编解码电路,第二BLVDS编解码电路通过IRIG-B信号线与子站板卡的CPU连接,第二BLVDS编解码电路还与BLVDS对时总线连接。
上述装置的切换方法,包括以下步骤:
S1,在对时寄存器中定义优先级规则,即外部对时时间的优先级高于内部对时时间的优先级。
S2,在上电时,主站板卡的CPU将自身运行时间和开始对时指令发送给主站板卡的FPGA;时间设置寄存器接收到主站板卡CPU的自身运行时间和开始对时指令后,内部时钟电路根据主站板卡CPU的自身运行时间进行初始化,并作为内部对时源,将内部对时时间写入对时寄存器中;
IRIG-B解码电路实时解析外部IRIG-B管脚信号,当解析到有外部IRIG-B信号时,将解析获得的外部对时时间写入到对时寄存器中。
S3,IRIG-B编码电路根据对时寄存器的对时时间(当有外部对时时间时,编码用的时间为外部对时时间;当没有外部对时时间时,编码用的时间为内部对时时间)进行IRIG-B编码,并将编码获得的IRIG-B信号传递给第一BLVDS编解码电路和主站板卡的CPU。
S4,第一BLVDS编解码电路将IRIG-B信号转换成BLVDS信号,并将BLVDS信号发送至BLVDS对时总线上;
主站板卡的CPU进行IRIG-B解码,达到自身时间同步。
S5,子站板卡的FPGA实时监测BLVDS对时总线,第二BLVDS编解码电路将BLVDS对时总线上的BLVDS信号转换为IRIG-B信号,并将IRIG-B信号发送至子站板卡的CPU,子站板卡的CPU进行IRIG-B解码,达到子站板卡时间同步。
本发明利用FPGA实现对IRIG-B信号进行解码和编码,在外部时钟源丢失信号情况下,自动切换至内部时钟源,按照IRIG-B编码格式发送信号,从而保证各个卡件对时工作;利用FPGA发送IRIG-B编码信号,精度高,延迟小;通过BLVDS总线发送IRIG-B信号,可对多块子站板卡进行对时,稳定性高可靠性强。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明技术原理的前提下,还可以做出若干改进和变形,这些改进和变形也应视为本发明的保护范围。
Claims (1)
1.一种基于IRIG-B的内外时钟源切换装置的切换方法,所述基于IRIG-B的内外时钟源切换装置,包括主站板卡和若干子站板卡,所述主站板卡与子站板卡通过BLVDS对时总线连接;
所述主站板卡上设置有CPU和FPGA,主站板卡的FPGA包括IRIG-B解码电路、内部时钟电路、时间设置寄存器、对时寄存器、IRIG-B编码电路和第一BLVDS编解码电路;所述时间设置寄存器与主站板卡的CPU连接,所述时间设置寄存器、内部时钟电路、对时寄存器、IRIG-B编码电路和第一BLVDS编解码电路依次连接,所述IRIG-B解码电路外接IRIG-B管脚,所述IRIG-B解码电路与对时寄存器连接,所述IRIG-B编码电路与主站板卡的CPU连接,所述第一BLVDS编解码电路与BLVDS对时总线连接;
所述子站板卡上设置有CPU和FPGA,子站板卡的FPGA包括第二BLVDS编解码电路,所述第二BLVDS编解码电路与子站板卡的CPU连接,所述第二BLVDS编解码电路还与BLVDS对时总线连接;
其特征在于:包括以下步骤,
S1,在对时寄存器中定义优先级规则,即外部对时时间的优先级高于内部对时时间的优先级;
S2,在上电时,主站板卡的CPU将自身运行时间和开始对时指令发送给主站板卡的FPGA;时间设置寄存器接收到主站板卡CPU的自身运行时间和开始对时指令后,内部时钟电路根据主站板卡CPU的自身运行时间进行初始化,并作为内部对时源,将内部对时时间写入对时寄存器中;
IRIG-B解码电路实时解析外部IRIG-B管脚信号,当解析到有外部IRIG-B信号时,将解析获得的外部对时时间写入到对时寄存器中;
S3,IRIG-B编码电路根据对时寄存器的对时时间进行IRIG-B编码,并将编码获得的IRIG-B信号传递给第一BLVDS编解码电路和主站板卡的CPU;
S4,第一BLVDS编解码电路将IRIG-B信号转换成BLVDS信号,并将BLVDS信号发送至BLVDS对时总线上;
主站板卡的CPU进行IRIG-B解码,达到自身时间同步;
S5,子站板卡的FPGA实时监测BLVDS对时总线,第二BLVDS编解码电路将BLVDS对时总线上的BLVDS信号转换为IRIG-B信号,并将IRIG-B信号发送至子站板卡的CPU,子站板卡的CPU进行IRIG-B解码,达到子站板卡时间同步。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610553210.2A CN106201965B (zh) | 2016-07-14 | 2016-07-14 | 一种基于irig-b的内外时钟源切换装置及切换方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610553210.2A CN106201965B (zh) | 2016-07-14 | 2016-07-14 | 一种基于irig-b的内外时钟源切换装置及切换方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106201965A CN106201965A (zh) | 2016-12-07 |
CN106201965B true CN106201965B (zh) | 2019-05-21 |
Family
ID=57475320
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610553210.2A Active CN106201965B (zh) | 2016-07-14 | 2016-07-14 | 一种基于irig-b的内外时钟源切换装置及切换方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106201965B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109193951A (zh) * | 2018-11-08 | 2019-01-11 | 南京国电南自维美德自动化有限公司 | 一种具有涌流抑制功能的智能操作箱 |
CN111245567B (zh) * | 2020-01-10 | 2023-06-23 | 深圳市风云实业有限公司 | 一种对irig-b(dc)码的解码和编码***及方法 |
CN112328002A (zh) * | 2020-10-27 | 2021-02-05 | 许继集团有限公司 | 一种继电保护装置多板卡时间同步方法及*** |
CN117421270B (zh) * | 2023-10-12 | 2024-07-23 | 中国兵器装备集团自动化研究所有限公司 | 一种自适应时钟*** |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN200994146Y (zh) * | 2006-12-30 | 2007-12-19 | 中国电子科技集团公司第五十研究所 | 高速串行时分复用总线 |
CN101789627A (zh) * | 2010-01-06 | 2010-07-28 | 江苏方天电力技术有限公司 | 高精度以太网对时装置 |
CN206003087U (zh) * | 2016-07-14 | 2017-03-08 | 南京国电南自美卓控制***有限公司 | 一种基于irig‑b的内外时钟源切换装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10845399B2 (en) * | 2007-04-03 | 2020-11-24 | Electro Industries/Gaugetech | System and method for performing data transfers in an intelligent electronic device |
-
2016
- 2016-07-14 CN CN201610553210.2A patent/CN106201965B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN200994146Y (zh) * | 2006-12-30 | 2007-12-19 | 中国电子科技集团公司第五十研究所 | 高速串行时分复用总线 |
CN101789627A (zh) * | 2010-01-06 | 2010-07-28 | 江苏方天电力技术有限公司 | 高精度以太网对时装置 |
CN206003087U (zh) * | 2016-07-14 | 2017-03-08 | 南京国电南自美卓控制***有限公司 | 一种基于irig‑b的内外时钟源切换装置 |
Non-Patent Citations (1)
Title |
---|
"具光电接口的IRIG-B码的时间同步***与时滞校正";吴炜;《中国优秀硕士学位论文全文数据库 信息科技辑》;20111215(第12期);论文3.1节、3.5节、3.6节、4.1节、4.3节,图3-1、图3-9、图4-3 |
Also Published As
Publication number | Publication date |
---|---|
CN106201965A (zh) | 2016-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106201965B (zh) | 一种基于irig-b的内外时钟源切换装置及切换方法 | |
CN203166515U (zh) | 大型区域电网间的解列控制*** | |
CN205016208U (zh) | 一种led显示屏电源及信号双备份*** | |
CN105403793A (zh) | 一种自动化变电站数字继电保护测试仪 | |
CN112532484B (zh) | 用于稳控测试***联调测试的透明协议转换方法及装置 | |
CN105955398B (zh) | 一种基于fpga的***对时装置及对时方法 | |
CN108183814B (zh) | 用电信息采集***的通信信道的故障排查方法和装置 | |
CN209728073U (zh) | Crh3型动车组单元级检修模式下半实物仿真调试设备 | |
CN104795894A (zh) | 大电网故障信息智能处理*** | |
CN206003087U (zh) | 一种基于irig‑b的内外时钟源切换装置 | |
CN103888331A (zh) | 一种用于配电终端的通用高速总线装置及其数据交互方法 | |
CN111930056A (zh) | 一种智慧楼宇的电力监控***及方法 | |
CN202394060U (zh) | 基于PowerPC***的合并单元硬件核心板 | |
CN205594496U (zh) | 一种基于fpga的***对时装置 | |
CN102522821B (zh) | 一种智能变电站中智能终端设备及其控制方法 | |
CN104391756A (zh) | 基于多通道串行通讯的链式svg故障分级容错处理方法 | |
CN204118858U (zh) | 一种变电站调度自动化联调*** | |
CN201887561U (zh) | 电网监控***的安全通信*** | |
CN112235281A (zh) | 一种故障指示器及故障指示器的数据传送*** | |
CN202906581U (zh) | 高压直流输电换流阀冷却装置故障复归*** | |
CN103942510A (zh) | 一种韦根信号读取及转换装置 | |
CN203104497U (zh) | 数字化继电保护测试装置 | |
CN210780840U (zh) | 一体化多功能智能数据采集*** | |
CN207082908U (zh) | 一种断路器应急智能控制*** | |
CN104967574A (zh) | 一种软交换设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information | ||
CB02 | Change of applicant information |
Address after: 210032 Jiangsu province Nanjing city Pukou high tech Zone Huidalu No. 9 Applicant after: Nanjing Guodian Nanzi 710086 Automation Co. Ltd. Address before: Nanjing City, Jiangsu province 210032 Spark Road, Pukou hi tech Development Zone No. 8 Applicant before: Nanjing Guodian Nanzi Meizhuo Control System Co.,Ltd. |
|
GR01 | Patent grant | ||
GR01 | Patent grant |