CN106201761A - 数据储存装置及其操作方法 - Google Patents
数据储存装置及其操作方法 Download PDFInfo
- Publication number
- CN106201761A CN106201761A CN201510232815.7A CN201510232815A CN106201761A CN 106201761 A CN106201761 A CN 106201761A CN 201510232815 A CN201510232815 A CN 201510232815A CN 106201761 A CN106201761 A CN 106201761A
- Authority
- CN
- China
- Prior art keywords
- data
- memory device
- reading data
- error detection
- detection operation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
数据储存装置可以包括适于存储数据并且读取所存储的数据作为读取数据的存储器件,以及适于基于读取数据的位分布对读取数据执行第一错误检测操作的位分布检查单元。
Description
相关申请的交叉引用
本申请要求于2014年11月17日提交韩国知识产权局的韩国专利申请No.10-2014-0160064的优先权,其整体内容通过引用合并于此。
技术领域
各实施例涉及数据储存装置,更具体地,涉及用于改进其可靠性的数据储存装置的配置和操作方法。
背景技术
半导体存储器件可以用于存储数据。半导体存储器件可以分成非易失性和易失性存储器件。
非易失性存储器件即使在切断电力的情况下仍保持其中存储的数据。非易失性存储器件包括闪速存储器件,诸如NAND闪存或NOR闪存,FeRAM(铁电随机存取存储器)、PCRAM(相变随机存取存储器)、MRAM(磁阻随机存取存储器)或ReRAM(电阻随机存取存储器)。
易失性存储器件不能在切断电力时保持其中存储的数据。易失性存储器件包括SRAM(静态随机存取存储器)和DRAM(动态随机存取存储器)。易失性存储器件基于它们相对高的处理速度而通常用作数据处理***中的缓冲存储器件、缓存存储器件或者工作存储器件。
发明内容
各实施例涉及能够改进数据可靠性的数据储存装置。
在本发明的一个实施例中,一种数据储存装置可以包括:存储器件,其适于存储数据并且读取所存储的数据作为读取数据;以及位分布检查单元,其适于基于读取数据的位分布对读取数据执行第一错误检测操作。
在本发明的一个实施例中,一种数据储存装置的操作方法可以包括:基于从存储器件读取的数据的位分布对读取数据执行第一错误检测操作;以及基于错误校正代码(ECC)算法对读取数据执行第二错误检测操作。
在本发明的一个实施例中,一种数据储存装置的操作方法可以包括:生成关于写入数据的恢复信息;以及将写入数据和所述恢复信息存储在多个存储器件中。恢复信息可以存储在多个存储器件中的基于擦除计数信息所选中的指定存储区域中。
附图说明
结合附图描述了各特征、各方面和各实施例,在附图中:
图1是图示根据本发明的一个实施例的数据储存装置的示图;
图2是示出由图1的ECC单元和位分布检查单元对读取数据执行的错误检测操作的结果以及与这些结果对应的后继处理的表格;
图3是图示图1的第一存储器件的框图;
图4A和4B是图示用于选择指定存储区域的方法的示图,其中图1的数据储存装置将恢复信息存储在所述指定存储区域中;
图5是用于描述其中图1的数据储存装置存储写入数据和恢复信息的方法的流程图;
图6是用于描述其中图1的数据储存装置存储写入数据和恢复信息的方法的示图;
图7是用于描述其中图1的位分布检查单元执行错误检测操作的方法的流程图。
具体实施方式
在下文中,将通过本发明的示例性实施例参照附图描述根据本发明的数据储存装置及其操作方法。然而,本发明可以通过不同的形式实施并且不应被解释为限于这里阐述的实施例。相反,这些实施例被提供用于详细描述本发明,使得本发明所属领域的技术人员能够实施本发明的技术概念。
将理解,本发明的实施例不限于图中所示细节,附图不一定依比例绘制,并且在一些实例中,比例可以被放大以便更清楚地示出本发明的某些特征。尽管使用了特定术语,但是将认识到,所使用的术语仅用于描述特定实施例,并且并非旨在限制本发明的范围。
图1是图示根据本发明的一个实施例的数据储存装置10的示图。
数据储存装置10可以被配置成响应于外部装置(未示出)的写入请求而存储从外部装置提供的数据。此外,数据储存装置10可以被配置成响应于外部装置的读取请求而将其中存储的数据提供给外部装置。外部装置是能够处理数据的电子装置,并且可以包括计算机、数字相机或移动电话。数据储存装置10可以在安装在外部装置中的状态下被制造和操作。替选地,数据储存装置10可以被制造在单个装置中并且在耦接到外部装置时操作。
数据储存装置10可以包括PCMCIA(个人计算机存储器卡国际协会)卡、CF(紧凑闪存)卡、智能介质卡、记忆棒、各种多媒体卡(MMC、eMMC、RS-MMC、MMC-micro)、SD(安全数字)卡(SD、Mini-SD、Micro-SD)、UFS(通用闪速储存器)或SSD(固态驱动器)。
数据储存装置10可以包括控制器100和储存介质200。
控制器100可以包括处理器110、存储器120、错误校正代码(ECC)单元130和位分布检查单元140。
处理器110可以控制数据储存装置10的整体操作。处理器110可以驱动用于控制数据储存装置10对存储器120的操作的软件程序。
处理器110可以生成关于要写入储存介质200的数据的恢复信息。以下该数据将被称为写入数据。在从储存介质200读取储存在储存介质200中的写入数据时,如果写入数据包含错误,则恢复信息可以用于错误校正操作。例如,恢复信息可以包括关于写入数据的奇偶数据。
处理器110可以控制所生成的恢复信息以存储在基于擦除计数信息125所选中的指定存储区域中,使得可以更稳定地存储所生成的恢复信息。处理器110可以基于擦除计数信息125选择其中要存储恢复信息的指定存储区域。
擦除计数信息125可以包括例如分别对存储器件210至240执行的擦除操作的计数。处理器110可以通过参考对各个存储器件210至240执行的擦除操作的计数来选择存储器件210至240中的任何一个作为指定存储区域。对于另一示例,擦除计数信息可以包括对存储器件210至240中的每个存储器件中包括的存储块执行的擦除操作的计数。处理器110可以通过参考对各个存储块执行的擦除操作的计数来选择存储块中的任何一个作为指定存储区域。
数据储存装置10可以使用擦除计数信息125来估计存储区域的预定单元的寿命或性能,并且基于擦除计数信息125将恢复信息存储在更稳定的存储区域中,从而提供改进的数据可靠性。
处理器110可以控制写入数据和所生成的恢复信息以存储在存储器件210至240中。处理器110可以控制恢复信息以存储在指定存储区域中,并且控制写入数据以存储在指定存储区域以外的存储区域中。下文将参照图4和5详细描述用于存储写入数据和恢复信息的方法。
当从位分布检查单元140接收到关于读取数据的错误检测报告时,处理器110可以基于与从储存介质200读取的数据对应的恢复信息来执行错误校正操作。处理器110可以读取与来自储存介质200的读取数据对应的恢复信息,以便执行错误校正操作。
存储器120可以用作处理器110的工作存储器、缓冲存储器或者缓存存储器。存储器120可以用作存储各种程序数据和由处理器110驱动的软件程序的工作存储器。存储器120可以用作缓冲在外部装置和储存介质200之间传送的数据的缓冲存储器。存储器120可以用作临时存储缓存数据的缓存存储器。存储器120可以存储处理器110参考的擦除计数信息125。
在由处理器110生成的写入数据和恢复信息存被储在储存介质200之前,ECC单元130可以基于ECC算法对写入数据和恢复信息编码。ECC单元130可以例如基于在存储器件210至240的每个中被执行写入操作的页来读取写入数据和恢复信息,并且基于页对写入数据和恢复信息编码。
ECC单元130可以基于ECC算法执行用于确定读取数据是否包含错误的错误检测操作。当确定读取数据包含错误时,ECC单元130可以通过基于ECC算法对读取数据解码来校正错误。
位分布检查单元140可以基于读取数据的位分布对读取数据执行错误检测操作。具体地,位分布检查单元140可以基于读取数据的位分布,即“0”和“1”的分布,计算读取数据的偏转因子。当算得的偏转因子超过阈值时,位分布检查单元140可以确定读取数据包含错误。位分布检查单元140可以根据确定结果而向处理器110传送错误检测报告。
偏转因子可以指示读取数据的位分布偏向特定值的程度。偏转因子可以指示读取数据中的“0”和“1”的分布比之间的较高的值。此时,“0”和“1”的分布比之和是100%。例如,读取数据“0000010000”的偏转因子可以对应于90%。对于另一示例,读取数据“1100011111”的偏转因子可以是70%。
就是说,当读取数据的偏转因子超过阈值并且指示过高的偏转因子时,读取数据极有可能包含错误。因而,位分布检查单元140可以基于读取数据的位分布来执行错误检测操作。
ECC单元130和位分布检查单元140可以从储存介质200接收读取数据,并且独立地对读取数据执行错误检测操作。ECC单元130和位分布检查单元140的错误检测操作可以互补地执行。例如,,当读取数据超出ECC单元130的错误校正能力时,位分布检查单元140可以检测ECC单元130不能检测到的错误。因而,较之仅使用ECC单元130执行错误检测操作的情况,数据储存装置10可以提供改进的错误检测能力并且保证改进的数据可靠性。
图2是示出由ECC单元130和位分布检查单元140对读取数据执行的错误检测操作的结果以及与这些结果对应的后继处理的表格。在图2中,“检测到错误”指通过错误检测操作已确定读取数据包含错误。
当ECC单元130检测到错误时,ECC单元130可以基于ECC算法校正错误。
当位分布检查单元140检测到错误时,从位分布检查单元140接收错误检测报告的处理器110可以使用恢复信息校正错误。
当ECC单元130和位分布检查单元140二者都检测到错误时,ECC单元130可以基于ECC算法校正错误,或者处理器110可以使用恢复信息校正错误。
当ECC单元130和位分布检查单元140二者都没有检测到错误时,处理器110可以将读取数据作为正常数据处理。
简言之,当ECC单元130检测到错误时,ECC单元130自身可以基于ECC算法执行错误校正操作。当位分布检查单元140检测到错误时,错误校正操作可以由处理器110利用恢复信息来执行。
参照图1,储存介质200可以包括第一至第四存储器件210至240。第一至第四存储器件210至240可以包括非易失性存储器件,诸如包括NAND闪存或NOR闪存的闪速存储器件、FeRAM(铁电随机存取存储器)、PCRAM(相变随机存取存储器)、MRAM(磁阻随机存取存储器)或ReRAM(电阻随机存取存储器)。图1图示了储存介质200包括四个存储器件210至240。然而,储存介质200中包括的存储器件的数目不限于此。第一至第四存储器件210至240中的每个可以在控制器100的控制下来写入从控制器100传送的数据或者读取其中存储的数据以将读取数据传送到控制器100。
图3是图示图1的第一存储器件210的框图。图1中所示的第二至第四存储器件220至240可以按照与第一存储器件210基本上相同的方式进行配置和操作。
第一存储器件210可以包括控制逻辑211、接口单元212、地址解码器213、数据输入/输出单元214和存储区域215。
控制逻辑211可以在控制器100的控制下控制第一存储器件210的整体操作,诸如写入操作、读取操作和擦除操作。
接口单元212可以与控制器100交换包括命令和地址的数据和各种控制信号。接口单元212可以将各种控制信号和数据传送到第一存储器件210的内部单元。
地址解码器213可以对接收到的行地址和列地址解码。地址解码器213可以控制字线WL根据行地址的解码结果被选择性地驱动。地址解码器213可以控制数据输入/输出单元214根据列地址的解码结果选择性地驱动位线BL。
数据输入/输出单元214可以将从接口单元212接收到的数据通过位线BL传送到存储区域215。数据输入/输出单元214可以将通过位线BL从存储区域215读取的数据传送到接口单元212。
存储区域215可以通过字线WL耦接到地址解码器213,并且通过位线BL耦接到数据输入/输出单元214。存储区域215可以包括例如三维存储器单元阵列。存储区域215可以包括多个存储块B1至Bk。存储块B1至Bk中的每个可以包括多个页P1至Pn。
第一存储器件210可以基于存储块执行擦除操作。第一存储器件210可以基于页执行写入操作或读取操作。擦除的自由存储块中包括的页可以按写入序列被写入。写入序列可以指基于偏移值而设定的页编号序列。
图4A和4B是图示用于选择指定存储区域的方法的示图,其中图1的数据储存装置10将恢复信息储存在该指定存储区域中。
图4A图示了对各个存储器件210至240执行的擦除操作的计数。通过参考对各个存储器件210至240执行的擦除操作的计数,处理器110可以选择具有最小擦除计数的存储器件(例如第二存储器件220)作为要存储恢复信息的指定存储区域。
图4B图示了对各个存储器件210至240中包括的自由存储块B1至B4执行的擦除操作的计数。通过参考对各个存储器件210至240执行的擦除操作的计数,处理器110可以选择具有最小擦除计数的存储块(例如第三存储块B3)作为指定存储区域。
例如,当选中的指定存储区域没有空间存储恢复信息时,处理器110可以重新选择指定存储区域。对于另一示例,处理器110可以按预定周期重新选择指定存储区域。
图5和6是用于描述其中图1的数据储存装置10存储写入数据WD和恢复信息RC的方法的流程图和示图。在图6中,作为示例描述了数据储存装置10基于对各个存储器件210至240执行的擦除操作的计数而选择第二存储器件220作为指定存储区域。
在步骤S110,处理器110可以生成关于写入数据WD的恢复信息RC。例如,处理器110可以生成关于存储器120中的写入数据WD的恢复信息RC。处理器110可以基于页生成恢复信息RC。恢复信息RC可以包括关于写入数据WD的奇偶数据。例如,处理器110可以按交错方式对存储器件210至240执行写入操作。
在步骤S120,处理器110可以控制写入数据WD和恢复信息RC以存储在存储器件210至240中。此时,恢复信息RC可以存储在指定存储区域220中,并且写入数据WD可以存储在指定存储区域220以外的存储区域中。例如,可以基于页划分写入数据WD,并且被划分的写入数据WD1至WD3可以分别存储在存储器件210、230和240中。写入数据WD和恢复信息RC可以存储在各个存储器件210至240的存储块中的具有同一偏移值的页中,例如各个存储块B1至B4的第一页P1。写入数据WD和恢复信息RC可以被ECC单元130编码并且随后被存储在各个存储器件210至240中。
图7是用于描述其中图1的位分布检查单元140执行错误检测操作的方法的流程图。
在步骤S210,位分布检查单元140可以从储存介质200接收读取数据。
在步骤S220,位分布检查单元140可以基于读取数据的位分布来计算偏转因子。偏转因子可以指示读取数据的位分布偏向特定值的程度。偏转因子可以指读取数据中的“0”和“1”的分布比之间的较高的值。
在步骤S230,位分布检查单元140可以确定读取数据的偏转因子是否超过阈值。在确定了读取数据的偏转因子超过阈值时,该过程可以前往步骤S240。在确定了读取数据的偏转因子没有超过阈值时,该过程可以结束。
在步骤S240,位分布检查单元140可以向处理器110传送错误检测报告。处理器110可以响应于错误检测报告而读取与读取数据对应的恢复信息并且对读取数据执行错误校正操作。
根据本发明的实施例,数据储存装置可以通过改进的恢复信息管理能力和改进的错误检测能力来保证数据可靠性。
尽管上文描述了某些实施例,但是本领域技术人员将理解,所描述的实施例仅是示例性的。因此,这里描述的装置和方法不应基于所描述的实施例而受到限制。相反,这里描述的装置和方法应结合以上描述和附图由权利要求限定。
通过以上实施例可以看出,本申请提供了以下的技术方案。
技术方案1.一种数据储存装置,包括:
存储器件,其适于存储数据并且读取所存储的数据作为读取数据;以及
位分布检查单元,其适于基于所述读取数据的位分布对所述读取数据执行第一错误检测操作。
技术方案2.根据技术方案1所述的数据储存装置,还包括:
错误校正代码ECC单元,其适于基于ECC算法对所述读取数据执行第二错误检测操作。
技术方案3.根据技术方案2所述的数据储存装置,其中所述位分布检查单元和所述ECC单元分别地并且独立地对所述读取数据执行所述第一错误检测操作和所述第二错误检测操作。
技术方案4.根据技术方案1所述的数据储存装置,其中所述位分布检查单元基于所述位分布来计算所述读取数据的偏转因子,并且当所述偏转因子超过阈值时确定为所述读取数据包含错误。
技术方案5.根据技术方案1所述的数据储存装置,还包括:
处理器,其适于:响应于所述位分布检查单元的第一错误检测操作的结果,基于与所述读取数据对应的奇偶数据来对所述读取数据执行错误校正操作。
技术方案6.根据技术方案5所述的数据储存装置,其中所述处理器生成所述奇偶数据并且当所述存储器件存储数据时将所述奇偶数据存储在所述存储器件中,
其中所述奇偶数据被存储在所述存储器件的指定存储区域中,所述指定存储区域是基于关于所述存储器件的擦除计数信息而被选中的。
技术方案7.根据技术方案2所述的数据储存装置,其中所述ECC单元响应于所述第二错误检测操作的结果而基于所述ECC算法来对所述读取数据执行第二错误校正操作。
技术方案8.一种数据储存装置的操作方法,包括:
基于从存储器件读取的数据的位分布对所述读取数据执行第一错误检测操作;以及
基于错误校正代码ECC算法对所述读取数据执行第二错误检测操作。
技术方案9.根据技术方案8所述的操作方法,其中所述第一错误检测操作和所述第二错误检测操作独立执行。
技术方案10.根据技术方案8所述的操作方法,其中执行所述第一错误检测操作包括:
基于所述位分布计算所述读取数据的偏转因子;以及
当所述偏转因子超过阈值时确定为所述读取数据包含错误。
技术方案11.根据技术方案8所述的操作方法,还包括:
响应于所述第一错误检测操作的结果,基于与所述读取数据对应的奇偶数据来对所述读取数据执行第一错误校正操作。
技术方案12.根据技术方案8所述的操作方法,还包括:
响应于所述第二错误检测操作的结果,基于所述ECC算法来对所述读取数据执行第二错误校正操作。
技术方案13.一种数据储存装置的操作方法,包括:
生成关于写入数据的恢复信息;以及
将所述写入数据和所述恢复信息存储在多个存储器件中,
其中所述恢复信息存储在所述多个存储器件中的基于擦除计数信息所选中的指定存储区域中。
技术方案14.根据技术方案13所述的操作方法,还包括:
在所述多个存储器件中选择被执行擦除操作的计数最小的存储器件作为所述指定存储区域。
技术方案15.根据技术方案14所述的操作方法,其中所述写入数据存储在所述多个存储器件中的除了被选择作为所述指定存储区域的存储器件以外的存储器件中。
技术方案16.根据技术方案13所述的操作方法,还包括:
从相应的存储器件中选择自由存储块;以及
在所选中的自由存储块中选择被执行擦除操作的计数最小的自由存储块作为指定存储区域。
技术方案17.根据技术方案16所述的操作方法,其中所述写入数据基于页被划分并且被存储在所选中的自由存储块中的除了被选择为所述指定存储区域的自由存储块以外的自由存储块中。
技术方案18.根据技术方案16所述的操作方法,其中所述写入数据和所述恢复信息被存储在所选中的自由存储块中的具有同一偏移值的页中。
技术方案19.根据技术方案13所述的操作方法,还包括:
在被包括在所述多个存储器件中的相应的存储块中选择被执行擦除操作的计数最小的存储块作为所述指定存储区域。
Claims (10)
1.一种数据储存装置,包括:
存储器件,其适于存储数据并且读取所存储的数据作为读取数据;以及
位分布检查单元,其适于基于所述读取数据的位分布对所述读取数据执行第一错误检测操作。
2.根据权利要求1所述的数据储存装置,还包括:
错误校正代码ECC单元,其适于基于ECC算法对所述读取数据执行第二错误检测操作。
3.根据权利要求2所述的数据储存装置,其中所述位分布检查单元和所述ECC单元分别地并且独立地对所述读取数据执行所述第一错误检测操作和所述第二错误检测操作。
4.根据权利要求1所述的数据储存装置,其中所述位分布检查单元基于所述位分布来计算所述读取数据的偏转因子,并且当所述偏转因子超过阈值时确定为所述读取数据包含错误。
5.根据权利要求1所述的数据储存装置,还包括:
处理器,其适于:响应于所述位分布检查单元的第一错误检测操作的结果,基于与所述读取数据对应的奇偶数据来对所述读取数据执行错误校正操作。
6.根据权利要求5所述的数据储存装置,其中所述处理器生成所述奇偶数据并且当所述存储器件存储数据时将所述奇偶数据存储在所述存储器件中,
其中所述奇偶数据被存储在所述存储器件的指定存储区域中,所述指定存储区域是基于关于所述存储器件的擦除计数信息而被选中的。
7.根据权利要求2所述的数据储存装置,其中所述ECC单元响应于所述第二错误检测操作的结果而基于所述ECC算法来对所述读取数据执行第二错误校正操作。
8.一种数据储存装置的操作方法,包括:
基于从存储器件读取的数据的位分布对所述读取数据执行第一错误检测操作;以及
基于错误校正代码ECC算法对所述读取数据执行第二错误检测操作。
9.根据权利要求8所述的操作方法,其中所述第一错误检测操作和所述第二错误检测操作独立执行。
10.一种数据储存装置的操作方法,包括:
生成关于写入数据的恢复信息;以及
将所述写入数据和所述恢复信息存储在多个存储器件中,
其中所述恢复信息存储在所述多个存储器件中的基于擦除计数信息所选中的指定存储区域中。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140160064A KR20160059050A (ko) | 2014-11-17 | 2014-11-17 | 데이터 저장 장치 및 그것의 동작 방법 |
KR10-2014-0160064 | 2014-11-17 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN106201761A true CN106201761A (zh) | 2016-12-07 |
Family
ID=55961778
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510232815.7A Pending CN106201761A (zh) | 2014-11-17 | 2015-05-08 | 数据储存装置及其操作方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9619323B2 (zh) |
KR (1) | KR20160059050A (zh) |
CN (1) | CN106201761A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112088364A (zh) * | 2018-06-29 | 2020-12-15 | 国际商业机器公司 | 使用机器学习模块来确定是否执行存储单元的错误检查 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10678633B2 (en) | 2017-11-30 | 2020-06-09 | SK Hynix Inc. | Memory system and operating method thereof |
GB201905209D0 (en) * | 2019-04-12 | 2019-05-29 | Vaion Ltd | Method of strong items of data |
KR20220058224A (ko) * | 2020-10-30 | 2022-05-09 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 이에 포함된 메모리 컨트롤러의 동작 방법 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1811978A (zh) * | 2006-03-10 | 2006-08-02 | 清华大学 | 一种降低集成电路中存储器功耗的方法 |
US20070147434A1 (en) * | 2003-11-14 | 2007-06-28 | Hidehiro Toyoda | Data transmission method and data transmission device |
CN101088224A (zh) * | 2004-12-22 | 2007-12-12 | 三星电子株式会社 | 用于解码里德-所罗门码元的装置和方法 |
CN101622608A (zh) * | 2007-12-28 | 2010-01-06 | 株式会社东芝 | 存储器*** |
US20140089560A1 (en) * | 2012-09-25 | 2014-03-27 | Adesto Technologies Corporation | Memory devices and methods having write data permutation for cell wear reduction |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FI20031260A (fi) * | 2003-09-04 | 2005-03-05 | Nokia Corp | Median suoratoisto palvelimelta asiakaslaitteelle |
US8578247B2 (en) * | 2008-05-08 | 2013-11-05 | Broadcom Corporation | Bit error management methods for wireless audio communication channels |
US8484542B2 (en) | 2011-02-08 | 2013-07-09 | Sandisk Technologies Inc. | Data recovery using additional error correction coding data |
KR101941270B1 (ko) | 2012-01-03 | 2019-04-10 | 삼성전자주식회사 | 멀티-레벨 메모리 장치를 제어하는 메모리 제어기 및 그것의 에러 정정 방법 |
US9369150B2 (en) * | 2014-07-29 | 2016-06-14 | Freescale Semiconductor, Inc. | Data storage device and method for protecting a data item against unauthorized access |
-
2014
- 2014-11-17 KR KR1020140160064A patent/KR20160059050A/ko not_active Application Discontinuation
-
2015
- 2015-02-25 US US14/631,389 patent/US9619323B2/en active Active
- 2015-05-08 CN CN201510232815.7A patent/CN106201761A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070147434A1 (en) * | 2003-11-14 | 2007-06-28 | Hidehiro Toyoda | Data transmission method and data transmission device |
CN101088224A (zh) * | 2004-12-22 | 2007-12-12 | 三星电子株式会社 | 用于解码里德-所罗门码元的装置和方法 |
CN1811978A (zh) * | 2006-03-10 | 2006-08-02 | 清华大学 | 一种降低集成电路中存储器功耗的方法 |
CN101622608A (zh) * | 2007-12-28 | 2010-01-06 | 株式会社东芝 | 存储器*** |
US20140089560A1 (en) * | 2012-09-25 | 2014-03-27 | Adesto Technologies Corporation | Memory devices and methods having write data permutation for cell wear reduction |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112088364A (zh) * | 2018-06-29 | 2020-12-15 | 国际商业机器公司 | 使用机器学习模块来确定是否执行存储单元的错误检查 |
Also Published As
Publication number | Publication date |
---|---|
US20160139984A1 (en) | 2016-05-19 |
US9619323B2 (en) | 2017-04-11 |
KR20160059050A (ko) | 2016-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107025185B (zh) | 数据存储装置及其操作方法 | |
CN105718387B (zh) | 数据储存器件及其操作方法 | |
US10303378B2 (en) | Data storage device | |
CN109933280A (zh) | 数据存储装置及其操作方法 | |
US10902924B2 (en) | Memory system varying pass voltage based on erase count of target memory block and operating method thereof | |
US9042160B1 (en) | Memory device with resistive random access memory (ReRAM) | |
US10902928B2 (en) | Memory system, operation method thereof, and nonvolatile memory device | |
CN107980126B (zh) | 用于调度多裸芯储存装置的方法、数据储存装置及设备 | |
US9741440B2 (en) | Memory device and read method of memory device | |
TWI707268B (zh) | 資料儲存裝置及其操作方法 | |
US11810627B2 (en) | Selective read disturb sampling | |
KR20100133707A (ko) | 비휘발성 메모리 장치 및 그것의 최상위 비트 프로그램 상태 판별 방법 | |
CN106201761A (zh) | 数据储存装置及其操作方法 | |
US9507710B2 (en) | Command execution using existing address information | |
KR20200132171A (ko) | 메모리 시스템, 메모리 컨트롤러 및 메모리 장치 | |
CN106683698A (zh) | 存储器件及其操作方法 | |
KR20220032268A (ko) | 메모리 시스템 및 메모리 시스템의 동작 방법 | |
US20190163534A1 (en) | Memory system and operating method thereof | |
US20160322087A1 (en) | Data storage device and operating method thereof | |
US9501373B2 (en) | Data storage device and operating method thereof | |
KR102246843B1 (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
CN114741025B (zh) | 管理存储器对象 | |
CN114296631B (zh) | 存储器***及其操作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20161207 |
|
WD01 | Invention patent application deemed withdrawn after publication |