CN106160736A - 锁相回路电路及其信号频率调整方法 - Google Patents
锁相回路电路及其信号频率调整方法 Download PDFInfo
- Publication number
- CN106160736A CN106160736A CN201510132801.8A CN201510132801A CN106160736A CN 106160736 A CN106160736 A CN 106160736A CN 201510132801 A CN201510132801 A CN 201510132801A CN 106160736 A CN106160736 A CN 106160736A
- Authority
- CN
- China
- Prior art keywords
- signal
- frequency
- phase
- digital
- locked loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
提出一种锁相回路电路,其包括相位频率侦测器、频率控制电路、数字控制电路以及压控振荡器。相位频率侦测器依据输入参考信号以及反馈信号产生误差信号,其中反馈信号是依据振荡信号而产生的。频率控制电路耦接相位频率侦测器,且接收误差信号以产生频率调整信号。数字控制电路耦接相位频率侦测器,接收误差信号以产生数字计数信号。压控振荡器耦接频率控制电路以及数字控制电路,并且基于频率调整信号以及数字计数信号以产生振荡信号。
Description
技术领域
本发明是有关于一种锁相回路电路,且特别是有关于一种锁相回路电路及其信号频率调整方法。
背景技术
在锁相回路(phase lock loop;PLL)的集成电路设计中,电容往往是占去电路面积最多的元件。因此,若要缩小PLL的电路面积的话,则势必要解决电路中电容空间的问题。一般来说,对于上述问题的解决方式可以是将电容移至集成电路的外部,并藉由增设集成电路接脚的方式来与PCB板上的外部电容进行连接,但此种作法便会提高电路设计的成本。另一种解决方式则是将锁相回路中的压控振荡器(voltage controlledoscillator;VCO)的增益(gain)降低,进而缩小电容需求而缩减面积。
然而,在将VCO增益大幅降低的情况下,很容易让锁相回路的耐受性(tolerance)变差,进而使得锁相回路很容易受到电路制程变异的影响而难以锁定输出信号的频率。换句话说,为了让集成电路能够抵抗制程、电压及温度(process,voltage and temperature;PVT)变异所引起的频率飘移,便需要足够的PVT耐受性。因此,在设计锁相回路时,如何降低VCO增益以利缩小面积,同时还要维持足够大的耐受性,便是目前厂商所遭遇到的问题。
发明内容
本发明提出一种锁相回路电路以及信号频率调整方法,藉此缩小电路面积并兼具动态调整输出信号的频率。
本发明提供一种锁相回路电路,此锁相回路电路包括相位频率侦测器、频率控制电路、数字控制电路以及压控振荡器。相位频率侦测器依据输入参考信号以及反馈信号产生误差信号,其中反馈信号是依据振荡信号而产生的。频率控制电路耦接相位频率侦测器,接收误差信号以产生频率调整信号。数字控制电路耦接相位频率侦测器,接收误差信号以产生数字计数信号。压控振荡器耦接频率控制电路以及数字控制电路,基于频率调整信号以及数字计数信号以产生该振荡信号。
在本发明的一实施例中,上述的数字控制电路包括第一数字积分器。第一数字积分器,耦接在相位频率侦测器以及压控振荡器之间,接收并依据误差信号而逐步增加或降低该数字计数信号中的一数字。
在本发明的一实施例中,上述的第一数字积分器为二进位加减计数器。
在本发明的一实施例中,上述的锁相回路电路更包括反馈回路。反馈回路耦接于相位频率侦测器以及压控振荡器之间,反馈回路依据压控振荡器所产生的振荡信号而产生反馈信号。
在本发明的一实施例中,上述的反馈回路为分频器。
在本发明的一实施例中,上述的频率控制电路包括第一电荷泵。第一电荷泵耦接相位频率侦测器,依据误差信号于其输出端产生第一频率调整信号至压控振荡器。
在本发明的一实施例中,上述的频率控制电路更包括第二电荷泵。第二电荷泵耦接相位频率侦测器,依据误差信号以于其输出端产生第二频率调整信号至压控振荡器。
在本发明的一实施例中,上述的相位频率侦测器包括模拟相位频率侦测器以及数字相位频率侦测器。模拟相位频率侦测器依据输入参考信号以及反馈信号以产生模拟的误差信号。数字相位频率侦测器依据输入参考信号以及反馈信号以产生数字的误差信号。其中第一电荷泵接收模拟的误差信号以产生第一频率调整信号至压控振荡器。
在本发明的一实施例中,上述的频率控制电路更包括第二数字积分器。第二数字积分器耦接相位频率侦测器,依据数字的误差信号产生第二频率调整信号至压控振荡器。
在本发明的一实施例中,上述的频率控制电路包括数字增益调整器、第二数字计分器以及加法器。数字增益调整器耦接相位频率侦测器,接收误差信号以产生第一频率调整信号。第二数字积分器,耦接相位频率侦测器,依据误差信号以产生第二频率调整信号。加法器耦接数字增益调整器以及第二数字积分器,依据第一频率调整信号以及第二频率调整信号产生频率调整信号,并将频率调整信号传输至压控振荡器。
基于上述,本发明在锁相回路电路中利用三个回路(Tri-Loop),搭配数字控制电路取代模拟控制电路,以免去模拟控制电路中庞大的电容所导致的体积问题以及频宽问题。数字控制电路可以随时处于操作状态,并且数字控制电路采取具计数功能的设计方式,以渐进式的调整频率调整信号,进一步的让振荡信号的频率能够被动态的调整。另外,频率控制电路同样可以采用数字控制电路的设计方式进行设计,而相位频率侦测器也同样可以采用模拟或/及数字的设计方式,以因应不同锁相回路电路的需求。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附图式作详细说明如下。
附图说明
图1绘示本发明一相关例的锁相回路电路的电路方块示意图。
图2绘示本发明一实施例的锁相回路电路的电路方块示意图。
图3绘示本发明另一实施例的锁相回路电路的电路方块示意图。
图4绘示本发明又一实施例的锁相回路电路的电路方块示意图。
图5绘示本发明再一实施例的锁相回路电路的电路方块示意图。
图6绘示本发明其他实施例的锁相回路电路的信号频率调整方法的步骤流程图。
附图标记说明
100、200、300、400、500:锁相回路电路
110、210、310、410、510:相位频率侦测器
120、220、320、420、520:频率控制电路
230:数字控制电路
140、240、340:压控振荡器
150、250、350、450、550:反馈回路
121、122、123、321、322:电荷泵
513:模拟相位频率侦测器
515:数字相位频率侦测器
C1、C2:电容
R1、R2:电阻
Icp2:电流
330、430、530:第一数字积分器
423:数字增益调整器
424、524:第二数字积分器
425:加法器
CLKREF:参考信号
Sfe:反馈信号
Ser、Ser-a、Ser-d、Sdig1、Sdig2:误差信号
Scou:数字计数信号
PLLOUT:振荡信号
Scp、Scp1、Scp2-、Sadj、Sadj1、Sadj2:频率调整信号
Kvco1、Kvco2、Kvco3、Kvco12:增益调整信号
S610、S620、S630:步骤
具体实施方式
请参考图1,图1绘示本发明一相关例的锁相回路电路100的电路方块示意图。锁相回路电路100具有相位频率侦测器110、频率控制电路120、压控振荡器140以及反馈回路150。相位频率侦测器100接收输入参考信号CLKREF以及反馈信号Sfe,并据此输出误差信号Ser。频率控制电路120则可调整输出至压控振荡器140的信号以调整锁相频率电路100所输出的振荡信号PLLOUT。进一步来说,频率侦测器120具有第一电荷泵(charge pump)121、第二电荷泵122以及第三电荷泵123,并且分别连接电阻R1、电容C1以及电容C2。压控振荡器可以依据第一电荷泵121、第二电荷泵122以及第三电荷泵123所输出的电压或电流以及压控振荡器140预设之增益调整信号Kvco1、Kvco2以及Kvco3输出振荡信号PLLOUT。
一般来说,如果欲使锁相回路电路100具有足够的耐受性,压控振荡器140就必须响应于大的增益调整信号(例如,Kvco3)。而频率控制电路120则必须提高电容(例如,C1或C2)的电容值,势必会产生前述庞大的电容设计会占据过多的电路面积的问题。
请参考图2,图2绘示本发明一实施例的锁相回路电路200的电路方块示意图。本实施例的锁相回路电路200包括相位频率侦测器210、频率控制电路220、数字控制电路230、压控振荡器240以及反馈回路250。相位频率控制器210依据输入参考信号CLKREF以及反馈信号Sfe产生误差信号Ser,而反馈信号Sfe是依据振荡信号PLLOUT所产生,其中,在一实施例中,输入参考信号CLKREF可以是由外部电路或其它装置所提供。频率控制电路220耦接相位频率侦测器210,接收误差信号Ser并且基于误差信号Ser产生频率调整信号Scp。数字控制电路230接收误差信号Ser并基于误差信号Ser产生数字计数信号Scou。压控振荡器240耦接频率控制电路220以及数字控制电路230,并且基于频率调整信号Scp以及数字计数信号Scou产生振荡信号PLLOUT。举例来说,相位频率侦测器210可以藉由侦测输入参考信号CLKREF与反馈信号Sfe,来判断振荡信号PLLOUT是否符合输入参考信号CLKREF。若调整振荡信号PLLOUT不符合输入参考信号CLKREF,则频率控制电路220以及数字控制电路230分别调整其所输出的频率调整信号Scp以及数字计数信号Scou,进而使压控振荡器240调整输出之振荡信号PLLOUT。换句话说,本实施例的锁相回路电路200具有两组频率控制电路(例如,频率控制电路220以及数字控制电路230)同时调整振荡信号PLLOUT。
于本实施例中,压控振荡器240可依照频率调整信号Scp(例如,电压或电流)与振荡信号PLLOUT之间的比率,调整频率调整信号Scp来对应地调整振荡信号PLLOUT。并且压控振荡器240同时依照数字计数信号Scou中所表示的数字信息来对应地调整振荡信号PLLOUT。
在本实施例中,反馈回路250耦接于相位频率侦测器210以及压控振荡器240之间,并且反馈回路250依据压控振荡器240所产生的振荡信号PLLOUT来产生反馈信号Sfe。本实施例中的反馈回路250可以由分频器(frequency divider)来实现。分频器可以将振荡信号PLLOUT适当除以一个正整数后输出作为反馈信号Sfe。
本实施例中的数字控制电路230可以是一个具备计数器(counter)功能的电路,并且透过“加1递增”或“减1递减”的方式对数字计数信号Scou进行调整。
值得注意的是,本实施例中的数字控制电路230随时保持在运作状态,换句话说,锁相回路电路200的频率控制电路220以及数字控制电路230可以同时保持在运作状态,以随时对振荡信号PLLOUT进行动态调整。
具体而言,藉由数字控制电路230作为锁相回路电路200的频率控制电路之一,来取代一般体积大的电容元件,可以缩小锁相回路电路200的面积,同时又不影响锁相回路电路200的压控振荡器240的增益。并且,压控振荡器240所输出的振荡信号PLLOUT是基于频率调整信号Scp以及数字计数信号Scou所产生,以使振荡信号PLLOUT具备足够的频宽,达到兼具电路面积、成本及动态调整的益处。
为了详细描述本发明,图3至图5分别为图2的多种实施方式,应用本实施例者可依照这些实施例来详细理解本发明实施例的精神。图3绘示本发明另一实施例的锁相回路电路300的电路方块示意图。锁相回路电路300包括相位频率侦测器310、频率控制电路320、第一数字积分器(integrator)330、压控振荡器340以及反馈回路350。
如图3所示,在本实施例中,相位频率侦测器310接收输入参考信号CLKREF以及反馈信号Sfe后,产生误差信号Ser。频率控制电路320包括第一电荷泵321以及第二电荷泵322,但值得注意的是,本发明并不限制频率控制电路320中的电荷泵数目,在其他实施例中,可以仅使用一组或两组以上的电荷泵来实现频率控制电路320。在一实施例中,第一电荷泵321耦接相位频率侦测器310,接收误差信号Ser以在其输出端产生第一频率调整信号Scp1。在一实施例中,增益调整信号Kvco1以及Kvco2可被设定为控制压控振荡器340保持低增益,而增益调整信号Kvco3可被设定为控制压控振荡器340保持高增益(例如,大于增益调整信号Kvco1以及Kvco2几千倍)。在上述调整增益的机制中,压控振荡器340可以依据频率控制电路320以及第一数字积分器330,使其输出的振荡信号PLLOUT获得调整。
在本实施例中,第一数字积分器330可以对应前述实施例的数字控制电路230(示于图2),并且第一数字积分器330可以由数字计数器(digital counter)加以实现。第一数字积分器330耦接在相位频率侦测器310以及压控振荡器340之间,接收误差信号Ser,以逐步增加或降低计数信号中的数字。本发明实施例是以二进位制的加减计数器来设计第一数字积分器330,但应用本实施例者并不仅受限于此,第一数字积分器330也可以藉由其他类型的计数器来实现。在锁相回路电路300调整振荡信号PLLOUT的机制中,第一数字积分器330可以输出计数值加1的数字计数信号Scou至压控振荡器340。举例来说,若第一数字积分器330的初始数值为0000,在接收到计数值加1的数字信号后的数值会变成0001,再接收到计数值加1的信号则变成0010,藉此压控振荡器340就可呼应数字计数信号Scou的改变相应调整振荡信号PLLOUT。具体而言,第一数字积分器330可以透过“加1递增”或“减1递减”的方式来渐进地调整数字计数信号Scou,同时配合频率控制电路320的操作,使压控振荡器340可以依据数字计数信号Scou、频率调整信号Scp1以及频率调整信号Scp2来调整振荡信号PLLOUT。
相对于图1的锁相频率电路100,在本实施例中便以第一数字计分器330取代传统电荷泵耦接电容的设计,即数字电路取代模拟电路,如此一来便可以在不用考虑电容大小的情况下节省电路面积,同时不影响锁相回路电路的频宽。
于本发明实施例所述的锁相回路电路中,频率控制电路并不限于一定都用模拟电路来设计,也可以都以数字电路的方式实现,请参考图4,图4绘示本发明又一实施例的锁相回路电路400的电路方块示意图。在本实施例中,频率控制电路420可以全部以数字电路的设计来实现,频率控制电路420包括数字增益调整器423、第二数字积分器424以及加法器425。另外,在较大频率调整方面可藉由第一数字积分器430加以实现,第一数字积分器430的细部操作可参考前述实施例的第一数字积分器,在此不在赘述。
在本实施例中,相位频率侦测器410依据输入参考信号CLKREF以及反馈信号Sfe产生数字的误差信号Sdig1以及误差信号Sdig2。数字增益调整器423耦接相位频率侦测器410,并接收误差信号Sdig1与Sdig2以产生第一频率调整信号Sadj1。第二数字积分器424耦接相位频率侦测器410,并依据误差信号Sdig1与Sdig2以产生第二频率调整信号Sadj2。加法器425耦接数字增益调整器423以及第二数字积分器424,且相加第一频率调整信号Sadj1以及第二频率调整信号Sadj2以产生频率调整信号Sadj,输出至压控振荡器440。另外,第二数字积分器424的设计同样也可以相似于第一数字积分器430的计数器方式来实现,关于计数器的操作方式请参考前述实施例,在此不再赘述。
本发明的锁相回路电路中,相位频率侦测器不仅可以由模拟相位频率侦测器或数字相位频率侦测器其中之一来实现,更可以两者同时设计于锁相回路电路中。详细而言,请参考图5,图5绘示本发明再一实施例的锁相回路电路500的电路方块示意图。相位频率侦测器510可以包括模拟相位频率侦测器513以及数字相位频率侦测器515。模拟相位频率侦测器513依据输入参考信号CLKREF以及反馈信号Sfe,以产生模拟的误差信号Ser-a。而数字相位频率侦测器515依据输入参考信号CLKREF以及反馈信号Sfe,以产生数字的误差信号Ser-d。
第一电荷泵521接收模拟的误差信号Ser-a并基于误差信号Ser-a于输出端产生第一频率调整信号Scp。数字的误差信号Ser-d则分别输入至第一数字积分器530以及第二数字积分器524,第二数字积分器524依据数字的误差信号Ser-d以产生第二频率调整信号Sadj。第一数字积分器530依据数字的误差信号Ser-d以产生数字计数信号Scou。综上所述,本实施例的压控振荡器540可以依据频率控制电路520、第二数字积分器524以及第一数字积分器530调整第一频率调整信号Scp、第二频率调整信号Sadj以及数字计数信号Scou,以进一步调整振荡信号PLLOUT。值得注意的是,本实施例中的数字相位频率侦测器515可以是由开关是相位频率侦测器(bang-bang phase frequency detector)或是二进位式相位频率侦测器等方式来实现,在此不以为限。
换句话说,本实施例中同时利用模拟与数字的相位频率侦测器来接收参考信号CLKREF以及反馈回路550的反馈信号Sfe,并输出模拟与数字的误差信号至频率控制电路520、第二数字积分器524以及第一数字积分器530,达到锁相回路电路500的频率调整机制。
请参考图6,图6绘示本发明其他实施例的锁相回路电路的信号频率调整方法的步骤流程图。本实施例中的信号频率调整方法至少适用于前述实施例中的锁相回路电路。关于信号频率调整方法的步骤,于步骤S610中,相位频率侦测器依据输入参考信号以及反馈信号以产生误差信号。于步骤S620中,频率控制电路与数字控制电路依据误差信号以分别产生频率调整信号以及数字计数信号。于步骤S630中,压控振荡器依据该频率调整信号以及该数字计数信号产生该振荡信号。本发明实施例的详细步骤流程可参照上述其他实施例。
综上所述,本发明在锁相回路电路中使用三个回路搭配利用数字控制电路取代模拟控制电路,以免去模拟控制电路中庞大的电容所导致的体积问题以及频宽问题。数字控制电路可以随时处于操作状态,并且数字控制电路采取具计数功能的设计方式,以渐进式的调整频率调整信号,使振荡信号能够被动态的调整。另外,频率控制电路同样可以采用数字控制电路的设计方式进行设计,而相位频率侦测器也同样可以采用模拟或/及数字的设计方式,以因应不同锁相回路电路的需求。
虽然本发明已以实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,故本发明的保护范围当视后附的权利要求所界定者为准。
Claims (11)
1.一种锁相回路电路,包括:
相位频率侦测器,依据输入参考信号以及反馈信号产生误差信号,其中该反馈信号是依据振荡信号而产生的;
频率控制电路,耦接该相位频率侦测器,接收该误差信号以产生频率调整信号;
数字控制电路,耦接该相位频率侦测器,接收该误差信号以产生数字计数信号;以及
压控振荡器,耦接该频率控制电路以及该数字控制电路,基于该频率调整信号以及该数字计数信号以产生该振荡信号。
2.如权利要求1所述的锁相回路电路,其特征在于,该数字控制电路包括:
第一数字积分器,耦接在该相位频率侦测器以及该压控振荡器之间,接收并依据该误差信号而逐步增加或降低该数字计数信号中的一数字。
3.如权利要求2所述的锁相回路电路,其特征在于,该第一数字积分器为二进位加减计数器。
4.如权利要求2所述的锁相回路电路,其特征在于,该锁相回路电路更包括:
反馈回路,耦接于该相位频率侦测器以及该压控振荡器之间,该反馈回路依据该压控振荡器所产生的该振荡信号而产生该反馈信号。
5.如权利要求4所述的锁相回路电路,其特征在于,该反馈回路为分频器。
6.如权利要求1所述的锁相回路电路,其特征在于,该频率控制电路包括:
第一电荷泵,耦接该相位频率侦测器,依据该误差信号于其输出端产生第一频率调整信号至该压控振荡器。
7.如权利要求6所述的锁相回路电路,其特征在于,该频率控制电路更包括:
第二电荷泵,耦接该相位频率侦测器,依据该误差信号以于其输出端产生第二频率调整信号至该压控振荡器。
8.如权利要求6所述的锁相回路电路,其特征在于,该相位频率侦测器包括:
模拟相位频率侦测器,依据该输入参考信号以及该反馈信号以产生模拟的该误差信号;以及
数字相位频率侦测器,依据该输入参考信号以及该反馈信号以产生数字的该误差信号,
其中该第一电荷泵接收模拟的该误差信号以产生第一频率调整信号至该压控振荡器。
9.如权利要求8所述的锁相回路电路,其特征在于,该频率控制电路更包括:
第二数字积分器,耦接该相位频率侦测器,依据数字的该误差信号产生第二频率调整信号至该压控振荡器。
10.如权利要求1所述的锁相回路电路,其特征在于,该频率控制电路包括:
数字增益调整器,耦接该相位频率侦测器,接收该误差信号以产生第一频率调整信号;
第二数字积分器,耦接该相位频率侦测器,依据该误差信号以产生第二频率调整信号;以及
加法器,耦接该数字增益调整器以及该第二数字积分器,依据该第一频率调整信号以及该第二频率调整信号产生该频率调整信号,并将该频率调整信号传输至该压控振荡器。
11.一种信号频率调整方法,适用于锁相回路电路,该信号频率调整方法包括:
依据输入参考信号以及反馈信号以产生误差信号,其中该反馈信号是依据振荡信号而产生的;
依据该误差信号以分别产生频率调整信号以及数字计数信号;
依据该频率调整信号以及该数字计数信号以产生该振荡信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510132801.8A CN106160736A (zh) | 2015-03-25 | 2015-03-25 | 锁相回路电路及其信号频率调整方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510132801.8A CN106160736A (zh) | 2015-03-25 | 2015-03-25 | 锁相回路电路及其信号频率调整方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN106160736A true CN106160736A (zh) | 2016-11-23 |
Family
ID=57339725
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510132801.8A Pending CN106160736A (zh) | 2015-03-25 | 2015-03-25 | 锁相回路电路及其信号频率调整方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106160736A (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040051590A1 (en) * | 2000-07-10 | 2004-03-18 | Silicon Laboratories, Inc. | Digitally-synthesized loop filter circuit particularly useful for a phase locked loop |
CN1540868A (zh) * | 2003-04-01 | 2004-10-27 | 精工爱普生株式会社 | 使用全数字频率检测器和模拟相位检测器的频率合成器 |
US6826246B1 (en) * | 1999-10-15 | 2004-11-30 | Agere Systems, Inc. | Phase locked loop with control voltage centering |
US20070205816A1 (en) * | 2006-03-04 | 2007-09-06 | Samsung Electronics Co., Ltd. | Phase-locked loop circuit, delay-locked loop circuit and method of tuning output frequencies of the same |
CN101188420A (zh) * | 2006-11-16 | 2008-05-28 | 普诚科技股份有限公司 | 可自动校正振荡频率范围的回路***及其相关方法 |
CN101262225A (zh) * | 2008-04-11 | 2008-09-10 | 湖南大学 | 锁相环频率合成器 |
CN101873132A (zh) * | 2009-04-23 | 2010-10-27 | 瑞萨电子株式会社 | Pll电路 |
CN103684436A (zh) * | 2012-09-10 | 2014-03-26 | 国际商业机器公司 | 锁相环电路和使用锁相环来生成时钟信号的方法 |
-
2015
- 2015-03-25 CN CN201510132801.8A patent/CN106160736A/zh active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6826246B1 (en) * | 1999-10-15 | 2004-11-30 | Agere Systems, Inc. | Phase locked loop with control voltage centering |
US20040051590A1 (en) * | 2000-07-10 | 2004-03-18 | Silicon Laboratories, Inc. | Digitally-synthesized loop filter circuit particularly useful for a phase locked loop |
CN1540868A (zh) * | 2003-04-01 | 2004-10-27 | 精工爱普生株式会社 | 使用全数字频率检测器和模拟相位检测器的频率合成器 |
US20070205816A1 (en) * | 2006-03-04 | 2007-09-06 | Samsung Electronics Co., Ltd. | Phase-locked loop circuit, delay-locked loop circuit and method of tuning output frequencies of the same |
CN101188420A (zh) * | 2006-11-16 | 2008-05-28 | 普诚科技股份有限公司 | 可自动校正振荡频率范围的回路***及其相关方法 |
CN101262225A (zh) * | 2008-04-11 | 2008-09-10 | 湖南大学 | 锁相环频率合成器 |
CN101873132A (zh) * | 2009-04-23 | 2010-10-27 | 瑞萨电子株式会社 | Pll电路 |
CN103684436A (zh) * | 2012-09-10 | 2014-03-26 | 国际商业机器公司 | 锁相环电路和使用锁相环来生成时钟信号的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102739246B (zh) | 时钟产生装置与频率校正方法 | |
CN104202048B (zh) | 一种宽带全集成锁相环频率综合器 | |
US7483508B2 (en) | All-digital frequency synthesis with non-linear differential term for handling frequency perturbations | |
CN102195642B (zh) | 锁相环电路及其控制方法、半导体集成电路和电子设备 | |
CN105743463A (zh) | 时钟占空比校准及倍频电路 | |
US20100123490A1 (en) | Control circuitry | |
JP2002232290A (ja) | Pll回路 | |
CN102868395A (zh) | 锁相环频率综合器及开环频率粗调方法 | |
EP2740220B1 (en) | Injection-locking a slave oscillator to a master oscillator with no frequency overshoot | |
US20150229318A1 (en) | Oscillator circuit and frequency synthesizer | |
CN210899136U (zh) | 一种锁相环电路、芯片、电路板以及电子设备 | |
US9041474B2 (en) | Phase locked loop with bandwidth control | |
US8373511B2 (en) | Oscillator circuit and method for gain and phase noise control | |
CN102655402B (zh) | 收发装置、其压控振荡装置与其控制方法 | |
CN108988853B (zh) | 数字辅助锁定电路 | |
CN106160736A (zh) | 锁相回路电路及其信号频率调整方法 | |
US6771102B2 (en) | Common mode feedback technique for a low voltage charge pump | |
CN203775188U (zh) | 时钟发生器 | |
CN102801416B (zh) | 锁相回路电路 | |
US9019029B2 (en) | Systems and methods for impedance switching | |
US20080111637A1 (en) | Voltage controlled oscillator and pll having the same | |
WO2018177195A1 (zh) | 一种电荷泵、基于电荷泵的处理方法及锁相环电路、存储介质 | |
CN201174688Y (zh) | 数字辅助pll锁相环电路 | |
CN109547017A (zh) | 一种应用于fpga的双环路锁相环模拟核心电路及锁相环 | |
Shan et al. | A charge pump phase-locked loop with dual-voltage controlled VCO applied to 28nm process FPGA |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20161123 |