CN106159044B - Led芯片结构及其制作方法 - Google Patents

Abstract

本发明提供一种LED芯片结构及其制作方法，其中制作方法包括：提供包括正面、背面的衬底；依次形成N型半导体层、有源层和P型半导体层；形成N电极、P电极；形成折射率小于衬底的折射率的缓冲层。LED芯片结构包括：衬底、N型半导体层、有源层以及P型半导体层；与N型半导体层电连接的N电极以及与P型半导体层电连接的P电极；形成于衬底背面的缓冲层，缓冲层的折射率小于衬底的折射率。本发明的有益效果在于，增加折射率小于衬底的缓冲层，减小从衬底中透射出的光线可能产生的全反射的几率，这样能够减小光线在衬底表面发生全反射的几率，增加光线的透射率，进而提升LED芯片结构的亮度。

Description

LED芯片结构及其制作方法

技术领域

本发明涉及LED制造技术领域，具体涉及一种LED芯片结构及其制作方法。

背景技术

发光二极管(Light Emitting Diode,LED)是一种半导体固态发光器件，其利用半导体PN结电致发光原理制成。LED器件具有开启电压低、体积小、响应快、稳定性好、寿命长、无污染等良好光电性能，因此在室外室内照明、背光、显示、交通指示等领域具有越来越广泛的应用。

一般来说LED芯片结构分为水平结构(正装芯片)、垂直结构(垂直结构芯片)和倒装结构(倒装芯片)三种类型；其中，倒装结构LED芯片中的P、N电极均位于发光区同一侧，LED芯片结构中的有源层所发出的光主要通过透明的蓝宝石层逸出，这样的LED芯片的发光效率更高。

但是，现有的LED芯片结构即使改为上述的倒装结构，其发光效率还是不够理想。

因此，如何进一步提升LED芯片结构的发光效率，成为本领域技术人员亟待解决的技术问题之一。

发明内容

本发明解决的问题是提供一种LED芯片结构及其制作方法，以尽量提升LED芯片结构的发光效率。

为解决上述问题，本发明提供一种LED芯片结构的制作方法，包括：

提供衬底，所述衬底包括一正面以及相对于所述正面的背面；

在所述衬底的正面依次形成N型半导体层、有源层和P型半导体层；

形成与所述N型半导体层电连接的N电极；

形成与所述P型半导体层电连接的P电极；

在所述衬底的背面形成一缓冲层，所述缓冲层的折射率小于所述衬底的折射率。

可选的，提供衬底的步骤包括，提供蓝宝石材料的衬底。

可选的，形成P型半导体层的步骤之后，形成N电极和P电极的步骤之前，所述制作方法还包括：

在所述P型半导体层以及所述有源层中形成露出部分N型半导体层的开口；

在所述P型半导体层上形成功函数大于所述P型半导体层的透明导电层；

形成P电极的步骤包括：在所述透明导电层上形成功函数大于所述透明导电层的P电极；

形成N电极的步骤包括：在所述开口中的N型半导体层上形成所述N电极。

可选的，形成N电极和P电极的步骤之后，形成缓冲层的步骤之前，所述制作方法还包括：

去除衬底背面的部分衬底材料，以减薄所述衬底。

可选的，减薄衬底的步骤包括，将所述衬底减薄，使LED芯片结构的厚度在100～250微米的范围内。

可选的，减薄衬底的步骤包括，采用研磨或者刻蚀的方式去除衬底背面的部分衬底材料。

可选的，减薄衬底的步骤还包括：在减薄所述衬底之后，对所述衬底的背面进行抛光处理。

可选的，对衬底背面进行抛光处理的步骤包括：采用化学机械抛光的方式对所述衬底的背面进行抛光。

可选的，形成厚度范围在100～5000埃的缓冲层。

可选的，形成单层或者多层结构的缓冲层。

可选的，形成SiON或SiO₂材料的单层结构的缓冲层，或者，形成由SiON和SiO₂材料共同构成的多层结构的缓冲层。

可选的，形成多层结构的缓冲层的步骤包括：

在所述衬底的背面形成折射率小于所述衬底折射率的第一缓冲层；

在所述第一缓冲层上形成折射率小于所述第一缓冲层折射率的第二缓冲层。

可选的，采用等离子体增强化学气相沉积的方式形成所述缓冲层。

此外，本发明还提供一种LED芯片结构，包括：

衬底，所述衬底包括一正面以及相对与所述正面的背面；

形成于所述衬底正面的N型半导体层；

形成于所述N型半导体层上的有源层；

形成于所述有源层上的P型半导体层；

与所述N型半导体层电连接的N电极以及与所述P型半导体层电连接的P电极；

形成于所述衬底背面的缓冲层，所述缓冲层的折射率小于所述衬底的折射率。

可选的，所述衬底为蓝宝石衬底。

可选的，所述缓冲层的材料为SiON或SiO₂，或者，所述缓冲层的材料由SiON和SiO₂共同构成。

可选的，所述衬底的厚度在100～250微米的范围内。

可选的，所述缓冲层为单层结构或者多层结构。

可选的，所述缓冲层包括形成于所述衬底背面，且折射率小于所述衬底折射率的第一缓冲层，以及形成于所述第一缓冲层上，折射率小于第一缓冲层的第二缓冲层。

与现有技术相比，本发明的技术方案具有以下优点：

在LED芯片结构的衬底正面依次形成N型半导体层、有源层和P型半导体层，然后形成与所述N型半导体层电连接的N电极，以及与所述P型半导体层电连接的P电极，也就是说，本发明形成的LED芯片结构为倒装结构，所述有源层所发出的光将通过衬底透射出。在这之后，在所述衬底的背面(也就是没有形成LED芯片结构的各个部件的一面)形成缓冲层，并使所述缓冲层的折射率小于所述衬底的折射率。这样的好处在于，减小了衬底与空气之间的折射率的差值大小，因为空气的折射率大约为1，而一般固体的折射率均大于空气的折射率，如果衬底和空气的折射率相差较大，可能导致从衬底中射出的光线在衬底表面形成全反射角，导致本应从衬底中透射出的光线被反射回衬底当中，这不利于增加LED芯片结构的亮度。而本发明在衬底与空气之间增加折射率小于衬底的缓冲层，能够有效地减少衬底与空气之间折射率的差值，进而减小从衬底中透射出的光线因不同介质之间折射率相差过大而可能产生全反射问题的几率，这样能够减小光线在衬底表面发生全反射的几率，增加光线的透射率，进而提升LED芯片结构的亮度。

附图说明

图1是现有技术中的LED芯片结构发光时的光路示意图；

图2至图16是本发明LED芯片结构的制作方法一实施例中各个步骤的结构示意图。

具体实施方式

现有技术中的倒装结构的LED芯片结构在工作时，其发出的光线将从衬底中透射出。

但是，现有技术中的LED芯片结构所采用的衬底的折射率与空气的折射率相比相差较大，请参考图1，其中A介质表示现有技术中的LED芯片结构的衬底，介质B表示空气，LED芯片结构产生的光线a从衬底中透射至空气中，但是，光线从作为固体的衬底作为光密介质进入折射率接近1的光疏介质当中会产生折射(请参考光线c)，当衬底的折射率与空气的折射率相差较大时，很容易导致本应进入空气的光线发生全反射(请参考光线b)再次进入衬底。

这会在一定程度上影响LED芯片结构的透光率，因为部分光线全反射回到衬底中发生吸收损耗，且光在发生全反射时也会在反射表面产生消逝波，这些都会影响光的强度，进而影响整个LED芯片结构的透光率。

为此，本发明提供一种LED芯片结构及其制作方法，其中LED芯片结构的制作方法包括以下步骤：

提供衬底，所述衬底包括一正面以及相对于所述正面的背面；在所述衬底的正面依次形成N型半导体层、有源层和P型半导体层；形成与所述N型半导体层电连接的N电极；形成与所述P型半导体层电连接的P电极；在减薄衬底的步骤之后，在所述衬底的背面形成一缓冲层，所述缓冲层的折射率小于所述衬底的折射率。

通过上述步骤，在LED芯片结构的衬底正面依次形成N型半导体层、有源层和P型半导体层，然后形成与所述N型半导体层电连接的N电极，以及与所述P型半导体层电连接的P电极，也就是说，本发明形成的LED芯片结构为倒装结构，所述有源层所发出的光将通过衬底透射出。在这之后，在所述衬底的背面(也就是没有形成LED芯片结构的各个部件的一面)形成缓冲层，并使所述缓冲层的折射率小于所述衬底的折射率。这样的好处在于，减小了衬底与空气之间的折射率的差值大小，因为空气的折射率大约为1，而一般固体的折射率均大于空气的折射率，如果衬底和空气的折射率相差较大，可能导致从衬底中射出的光线在衬底表面形成全反射角，导致本应从衬底中透射出的光线被反射回衬底当中，这不利于增加LED芯片结构的亮度。而本发明在衬底与空气之间增加折射率小于衬底的缓冲层，能够有效地减少衬底与空气之间折射率的差值，进而减小从衬底中透射出的光线因不同介质之间折射率相差过大而可能产生的全反射问题，这样能够减小光线在衬底表面发生全反射的几率，增加光线的透射率，进而提升LED芯片结构的亮度。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

请参考图2至图16，为本发明LED芯片结构的制作方法各个步骤的结构示意图。

首先请参考图2，提供衬底100；本实施例中的衬底100为蓝宝石(Al₂O₃)衬底，折射率约为1.7～1.8。

但是本发明对所述衬底100的材料并不限定，其材料也可以是例如尖晶石(MgAl₂O₄)、SiC、ZnS、ZnO或GaAs等其他衬底。

所述衬底100包括一正面101以及相对于所述正面101的背面102，其中，所述正面用于在后续步骤中形成构成LED芯片结构的各个部件。

在这之后，在所述衬底100上依次形成N型半导体层、有源层以及P型半导体层。具体的，在实施例中，所述N型半导体层为N型氮化镓层110，所述有源层为多量子阱层120(MQW)，所述P型半导体层为P型氮化镓层130。

具体来说，所述N型氮化镓层110、多量子阱层120和P型氮化镓层130可以通过外延工艺依次形成于所述衬底100上，且所述N型氮化镓层110、多量子阱层120和P型氮化镓层130可能为单层或者多层结构。

例如，所述P型氮化镓层130可以是由依次形成于多量子阱层120上的掺Mg的In-GaN、掺Mg的P-GaN以及掺Mg的Al-GaN构成，所述多量子阱层120可以是由InGaN层和GaN层交替堆叠构成的量子阱结构，所述N型氮化镓层110可以是由掺Si的GaN层构成。

但是需要说明的是，所述N型氮化镓层110、多量子阱层120和P型氮化镓层130的材料和结构仅仅是一个示例，本发明对此不作任何限定。

在本实施例中，形成所述P型氮化镓层130的步骤之后，在形成N电极和P电极的步骤之前，本实施例还包括以下步骤：

请结合参考图3，在所述P型氮化镓层130和多量子阱层120中形成露出部分N型氮化镓层110的开口131，进而形成制作LED芯片结构的Mesa台面。所述Mesa台面用于暴露N型氮化镓层110以便后续形成与N型氮化镓层110电连接的N电极。

在本实施例中，可以采用等离子刻蚀的方式去除部分P型氮化镓层材料以及多量子阱层材料，以形成所述开口131。这种刻蚀方式的各向异性较强，形成的开口131边缘较为整齐，因而开口的尺寸更加容易控制。

具体的可以采用三氯化硼气体和氯气作为等离子刻蚀气体，氩气作为刻蚀气体的载气。

但是需要说明的是，采用干法刻蚀以及干法刻蚀所采用的刻蚀气体只是本发明的一个示例，本发明对如何形成所述开口131不作限定，其他刻蚀方式例如湿法刻蚀等同样可以用于形成所述开口131。

在这之后，请参考图4，在所述P型氮化镓层130上形成功函数大于所述P型氮化镓层130并小于后续形成的P电极功函数的透明导电层140。也就是说，所述透明导电层140的功函数介于所述P型氮化镓层130与后续形成的P电极之间，这样有利于降低P型氮化镓层130与P电极之间的势垒高度，进而有利于减小P型氮化镓层130与P电极之间的欧姆接触，这可以改善LED芯片结构的工作性能，例如减小LED芯片结构的工作电压。

透明导电层140由于具有导电性，因而不会影响到后续形成的P电极与P型氮化镓层130之间的电连接。

在本实施例中，可以形成氧化铟锡(ITO)材料的透明导电层140，这种材料的透明导电层140具有较高的透光率，也就是说，其可见光波段内透过率比较高，因此可以基本不挡量子阱发出的光，降低光的损失。

并且，本实施例中的P型氮化镓层130中包含掺Mg的In-GaN层，也就是说，氧化铟锡材料的透明导电层140与所述P型氮化镓层130均具有In组分，因此进一步有利于氧化铟锡的透明导电层140与所述P型氮化镓层130之间相互渗透，这样有利于降低透明导电层140的电阻率，进而进一步帮助LED芯片结构工作时的电流在透明导电层140上扩散开来，达到电流扩展的目的，防止电流拥堵现象的发生，增加量子效率，这进一步有利于提升LED芯片结构的工作性能。

此外，氧化铟锡的功函数大小一般介于所述P型氮化镓层130的功函数与后续形成的P电极的功函数之间，应此能够达到上述的降低P型氮化镓层130与P电极之间的势垒高度的目的。

但是需要说明的是，本领域技术人员应当了解透明导电层140具体的功函数大小可以通过调整其形成时的工艺参数进行调整，本发明旨在使形成的透明导电层140的功函数介于P型氮化镓层130与后续形成的P电极之间，所以其具体功函数大小应当根据实际情况进行调整，本发明对此不作限定。

此外，所述氧化铟锡材料的透明导电层140一般具有相对较小的电阻大小，进而帮助LED芯片结构工作时P电极的电流在透明导电层140上扩散开来，这样有利于达到电流扩展的目的，进而防止电流拥堵现象的发生，增加量子效率，这进一步有利于提升LED芯片结构的工作性能。

但是本发明对是否必须形成氧化铟锡材料的透明导电层140不作限定，在本发明的其他实施例中，还可以采用其他透明且具有导电性的材料，例如氧化锌，氧化锌和氧化铟锡具有相似的功函数，同样有利于降低P型氮化镓层与后续形成的P电极之间的势垒高度，进而改善LED芯片结构的工作性能，降低LED芯片结构的工作电压。

在本实施中，可以形成厚度范围在50～3000埃之内的透明导电层140。在此厚度范围内的透明导电层140不至于过薄而降低导电能力(也就是导致电阻变大)，又不至于过厚导致对光的吸收过多，导致透光率降低。

在本实施例中，可以采用磁控溅射沉积(Sputter)的方式形成所述透明导电层140，这种方式比较容易对形成的透明导电层140进行控制。但是本发明对其形成方式不作限定，其他形成工艺例如反应等离子沉积(Reactive Plasma Deposition,RPD)等其他方式同样可以用于形成所述透明导电层140。

请参考图5和图6，在本实施例中，在形成所述透明导电层140的步骤之后，形成P电极和N电极的步骤包括：

首先请参考图5，在所述透明导电层140的表面和侧壁形成功函数大于所述透明导电层140的P电极151。

如前文所述，所述P电极151与P型氮化镓层130之间隔有透明导电层140，因此P电极151与P型氮化镓层130之间的功函数差值能够得到减小，这样有利于降低LED芯片结构的工作电压。

在本实施例中可以采用金属材料形成所述P电极151，这样所述P电极151在作为电极的同时也具有一定的光反射率，可以用于将LED芯片结构中多量子阱层120朝P电极151方向发出的光线反射至衬底100，进而有利于增加LED芯片结构的光效。

在本实施例中，可以使所述P电极151形成在所述透明导电层140的表面和侧壁，也就是将所述透明导电层140全部覆盖，这样有利于比较全面的接收并反射所述多量子阱层120朝P电极151方向发出的光线。

具体的，可以形成单层或者叠层结构的P电极151。

在本实施例中，可以形成叠层结构的P电极151，例如，可以在所述透明导电层140上依次形成银层以及钛化钨层，所述银层以及钛化钨层共同构成所述叠层结构的P电极151。

具体的，可以使银层的厚度在750～3000埃的范围内，钛化钨的厚度在100～1000埃的范围内。在此厚度范围内能够使形成的P电极151不至于过薄而导致反射率降低，同时也不至于导致P电极151过厚而影响整个LED芯片结构的体积。但是本领域技术人员应当了解，此数值范围仅是一个示例，在实际操作过程中，这些构成P电极151的各个材料层的厚度应当根据实际情况进行调整。

此外，本发明对所述叠层结构的P电极151是否必须是银层以及钛化钨层不作限定，在本发明的其他实施例中，还可以在所述透明导电层140上依次形成银层、钛化钨层以及铂层，所述银层、钛化钨层以及铂层共同构成所述叠层结构的P电极151。其中，所述银层的厚度在750～3000埃的范围内，钛化钨的厚度在100～1000埃的范围内，铂层的厚度可以在100～1000埃的范围内。同样的，上述的厚度参数也仅仅是一个示例，本发明对P电极151的厚度，以及叠层结构的P电极151中各个材料层的厚度不作任何限定。

请继续参考图6，在所述开口131中的N型氮化镓层110上形成N电极152。

在本实施例中，所述N电极152应不接触所述开口131的侧壁，也就是说，位于开口131中的N电极152与开口131的侧壁之间具有间距1521。这样的好处在于可以在一定程度上进一步防止形成的LED芯片结构漏电。

本实施例中的N电极152可以是与上述的P电极相同的单层或者叠层结构，并且所述N电极152的材料可以是铝，这种材料与N型氮化镓层110之间的功函数差值较小，不容易因N电极152、N型氮化镓层110之间功函数相差较大引起N电极152、N型氮化镓层110之间势垒高度增加进而导致形成的LED芯片结构的工作电压升高。

但是，所述N电极152的材料也可以是与上述P电极151相同的材料，本发明对此不作限定。

所述P电极151和N电极152之间不接触，以防止P电极151和N电极152之间短路。

需要说明的是，形成P电极151和N电极152的步骤顺序不分先后，或者可以在同一步骤中同时形成所述P电极151和N电极152。

请参考图7，在本实施例中，在形成所述P电极151和N电极152的步骤之后，还包括以下步骤：

在所述P电极151上形成导电保护层160。所述导电保护层160用于对形成的P电极151进行保护，这样有利于使P电极151不容易受到后续工艺步骤的影响，进而保证P电极的平整和光滑，进而有利于保证P电极151的光反射率步骤的影响。

在本实施例中的后续步骤中将制作LED芯片结构的引线，引线将形成于所述导电保护层160表面。由于导电保护层160具有导电性，因此不会影响引线与P电极151之间的电连接。

具体的，本实施例中的导电保护层160形成于所述P电极151的表面以及侧壁，也就是说将所述P电极151全覆盖，这样有利于较为全面的对P电极151进行保护。

在本实施例中，所述导电保护层160为叠层结构，具体来说，叠层结构的导电保护层160的材料可以是铬、铂、钛、金、镍中一种或多种的组合。

例如，可以依次形成铬层、铂层、钛层、金层和镍层以构成所述导电保护层160，其中，铂层和钛层化学性质比较稳定，主要起到保护P电极151、的作用；铬层主要起到粘附作用，也就是说用于增加P电极151与导电保护层160之间的粘附性；金层和镍层起到保护导电保护层160中其他材料层的作用。

在本实施例中，所述铬层的厚度在20～500埃的范围内，所述铂层的厚度在200～1000埃的范围内；所述钛层的厚度在200～1000埃的范围内；所述金层的厚度在2000～5000埃的范围内，所述镍层的厚度在200～2000埃的范围内。这些材料层在各自的厚度参数范围内有利于在足够起到保护作用的同时不至于过厚而影响LED芯片结构的体积。

在本实施例中，在形成叠层结构的导电保护层160时，可以最后形成镍层，也就是说，在整个叠层结构的导电保护层160中，镍层位于最表层。这样的好处在于，镍的材料性质较为稳定，不容易被腐蚀，采用镍作为叠层结构的导电保护层160的表层有利于使导电保护层160不容易在后续的其他步骤受到影响。

但是本发明对所述导电保护层160是否必须为多层结构不作限定，在本发明的其他实施例中，还可以是单层结构，具体的，所述导电保护层160的材料可以是厚度范围在200～5000埃的范围内的钛化钨。基于同样的理由，在此厚度范围内有利于在足够起到保护作用的同时不至于过厚而影响LED芯片结构的体积。

此外，在本实施例中，可以采用磁控溅射沉积或者化学气相沉积的方式形成所述导电保护层160。但是本发明对如何形成所述导电保护层160不作限定。

请参考图8，在本实施例中，在形成所述导电保护层160的步骤之后，还包括以下步骤：

在所述导电保护层160、P型氮化镓层130以及N型氮化镓层110上形成起绝缘保护作用的绝缘介质层170。

在本实施例中，所述绝缘介质层170可以采用SiO₂、SiN或者SiON材料的绝缘介质层170。这些材料是在生产过程中比较获得的绝缘介质材料。

在本实施例中，可以采用等离子体增强化学气相沉积(Plasma EnhancedChemical Vapor Deposition,PECVD)的方式形成所述绝缘介质层170。这种方式比较容易控制，且具有较好的覆盖性。但是本发明对如何形成所述绝缘介质层170并不作限定。

在本实施例中，可以形成厚度范围在5000～20000埃的绝缘介质层170，在此厚度范围内的绝缘介质层170不至于过薄而难以起到绝缘介质效果，又不至于过厚而影响整个LED芯片结构的体积。但是上述的厚度范围仅仅是一个实施例，本发明对此并不作任何限定。

继续参考图8，在这之后，刻蚀所述绝缘介质层170以形成露出部分导电保护层160的孔171以及露出部分N型氮化镓层110的孔172，也就是说，所述孔171的位置对应于P电极151，孔172的位置对应于开口131中的N电极152，在后续步骤中将在所述孔171、172中形成金属引线。

在本实施例中，可以采用BOE刻蚀工艺(buffer oxide etch)形成所述孔171、172。如前文所述，由于所述部分导电保护层160表面为镍层，因此形成孔171时，导电保护层160不容易受到本步骤的BOE刻蚀的影响。

请结合参考图9并结合参考图10，图10为图9所示结构的俯视图。在所述绝缘介质层170上以及孔171、172中形成金属层180，其中，所述金属层180位于孔171、172中的部分为金属导电柱181、182(图9中仅示出了金属层180位于171、172中的部分)，金属层180位于所述绝缘介质层170表面的部分包括图案183、184(请参考图10)，其中，图案183对应于金属导电柱181，用于通过所述金属导电柱181将P电极151引出；同理，所述图案184对应于金属导电柱182，用于通过上述金属导电柱182将所述N电极152引出。

但是需要说明的是，图10中的金属层180图案仅仅是一个示例，本发明对所述金属层180形成何种样式的图案不作任何限定。

如前文所述，导电保护层160具有导电性，因此即使金属层180并没有直接接触P电极151也不会影响引线与P电极151之间的电连接。

在本实施例中，可以形成铬、铝、钛、铂、金、镍中一种或多种的组合的金属层180。其中，铬的厚度在20～50埃的范围内，铝的厚度在750～3000埃的范围内，钛的厚度在200～1000埃的范围内，铂的厚度在200～1000埃的范围内；金的厚度在2000～5000埃的范围内；镍的厚度在200～1000埃的范围内。

在这之后，请参考图11，在所述绝缘介质层170以及金属层180上形成钝化层190，钝化层190用于将170表面的金属层180的图案绝缘隔离。

在本实施例中，所述钝化层190可以采用SiO₂、SiN或者SiON作为材料。

在本实施例中，可以形成厚度范围在5000～20000埃的钝化层190，但是上述的厚度范围仅仅是一个实施例，本发明对此并不作任何限定。

在这之后，请参考图12，刻蚀所述钝化层190以露出金属导电柱181、182，以便于后续将分别与金属导电柱181、182连接的P电极151、N电极152引出。

请结合参考图13，形成分别对应于所述金属导电柱181、182的引出电极210、220，由于所述金属导电柱181与所述P电极151电连接，因此所述引出电极210用于将P电极151的引出以便后续的封装等步骤进行；同理，金属导电柱182与N电极152电连接，因此用于作为引出电极220用于将N电极152引出。

所述引出电极210、220之间应具有间距d1以防止发生短路，在本实施例中，所述间距d1的大小应不小于100微米。

在本实施例中，可以采用铬、铝、钛、铂、金或者锡中的一种或多种作为所述引出电极210、220的材料。

具体的，在本实施例中，可以使铬的厚度在20～50埃的范围内，铝的厚度在750～3000埃的范围内，钛的厚度在200～1000埃的范围内，铂的厚度在200～1000埃的范围内；金的厚度在2000～5000埃的范围内；锡的厚度在200～1000埃的范围内。

在这之后，请参考图14，在形成缓冲层的步骤之前，本实施例还包括以下步骤：

去除衬底100背面102的部分衬底材料，以减薄所述衬底100。本步骤的目的在于通过减薄衬底100缩小LED芯片结构所占体积。

在本实施例中，将所述衬底100减薄，使LED芯片结构的厚度在100～250微米的范围内。但是这只是一个示例，在实际操作过程中，具体将达到衬底100减薄至何种厚度应根据实际情况而定，本发明对此不作限定。

具体的，本实施例中可以采用研磨的方式去除衬底100背面102的部分衬底材料。这种方式效率较高。但是本发明对是否必须采用研磨的方式不作限定，在本发明的其他实施例中，也可以采用刻蚀的方式去除部分衬底材料。

此外，在本实施例中，在减薄所述衬底100之后，对所述衬底100的背面102进行抛光处理。抛光处理有利于平滑减薄后的衬底100的背面102，这样有利于提升形成的LED芯片结构的透光率。

具体的，本实施例中可以采用化学机械抛光(Chemical Mechanical Polish,CMP)的方式对所述衬底100的背面102进行抛光。

请参考图15，在这之后，在所述衬底100的背面102形成缓冲层230，所述缓冲层230的折射率小于所述衬底100的折射率。请结合参考图16所示，D表示衬底，E表示缓冲层，F表示空气，光线d从衬底D进入缓冲层，光线e表示进入缓冲层的折射光线，虚线f表示同样入射角的光线进入空气时的折射光线，光线g表示进入空气的折射光线。

因为空气为光疏介质的折射率大约为1，而一般固体，例如本发明的衬底100为光密介质，其折射率大于空气的折射率(本实施例中的蓝宝石衬底100折射率为1.7～1.8)，如果衬底100和空气的折射率相差较大，可能导致从衬底100中射出的光线d在衬底100表面形成全反射角，导致本应从衬底100中透射出的光线被反射回衬底100当中，这不利于增加LED芯片结构的亮度。而本发明在衬底100与空气之间增加折射率小于衬底100的缓冲层230，能够有效地减少衬底100与空气之间折射率的差值，这样能够减少光线d在不同介质的界面发生全反射的几率。这样能够减小光线在衬底100表面发生全反射的几率，增加光线的透射率，进而提升LED芯片结构的亮度。

如前文所述，本实施例中的衬底100材料为蓝宝石，其折射率约为1.7～1.8，所以相应的，本实施例中可以形成折射率大约为1.5～1.7的缓冲层230。

在本实施例中，所述缓冲层的厚度范围在100～5000埃，在此厚度范围内的缓冲层230足够达到上述缓冲折射率的作用，同时也不至于过厚而影响光穿透所述缓冲层230。

在本实施例中，可以形成多层结构的缓冲层230，这样的好处在于，有利于更加灵活的调整缓冲层230的折射率。

例如，可以在所述衬底100的背面102形成折射率小于所述衬底100折射率的第一缓冲层；然后，在所述第一缓冲层上形成折射率小于所述第一缓冲层折射率的第二缓冲层。通过形成折射率逐渐变小的第一、第二缓冲层进一步有利于减小相邻的材料层之间的折射率差值，进一步较小光线在不同材料的界面处发生全反射的几率。

具体的，可以采用由SiON和SiO₂材料层共同形成的多层结构的缓冲层230。其中SiON的折射率约为1.7，SiO₂的折射率约为1.5，也就是说，形成SiON材料的第一缓冲层，再形成SiO₂材料的第二缓冲层。

但是本发明对是否必须形成多层结构的缓冲层230不作限定，在本发明的其他实施例中，还可以形成单层结构的缓冲层230。例如，形成SiON或SiO₂材料的单层结构的缓冲层，这同样可以达到上述目的。

在本实施例中，可以采用等离子体增强化学气相沉积的方式形成所述缓冲层。这种方式形成的缓冲层较为均匀，这有利于增加缓冲层230的透光性。但是本发明对采用何种方式形成所述缓冲层230不作限定。

此外，请参考图15，本发明还提供一种LED芯片结构，其特征在于，包括：

衬底100；所述衬底100包括一正面101以及相对于所述正面101的背面102，其中，所述正面101用于形成构成LED芯片结构的各个部件。

在本实施例中，所述衬底100经过减薄处理，LED芯片结构的厚度在100～250微米的范围内。但是这只是一个示例，在实际操作过程中，所述LED芯片结构的厚度应根据实际情况而定，本发明对此不作限定。

在本实施例中的衬底100为蓝宝石(Al₂O₃)衬底。但是本发明对所述衬底100的材料并不限定，其材料也可以是例如尖晶石(MgAl₂O₄)、SiC、ZnS、ZnO或GaAs等其他衬底。

形成于所述衬底100正面101的N型半导体层。在本实施例中，所述N型半导体层为N型氮化镓层110；

形成于所述N型氮化镓层110上的有源层，具体的，所述有源层在本实施例中可以是多量子阱层120；

形成于所述多量子阱层120上的P型半导体层，在本实施例中，所述P型半导体层可以是P型氮化镓层130。

在本实施例中，所述P型氮化镓层130可以是由依次形成于多量子阱层120上的掺Mg的In-GaN、掺Mg的P-GaN以及掺Mg的Al-GaN构成，所述多量子阱层120可以是由InGaN层和GaN层交替堆叠构成的量子阱结构，所述N型氮化镓层110可以是由掺Si的GaN层构成。

LED芯片结构还包括与所述N型氮化镓层110电连接的N电极152以及与所述P型氮化镓层130电连接的P电极，其中：

具体的，在本实施例中，在所述P型氮化镓层130和多量子阱层120中形成有露出N型氮化镓层110的开口131(请结合参考图3)；所述开口131用于形成制作LED芯片结构的Mesa台面，N电极152形成于所述开口131中的N型氮化镓层110上。

在所述Mesa台面的P型氮化镓层130上形成有功函数大于所述P型氮化镓层130并小于P电极功函数的透明导电层140。P电极151形成于所述P型氮化镓层130上。

所述透明导电层140的功函数介于所述P型氮化镓层130与P电极151之间，这样有利于降低P型氮化镓层130与P电极151之间的势垒高度，进而有利于减小P型氮化镓层130与P电极151之间的欧姆接触，这可以改善LED芯片结构的工作性能，例如减小LED芯片结构的工作电压。

透明导电层140由于具有导电性，因而不会影响到后续形成的P电极151与P型氮化镓层130之间的电连接。

在本实施例中，所述透明导电层140的材料可以是氧化铟锡(ITO)，这种材料的透明导电层140具有较高的透光率，也就是说，其可见光波段内透过率比较高，因此可以基本不挡量子阱发出的光，降低光的损失。

并且，本实施例中的P型氮化镓层130中包含掺Mg的In-GaN层，也就是说，氧化铟锡材料的透明导电层140与所述P型氮化镓层130均具有In组分，因此进一步有利于氧化铟锡的透明导电层140与所述P型氮化镓层130之间相互渗透，这样有利于降低透明导电层140的电阻率，进而进一步帮助LED芯片结构工作时的电流在透明导电层140上扩散开来，达到电流扩展的目的，防止电流拥堵现象的发生，增加量子效率，这进一步有利于提升LED芯片结构的工作性能。

此外，氧化铟锡的功函数大小一般介于所述P型氮化镓层130的功函数与后续形成的P电极151的功函数之间，应此能够达到上述的降低P型氮化镓层130与P电极151之间的势垒高度的目的。

但是需要说明的是，本领域技术人员应当了解透明导电层140具体的功函数大小可以通过调整其形成时的工艺参数进行调整，本发明旨在使形成的透明导电层140的功函数介于P型氮化镓层130与后续形成的P电极151之间，所以其具体功函数大小应当根据实际情况进行调整，本发明对此不作限定。

此外，所述氧化铟锡材料的透明导电层140一般具有相对较小的电阻大小，进而帮助LED芯片结构工作时P电极151的电流在透明导电层140上扩散开来，这样有利于达到电流扩展的目的，进而防止电流拥堵现象的发生，增加量子效率，这进一步有利于提升LED芯片结构的工作性能。

但是本发明对所述透明导电层140的材料是否必须氧化铟锡不作限定，在本发明的其他实施例中，透明导电层140还可以是其他透明且具有导电性的材料，例如氧化锌。氧化锌和氧化铟锡具有相似的功函数，同样有利于降低P型氮化镓层130与后续形成的P电极151之间的势垒高度，进而改善LED芯片结构的工作性能，降低LED芯片结构的工作电压。

在本实施中，所述透明导电层140的厚度范围在50～3000埃内。在此厚度范围内的透明导电层140不至于过薄而降低导电能力(也就是导致电阻变大)，又不至于过厚了人导致对光的吸收过多，导致透光率降低。

在本实施例中，所述P电极151为金属材料，这样所述P电极151在作为电极的同时也具有一定的光反射率，可以用于将LED芯片结构中多量子阱层120朝P电极151方向发出的光线反射至衬底100，进而有利于增加LED芯片结构的光效。

在本实施例中，所述P电极151形成于所述透明导电层140的表面和侧壁，也就是所述P电极151将所述透明导电层140全部覆盖，这样有利于比较全面的接收并反射所述多量子阱层120朝P电极方向发出的光线。

具体的，P电极151可以是单层结构或者叠层结构。

在本实施例中，P电极151为叠层结构，例如，所述透明导电层140上形成有银层，所述银层上形成有化钨层，所述银层以及钛化钨层共同构成所述叠层结构的P电极151。

具体的，银层的厚度在750～3000埃的范围内，钛化钨的厚度在100～1000埃的范围内。在此厚度范围内能够使的P电极151不至于过薄而导致反射率降低，同时也不至于导致P电极151过厚而影响整个LED芯片结构的体积。但是本领域技术人员应当了解，此数值范围仅是一个示例，在实际操作过程中，这些构成P电极151的各个材料层的厚度应当根据实际情况进行调整。

此外，本发明对所述叠层结构的P电极151是否必须是银层以及钛化钨层不作限定，在本发明的其他实施例中，还可以包括以下结构：

位于所述透明导电层140上的银层、位于所述银层上的钛化钨层以及位于所述钛化钨层上的铂层，所述银层、钛化钨层以及铂层共同构成所述叠层结构的P电极151。其中，所述银层的厚度在750～3000埃的范围内，钛化钨的厚度在100～1000埃的范围内，铂层的厚度可以在100～1000埃的范围内。同样的，上述的厚度参数也仅仅是一个示例，本发明对P电极151的厚度，以及叠层结构的P电极151中各个材料层的厚度不作任何限定。

所述P电极151和N电极152之间不接触，以防止P电极151和N电极152之间短路。

此外，在本实施例中，在所述P电极151上还设有导电保护层160。所述导电保护层160用于对形成的P电极151进行保护，这样有利于使P电极151不容易受到其他工艺的影响，进而保证P电极151的平整和光滑，进而有利于保证P电极151的光反射率不到影响。

具体的，本实施例中的导电保护层160形成于所述P电极151的表面以及侧壁，也就是说将所述P电极151全覆盖，这样有利于较为全面的对P电极151进行保护。

在本实施例中，所述导电保护层160为叠层结构，具体来说，叠层结构的导电保护层160的材料可以是铬、铂、钛、金、镍中一种或多种的组合。

例如，导电保护层160可以包括形成于P电极151上的铬层、所述铬层上的铂层、所述铂层上的钛层、所述钛层上的金层以及金层上的镍层，其中，铂层和钛层化学性质比较稳定，主要起到保护P电极151、N电极152的作用；铬层主要起到粘附作用，也就是说用于增加P电极151、N电极152与导电保护层160之间的粘附性；金层和镍层起到保护导电保护层160中其他材料层的作用。

在本实施例中，所述铬层的厚度在20～500埃的范围内，所述铂层的厚度在200～1000埃的范围内；所述钛层的厚度在200～1000埃的范围内；所述金层的厚度在2000～5000埃的范围内，所述镍层的厚度在200～2000埃的范围内。这些材料在各自的厚度范围内有利于在足够起到保护作用的同时不至于过厚而影响LED芯片结构的体积。

在本实施例中，在整个叠层结构的导电保护层160中，镍层位于最表层。这样的好处在于镍材料较为稳定，不容易被腐蚀，采用镍作为叠层结构的导电保护层160的表层有利于对导电保护层160进行保护。

但是本发明对所述导电保护层160是否必须为多层结构不作限定，在本发明的其他实施例中，还可以是单层结构，具体的，所述导电保护层160的材料可以是厚度范围在200～5000埃的范围内的钛化钨。在此厚度范围内有利于在足够起到保护作用的同时不至于过厚而影响LED芯片结构的体积。

在本实施例中，导电保护层160、P型氮化镓层130以及N型氮化镓层110上还设有起绝缘保护作用的绝缘介质层170。

在本实施例中，所述绝缘介质层170可以采用SiO₂、SiN或者SiON作为材料。这些材料比较是容易获得的绝缘介质材料。

具体的，在本实施例中，绝缘介质层170的厚度范围在5000～20000埃内，在此厚度范围内的绝缘介质层170不至于过薄而难以起到绝缘效果，又不至于过厚而影响整个LED芯片结构的体积。但是上述的厚度范围仅仅是一个实施例，本发明对此并不作任何限定。

在本实施例中，所述绝缘介质层170中以及其表面还形成有金属层180，其中金属层180位于绝缘介质层170中的部分分别为金属导电柱181、182，金属导电柱181的位置对应于P电极151，并与P电极151上方的导电保护层160接触，用于将所述P电极151引出；金属导电柱182与N电极152接触，用于将N电极152引出。

金属层180位于所述绝缘介质层170表面的部分包括图案183、184(请参考图10)，其中，图案183对应于金属导电柱181，用于通过所述金属导电柱181将P电极151引出；同理，所述图案184对应于金属导电柱182，用于通过上述金属导电柱182将所述N电极152引出。

在本实施例中，所述金属层180的材料可以是由铬、铝、钛、铂、金、镍中一种或多种构成。其中，铬的厚度在20～50埃的范围内，铝的厚度在750～3000埃的范围内，钛的厚度在200～1000埃的范围内，铂的厚度在200～1000埃的范围内；金的厚度在2000～5000埃的范围内；镍的厚度在200～1000埃的范围内。

在本实施例中，在所述金属层180上还形成有钝化层190，钝化层190用于将170表面的金属层180图案相互隔离。

在本实施例中，所述钝化层190可以采用SiO₂、SiN或者SiON作为材料。

在本实施例中，所述钝化层190的厚度范围在5000～20000埃内，但是上述的厚度范围仅仅是一个实施例，本发明对此并不作任何限定。

所述钝化层190具有图案以露出所述金属导电柱181、182。

在本实施例中，所述钝化层190上形成有对应于金属导电柱181、182的引出电极210、220，由于所述金属导电柱181与所述P电极151电连接，因此所述引出电极210用于将P电极151的引出以便后续的封装等步骤进行；同理，金属导电柱182与N电极152电连接，因此用于作为引出电极220用于将N电极152引出。

所述引出电极210、220之间应具有间距d1以防止发生短路，在本实施例中，所述间距d1的大小应不小于100微米。

在本实施例中，所述引出电极210、220的材料可以是铬、铝、钛、铂、金或者锡中的一种或多种。具体的，铬的厚度在20～50埃的范围内，铝的厚度在750～3000埃的范围内，钛的厚度在200～1000埃的范围内，铂的厚度在200～1000埃的范围内；金的厚度在2000～5000埃的范围内；锡的厚度在200～1000埃的范围内。

本发明的LED芯片结构还包括形成于所述衬底100背面102的缓冲层230，所述缓冲层230的折射率小于所述衬底100的折射率。

请结合参考图16所示，D表示衬底，E表示缓冲层，F表示空气，光线d从衬底进入缓冲层，光线e表示进入缓冲层的折射光线，虚线f表示同样入射角的光线进入空气时的折射光线，光线g表示进入空气的折射光线。

因为空气为光疏介质的折射率大约为1，而一般固体，例如本发明的衬底100为光密介质，其折射率大于空气的折射率(本实施例中的蓝宝石衬底折射率为1.7～1.8)，如果衬底100和空气的折射率相差较大，可能导致从衬底中射出的光线d在衬底表面形成全反射角，导致本应从衬底中透射出的光线被反射回衬底当中，这不利于增加LED芯片结构的亮度。而本发明在衬底100与空气之间增加折射率小于衬底的缓冲层230，能够有效地减少衬底与空气之间折射率的差值，这样能够减少光线d在不同介质的界面发生全反射的几率。这样能够减小光线在衬底表面发生全反射的几率，增加光线的透射率，进而提升LED芯片结构的亮度。

如前文所述，本实施例中的衬底100材料为蓝宝石，蓝宝石的折射率约为1.7～1.8，所以相应的，本实施例中的缓冲层的折射率大约为1.5～1.7。

在本实施例中，所述缓冲层的厚度范围在100～5000埃，在此厚度范围内的缓冲层230足够达到上述缓冲折射率的作用，同时也不至于过厚而影响光穿透所述缓冲层230。

在本实施例中，所述缓冲层230可以为多层结构，这样的好处在于，有利于更加灵活的调整缓冲层230的折射率。

例如，所述缓冲层可以包括形成于在所述衬底的背面102的折射率小于所述衬底折射率的第一缓冲层，以及形成于所述第一缓冲层上、折射率小于所述第一缓冲层折射率的第二缓冲层。折射率逐渐变小的第一、第二缓冲层进一步有利于减小相邻的材料层之间的折射率差值，进一步较小光线在不同材料的界面处发生全反射的几率。

具体的，可以采用由SiON和SiO₂材料层共同形成的多层结构的缓冲层230。其中SiON的折射率约为1.7，SiO₂的折射率约为1.5，也就是说，所述缓冲层230包括SiON材料的第一缓冲层以及SiO₂材料的第二缓冲层。

但是本发明对所述缓冲层230是否必须是多层结构的不作限定，在本发明的其他实施例中，所述缓冲层230还可以形成单层结构，例如，是SiON或SiO₂材料的缓冲层，这同样可以达到本发明的目的。

此外需要说明的是，本发明的LED芯片结构可以但不限于采用上述的制作方法得到。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种LED芯片结构的制作方法，其特征在于，包括：

提供衬底，所述衬底包括一正面以及相对于所述正面的背面；

在所述衬底的正面依次形成N型半导体层、有源层和P型半导体层；

形成与所述N型半导体层电连接的N电极；

形成与所述P型半导体层电连接的P电极；

在所述衬底的背面形成一缓冲层，所述缓冲层的折射率小于所述衬底的折射率；

形成P型半导体层的步骤之后，形成N电极和P电极的步骤之前，所述制作方法还包括：

在所述P型半导体层以及所述有源层中形成露出部分N型半导体层的开口；

在所述P型半导体层上形成功函数大于所述P型半导体层的透明导电层；

形成P电极的步骤包括：在所述透明导电层上形成功函数大于所述透明导电层的P电极；

形成N电极的步骤包括：在所述开口中的N型半导体层上形成所述N电极。

2.如权利要求1所述的制作方法，其特征在于，提供衬底的步骤包括，提供蓝宝石材料的衬底。

3.如权利要求1所述的制作方法，其特征在于，形成N电极和P电极的步骤之后，形成缓冲层的步骤之前，所述制作方法还包括：

去除衬底背面的部分衬底材料，以减薄所述衬底。

4.如权利要求3所述的制作方法，其特征在于，减薄衬底的步骤包括，将所述衬底减薄至使LED芯片结构的厚度在100～250微米的范围内。

5.如权利要求3所述的制作方法，其特征在于，减薄衬底的步骤包括，采用研磨或者刻蚀的方式去除衬底背面的部分衬底材料。

6.如权利要求3所述的制作方法，其特征在于，减薄衬底的步骤还包括：在减薄所述衬底之后，对所述衬底的背面进行抛光处理。

7.如权利要求6所述的制作方法，其特征在于，对衬底背面进行抛光处理的步骤包括：采用化学机械抛光的方式对所述衬底的背面进行抛光。

8.如权利要求1所述的制作方法，其特征在于，形成厚度范围在100～5000埃的缓冲层。

9.如权利要求1所述的制作方法，其特征在于，形成单层或者多层结构的缓冲层。

10.如权利要求9所述的制作方法，其特征在于，形成SiON或SiO₂材料的单层结构的缓冲层，或者，形成由SiON和SiO₂材料共同构成的多层结构的缓冲层。

11.如权利要求9所述的制作方法，其特征在于，形成多层结构的缓冲层的步骤包括：

在所述衬底的背面形成折射率小于所述衬底折射率的第一缓冲层；

在所述第一缓冲层上形成折射率小于所述第一缓冲层折射率的第二缓冲层。

12.如权利要求1所述的制作方法，其特征在于，采用等离子体增强化学气相沉积的方式形成所述缓冲层。

13.一种LED芯片结构，其特征在于，包括：

衬底，所述衬底包括一正面以及相对与所述正面的背面；

形成于所述衬底正面的N型半导体层；

形成于所述N型半导体层上的有源层；

形成于所述有源层上的P型半导体层；

形成于所述P型半导体层上的透明导电层，其中，所述透明导电层的功函数大于P型半导体层的功函数；

形成于所述透明导电层上的P电极，其中，所述P电极的功函数大于所述透明导电层的功函数；

与所述N型半导体层电连接的N电极以及与所述P型半导体层电连接的P电极；

形成于所述衬底背面的缓冲层，所述缓冲层的折射率小于所述衬底的折射率。

14.如权利要求13所述的LED芯片结构，其特征在于，所述衬底为蓝宝石衬底。

15.如权利要求13所述的LED芯片结构，其特征在于，所述缓冲层的材料为SiON或SiO₂，或者，所述缓冲层的材料由SiON和SiO₂共同构成。

16.如权利要求13所述的LED芯片结构，其特征在于，所述衬底的厚度在100～250微米的范围内。

17.如权利要求13所述的LED芯片结构，其特征在于，所述缓冲层为单层结构或者多层结构。

18.如权利要求17所述的LED芯片结构，其特征在于，所述缓冲层包括形成于所述衬底背面，且折射率小于所述衬底折射率的第一缓冲层，以及形成于所述第一缓冲层上，折射率小于第一缓冲层的第二缓冲层。