CN106158883B - 显示面板、显示装置、阵列基板及其制作方法 - Google Patents
显示面板、显示装置、阵列基板及其制作方法 Download PDFInfo
- Publication number
- CN106158883B CN106158883B CN201610854688.9A CN201610854688A CN106158883B CN 106158883 B CN106158883 B CN 106158883B CN 201610854688 A CN201610854688 A CN 201610854688A CN 106158883 B CN106158883 B CN 106158883B
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- hole
- groove
- passivation layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 168
- 238000002360 preparation method Methods 0.000 title abstract description 9
- 238000002161 passivation Methods 0.000 claims abstract description 94
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 53
- 238000005530 etching Methods 0.000 claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 15
- 230000008569 process Effects 0.000 claims abstract description 12
- 230000009467 reduction Effects 0.000 claims abstract description 10
- 239000010408 film Substances 0.000 claims description 56
- 239000010409 thin film Substances 0.000 claims description 52
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 4
- 230000000717 retained effect Effects 0.000 claims description 3
- 239000003292 glue Substances 0.000 claims 1
- 238000001259 photo etching Methods 0.000 claims 1
- 239000011248 coating agent Substances 0.000 abstract description 16
- 238000000576 coating method Methods 0.000 abstract description 16
- 239000002699 waste material Substances 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 21
- 239000000463 material Substances 0.000 description 13
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 6
- 239000011733 molybdenum Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 6
- 238000009413 insulation Methods 0.000 description 4
- 238000001755 magnetron sputter deposition Methods 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910001080 W alloy Inorganic materials 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- -1 metal material Chemical class 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 230000035699 permeability Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 235000014692 zinc oxide Nutrition 0.000 description 2
- 238000004380 ashing Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical class [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
- RNWHGQJWIACOKP-UHFFFAOYSA-N zinc;oxygen(2-) Chemical class [O-2].[Zn+2] RNWHGQJWIACOKP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请公开了一种显示面板、显示装置、阵列基板及其制作方法，其中，所述阵列基板的制作方法包括：提供第一基板，所述第一基板表面具有像素驱动膜层以及位于所述像素驱动膜层背离所述第一基板表面的平坦层；对所述平坦层进行减薄处理，形成凹槽；在所述平坦层背离所述第一基板一侧依次形成导电层和钝化层；在所述钝化层与所述凹槽对应区域进行刻蚀，形成通孔，所述通孔贯穿所述钝化层和其他平坦层；在钝化层背离第一基板一侧表面形成通过凹槽和通孔与像素驱动膜层连接的像素电极层。所述阵列基板的制作方法避免了在对平坦层和钝化层的同时刻蚀过程中可能出现的钝化层完全去除、平坦层出现垂直刻蚀、光刻胶的涂覆均一性差以及光刻胶浪费的问题。
Description
技术领域
本申请涉及显示面板制备技术领域，更具体地说，涉及一种显示面板、显示装置、阵列基板及其制作方法。
背景技术
随着显示技术的不断发展，显示面板的应用越来越广泛。作为显示面板的重要构成部分，阵列基板的质量很大程度上决定着显示面板的显示效果，其中，贯穿阵列基板的平坦层和钝化层，且与薄膜晶体管的漏极区域对应的通孔不但决定着显示面板的开口率，而且决定着显示面板的像素电极与薄膜晶体管的漏极的接触电阻。
为了增加显示面板的开口率，并且降低像素电极与薄膜晶体管漏极的接触电阻，现有技术中通常采用平坦层和钝化层同时刻蚀的方式形成通孔，但是随着显示面板显示像素数量的不断增加，阵列基板所需承载的器件(例如薄膜晶体管等)数量也会相应的增加，这就要求平坦层具有较大的厚度，这样一来在同时刻蚀形成通孔时所需要的刻蚀时间就会较长，如果在钝化层表面涂覆较薄的光刻胶对钝化层和平坦层进行同时刻蚀形成通孔时会使得在通孔形成后出现钝化层被完全去除的情况，并且使平坦层出现垂直刻蚀的问题，从而增加通过通孔与薄膜晶体管漏极连接的像素电极的断线风险；而如果在钝化层表面涂覆足够的光刻胶对钝化层和平坦层进行同时刻蚀形成通孔时，又会出现涂覆的光刻胶厚度达到机台涂覆能力上限的情况，造成光刻胶的涂覆均一性差，以及光刻胶浪费的问题。
发明内容
为解决上述技术问题，本发明提供了一种显示面板、显示装置、阵列基板及其制作方法，以解决由于阵列基板的平坦层具有较大厚度，而导致的在对平坦层和钝化层的同时刻蚀过程中出现的钝化层完全去除、平坦层出现垂直刻蚀、光刻胶的涂覆均一性差以及光刻胶浪费的问题。
为解决上述技术问题，本发明实施例提供了如下技术方案：
一种阵列基板的制作方法，包括：
提供第一基板，所述第一基板表面具有像素驱动膜层以及位于所述像素驱动膜层背离所述第一基板表面的平坦层；
对所述平坦层进行减薄处理，形成凹槽，所述凹槽深入部分所述平坦层；
在所述平坦层背离所述第一基板一侧依次形成导电层和钝化层；
在所述钝化层与所述凹槽对应区域进行刻蚀，形成通孔，所述通孔贯穿所述钝化层和其他所述平坦层，所述通孔在所述第一基板上的投影位于所述凹槽在所述第一基板上的投影内；
在所述钝化层背离所述第一基板一侧表面形成像素电极层，所述像素电极层通过所述凹槽和通孔与所述像素驱动膜层连接。
可选的，所述像素驱动膜层的形成过程包括：
在所述第一基板表面形成沿第一方向排列的多条栅极线、沿第二方向排列的多条数据线以及位于所述栅极线与所述数据线限定区域中的薄膜晶体管，所述第一方向与所述第二方向交叉，其中，所述像素电极层通过所述凹槽和通孔与所述薄膜晶体管的漏极连接。
可选的，所述对所述平坦层进行减薄处理，形成凹槽包括：
利用半色调掩膜板对所述平坦层进行曝光，然后再对曝光后的平坦层进行显影，去除位于所述半色调掩膜板覆盖区域的部分平坦层；
对所述平坦层进行退火处理，形成凹槽，所述凹槽在所述第一基板上的投影与所述薄膜晶体管的漏极在所述第一基板上的投影至少部分重叠。
可选的，所述在所述钝化层与所述凹槽对应区域进行刻蚀，形成通孔包括：
在所述钝化层背离所述第一基板一侧表面涂覆光刻胶；
利用掩膜板对所述光刻胶进行曝光，再对曝光后的光刻胶进行显影，显影后形成光刻胶完全保留区域和光刻胶完全去除区域；其中，所述光刻胶完全去除区域对应于所述薄膜晶体管的漏极区域；
以曝光显影后的光刻胶为掩膜对所述钝化层进行刻蚀，去除位于所述光刻胶完全去除区域的钝化层及平坦层，形成通孔；
将剩下的光刻胶剥离。
一种阵列基板，包括：
第一基板，所述第一基板表面具有像素驱动膜层以及位于所述像素驱动膜层背离所述第一基板表面的平坦层；
位于所述平坦层背离所述第一基板一侧的导电层和钝化层；
位于所述钝化层背离所述第一基板一侧表面的像素电极层，所述像素电极层通过凹槽和通孔与所述像素驱动膜层连接，所述凹槽深入部分所述平坦层，所述通孔贯穿所述钝化层和其他所述平坦层，所述通孔在所述第一基板上的投影位于所述凹槽在所述第一基板上的投影内。
可选的，所述像素驱动膜层包括：位于所述第一基板表面沿第一方向排列的多条栅极线、沿第二方向排列的多条数据线以及位于所述栅极线与所述数据线限定区域中的薄膜晶体管，所述第一方向与所述第二方向交叉，其中，所述像素电极层通过所述凹槽和通孔与所述薄膜晶体管的漏极连接。
可选的，所述凹槽、所述通孔在垂直于所述第一基板且沿所述栅极线延伸方向上的截面为梯形，且所述梯形的短边位于其长边和所述第一基板之间，所述梯形的长边为所述梯形的一组平行边中长度较长的一条边，所述梯形的短边为所述梯形的一组平行边中长度较短的一条边。
可选的，所述通孔与所述钝化层在垂直于所述第一基板上的厚度差由预设公式确定；
所述预设公式为：其中，D2为所述通孔与所述钝化层在垂直于所述第一基板方向上的厚度差；L1≤3.5μm，为所述通孔的长边长度；L2为所述通孔的短边长度，其取值范围为0μm-L1，不包括端点值；θ为所述通孔短边一侧内角的补角。
可选的，所述凹槽在所述通孔两侧保留的底面长度大于所述钝化层在平行于所述第一基板方向上的厚度。
一种显示面板，包括相对设置的阵列基板和对向基板，其中，所述阵列基板为上述任一项所述的阵列基板。
一种显示装置，包括至少一个如上述一项所述的显示面板。
从上述技术方案可以看出，本发明实施例提供了一种显示面板、显示装置、阵列基板及其制作方法，其中，所述阵列基板的平坦层在进行通孔的刻蚀之前先进行减薄处理，形成深入部分所述平坦层的凹槽，以降低在对所述平坦层和钝化层同时刻蚀时所述平坦层所需刻蚀的厚度，这样就降低了在形成所述通孔时所述平坦层所需刻蚀的时间，避免了刻蚀过程中由于涂覆较薄的光刻胶而导致的所述钝化层被完全去除的情况，也避免了由于较长的刻蚀时间使得所述平坦层出现垂直刻蚀的问题；同时，也正是由于降低了在对所述平坦层和钝化层同时刻蚀时所述平坦层所需刻蚀的厚度，从而降低了需要在所述钝化层表面涂覆的光刻胶厚度，避免了在对所述平坦层和钝化层同时刻蚀形成所述通孔时涂覆的光刻胶达到机台涂覆能力上限，造成的光刻胶涂覆均一性差，以及光刻胶浪费的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明的一个实施例提供的阵列基板的制作方法的流程示意图；
图2、图5-图9为本发明的一个实施例提供的阵列基板的制作流程图；
图3为本发明的一个实施例提供的一种像素驱动膜层的俯视结构示意图；
图4为本发明的一个实施例提供的一种薄膜晶体管的结构示意图；
图10为本发明的一个实施例提供的一种像素驱动膜层的形成过程流程图；
图11为本发明的另一个实施例提供的一种阵列基板的制作方法的流程示意图；
图12为本发明的又一个实施例提供的一种阵列基板的制作方法的流程示意图；
图13为本发明的一个实施例提供的一种阵列基板的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种阵列基板的制作方法，如图1所示，图1为所述阵列基板的制作方法的流程示意图，包括：
S101：提供第一基板，所述第一基板表面具有像素驱动膜层以及位于所述像素驱动膜层背离所述第一基板表面的平坦层。
所述第一基板可以为玻璃基板或石英基板，本发明对所述第一基板的具体种类并不做限定，具体视实际情况而定。
参考图2，图2为所述阵列基板除导电层、钝化层和像素电极层外的截面结构示意图；在图2中示出了所述第一基板10、所述像素驱动膜层20以及所述平坦层30。
本发明的一个具体实施例提供了一种像素驱动膜层的具体构成，如图3所示，图3为所述像素驱动膜层20的结构示意图，该像素驱动膜层20包括：
交叉设置且相互绝缘的多条数据线21和栅极线22，所述多条数据线21和栅极线22限定出多个显示像素23；
与所述数据线21和所述栅极线22电连接的薄膜晶体管(Thin Film Transistor，TFT)，所述薄膜晶体管的栅极G与所述栅极线22连接，源极S与所述数据线21连接，当所述阵列基板应用于液晶显示面板时，所述薄膜晶体管的漏极D与像素电极连接，在所述栅极线22的控制下，将所述数据线21输入的数据显示信号提供给与所述薄膜晶体管对应的显示像素23。
需要说明的是，所述薄膜晶体管可以是顶栅型薄膜晶体管，也可以是底栅型薄膜晶体管，本发明对此并不做限定，具体视实际情况而定。其中，顶栅和底栅是指薄膜晶体管的栅极G相对于有源层(或称为沟道区)的位置而定的，即：相对所述第一基板10，当栅极G靠近所述第一基板10，所述有源层远离所述第一基板10时，所述薄膜晶体管为底栅性薄膜晶体管，当栅极G远离所述第一基板10，所述有源层靠近所述第一基板10时，所述薄膜晶体管为顶栅型薄膜晶体管。
下面将以底栅型薄膜晶体管为例对薄膜晶体管的结构进行说明，参考图4，图4为本发明的一个实施例提供的一种底栅型薄膜晶体管的结构示意图；在图4中，所述有源层CR位于所述薄膜晶体管的栅极G远离所述第一基板10一侧，且位于所述薄膜晶体管的源极S和漏极D之间，所述有源层CR的制作材料为半导体材料，所述半导体材料为非晶硅、低温多晶硅、金属氧化物或低温多晶氧化物；所述有源层CR与所述栅极G之间设置有栅绝缘层GI，且所述有源层CR设置于所述栅极G的正上方，即所述有源层CR在所述第一基板10上的投影覆盖所述栅极G在所述第一基板10上的投影，其中，所述栅绝缘层GI可以为氮化硅层或氧化硅层，所述薄膜晶体管的栅极G与所述第一基板10之间具有缓冲层BF。
此外，图3中示出的阵列基板还包括数据驱动电路24和栅极驱动电路25。所述数据驱动电路24与所述数据线21连接，所述数据驱动电路24用于在显示阶段通过所述数据线21向显示像素23输入数据显示信号，以控制所述显示面板进行显示；所述栅极驱动电路25与栅极线22相连，用于在显示阶段通过栅极线22向薄膜晶体管提供扫描信号，以控制薄膜晶体管的开启或关闭。
S102：对所述平坦层进行减薄处理，形成凹槽，所述凹槽深入部分所述平坦层。
参考图5，图5为经过减薄处理后的所述阵列基板除导电层、钝化层和像素电极层外的截面结构示意图。所述凹槽31在所述第一基板10上的投影与所述像素驱动膜层20的薄膜晶体管的漏极(附图5中未示出)在所述第一基板10上的投影至少部分重叠。
S103：在所述平坦层背离所述第一基板一侧依次形成导电层和钝化层。
参考图6，图6为经过步骤S103后的所述阵列基板除所述像素电极层外的截面结构示意图；附图6中示出了所述第一基板10、像素驱动膜层20、平坦层30、导电层40和钝化层50。所述导电层40的制作材料可以是氧化铟锡(Indium Tin Oxides，ITO)或掺铟氧化锌(Indium-Doped Zinc Oxides，IZO)，本发明对此并不做限定，具体视实际情况而定。另外所述导电层40可以通过磁控溅射形成导电薄膜，然后对导电薄膜进行刻蚀形成所述导电层40，本发明对所述导电层40的具体形成过程并不做限定，具体视实际情况而定。
S104：在所述钝化层与所述凹槽对应区域进行刻蚀，形成通孔，所述通孔贯穿所述钝化层和其他所述平坦层，所述通孔在所述第一基板上的投影位于所述凹槽在所述第一基板上的投影内。
参考图7和图8，图7和图8为经过步骤S104后的所述阵列基板除所述像素电极层外的截面结构示意图；附图7和附图8中示出了所述第一基板10、像素驱动膜层20、平坦层30、导电层40和钝化层50以及所述通孔TH和所述凹槽31。图7和图8分别示出了两种在所述凹槽31内形成所述通孔TH后的结构，具体地，在图7中所述凹槽31在所述通孔TH两侧保留的底面长度W1等于所述钝化层50在平行于所述第一基板10方向上的厚度W2，在图7所示的结构中形成像素电极层时，所述像素电极层会沿着所述钝化层50和所述平坦层30的侧壁形成的一条坡道直接与所述像素驱动膜层20连接，由于所述平坦层30的厚度较大，因此所述钝化层50和所述平坦层30的侧壁形成的坡道会比较长，在形成所述像素电极层时，会增加所述像素电极层的断线风险；在图8中所述凹槽31在所述通孔TH两侧保留的底面长度W3大于所述钝化层50在平行于所述第一基板10方向上的厚度W2，这样在图8中，所述钝化层50在所述通孔TH两侧会分别保留有一个台阶FS，这样接下来形成的像素电极层会经过所述台阶FS以及两个较短的坡道与所述像素驱动膜层20连接，减少了所述像素电极层在通过所述凹槽31和所述通孔TH与所述像素驱动膜层20连接时的断线风险。
需要说明的是，所述钝化层50在平行于所述第一基板10方向上的厚度W2是指所述钝化层50中平行于所述凹槽31的一条斜边的部分钝化层50在平行于所述第一基板10方向上的长度(即图7和图8中W2所标注部分的长度)。
S105：在所述钝化层背离所述第一基板一侧表面形成像素电极层，所述像素电极层通过所述凹槽和通孔与所述像素驱动膜层连接。
参考图9，图9为经过步骤S105后的阵列基板的截面结构示意图；图9中示出了所述第一基板10、像素驱动膜层20、平坦层30、导电层40、钝化层50和像素电极层60。同样的，所述像素电极层60的制作材料可以是ITO或IZO，所述像素电极层60可以通过磁控溅射形成导电膜层，然后对导电膜层进行刻蚀形成所述像素电极层60，本发明对所述像素电极层60的制作材料和具体形成工艺并不做限定，具体是视实际情况而定。
在上述实施例的基础上，在本发明的一个实施例中，如图10所示，图10为所述像素驱动膜层的形成过程的流程示意图；所述像素驱动膜层的形成过程包括：
S1011：在所述第一基板10表面形成沿第一方向排列的多条栅极线22、沿第二方向排列的多条数据线21以及位于所述栅极线22与所述数据线21限定区域中的薄膜晶体管23，所述第一方向与所述第二方向交叉，其中，所述像素电极层通过所述凹槽31和通孔TH与所述薄膜晶体管的漏极D连接。
需要说明的是，所述多条栅极线22和多条数据线21可以通过磁控溅射的方式形成导电薄膜，然后经过刻蚀工艺形成图形，也可以通过分子束外延等方式形成导电薄膜，其制作材料可以是ITO或IZO，还可以是金属材料，例如钼、铝、钼铝合金、钼钨合金等金属。本发明对所述多条栅极线22和多条数据线21的制作材料和制备工艺并不做限定，具体视实际情况而定。
在上述实施例的基础上，在本发明的另一个实施例中，如图11所示，图11为本实施例提供的一种阵列基板的制作方法的流程示意图，所述对所述平坦层30进行减薄处理，形成凹槽31包括：
S1021：利用半色调掩膜板对所述平坦层30进行曝光，然后再对曝光后的平坦层30进行显影，去除位于所述半色调掩膜板覆盖区域的部分平坦层30。
所述半色调掩膜板具有部分透光的特性，可以对所述平坦层30进行部分曝光，使其曝光部分的所述平坦层30可以被显影液显影去除，从而达到去除位于所述半色调掩膜板覆盖区域的部分平坦层30的目的。在本发明的其他实施例中，还可以用其他具有部分透光特性的掩膜板为掩膜对所述平坦层30进行曝光，本发明对形成所述凹槽31的过程中采用的掩膜板种类并不做限定，具体视实际情况而定。
S1022：对所述平坦层30进行退火处理，形成凹槽31，所述凹槽31在所述第一基板10上的投影与所述薄膜晶体管的漏极D在所述第一基板10上的投影至少部分重叠。
需要说明的是，在步骤S1022中，对所述平坦层30进行退火处理的目的是使经过曝光显影处理后的平坦层30的结构稳定，使所述凹槽31的形状稳定。
在上述实施例的基础上，本发明的又一个实施例提供了一种对所述钝化层50及平坦层30进行刻蚀，形成所述通孔TH的具体过程，如图12所示，图12为本实施例提供的一种阵列基板的制作方法的流程示意图，所述在所述钝化层50与所述凹槽31对应区域进行刻蚀，形成通孔TH包括：
S1041：在所述钝化层50背离所述第一基板10一侧表面涂覆光刻胶。
在步骤S1041中，由于所述平坦层30进行过减薄处理，因此在所述钝化层50背离所述第一基板10一侧表面涂覆光刻胶的厚度可以较小，而不用如现有技术中一般涂覆4.5μm左右厚度的光刻胶对平坦层和钝化层进行同时刻蚀，一般而言，利用机台涂覆光刻胶时，4.5μm已经达到了机台涂覆能力的上限，并且涂覆4.5μm的光刻胶的均一性较差(涂覆厚度差大于11％)，这种较差的均一性会造成光刻胶的大量浪费。
S1042：利用掩膜板对所述光刻胶进行曝光，再对曝光后的光刻胶进行显影，显影后形成光刻胶完全保留区域和光刻胶完全去除区域；其中，所述光刻胶完全去除区域对应于所述薄膜晶体管的漏极区域。
需要说明的是，所述光刻胶完全去除区域覆盖的所述平坦层30和所述钝化层50就是需要进行刻蚀的部分，以露出所述薄膜晶体管的漏极D使所述像素电极层通过所述通孔TH与其连接。
S1043：以曝光显影后的光刻胶为掩膜对所述钝化层50进行刻蚀，去除位于所述光刻胶完全去除区域的钝化层50及平坦层30，形成通孔TH。
通常而言，在步骤S1043中，优选采用干法刻蚀对所述钝化层50进行刻蚀，以去除位于所述光刻胶完全去除区域的钝化层50及平坦层30。但在本发明的其他实施例中，也可采用湿法刻蚀对所述钝化层50进行刻蚀，本发明对采用的具体刻蚀方法并不做限定，具体视实际情况而定。
S1044：将剩下的光刻胶剥离。
需要说明的是，一般情况下，在对所述钝化层50及平坦层30进行刻蚀形成所述通孔TH之后需要进行灰化处理，以剥离剩下的光刻胶，并起到清洁所述钝化层50及平坦层30的目的。
相应的，本发明实施例还提供了一种阵列基板，如图9所示，图9为本实施例提供的一种阵列基板的截面结构示意图，所述阵列基板包括：
第一基板10，所述第一基板10表面具有像素驱动膜层20以及位于所述像素驱动膜层20背离所述第一基板10一侧表面的平坦层30；
位于所述平坦层30背离所述第一基板10一侧的导电层40和钝化层50；
位于所述钝化层50背离所述第一基板10一侧表面的像素电极层60，所述像素电极层60通过凹槽(附图9中未标出)和通孔(附图9中未标出)与所述像素驱动膜层20连接，所述凹槽深入部分所述平坦层，所述通孔贯穿所述钝化层50和其他所述平坦层30，所述通孔在所述第一基板10上的投影位于所述凹槽在所述第一基板10上的投影内。
本发明的一个具体实施例提供了一种像素驱动膜层20的具体构成，如图3所示，图3为像素驱动膜层20的结构示意图，该像素驱动膜层20包括：
交叉设置且相互绝缘的多条数据线21和栅极线22，所述多条数据线21和栅极线22限定出多个显示像素23；
与所述数据线21和所述栅极线22电连接的薄膜晶体管(Thin Film Transistor，TFT)，所述薄膜晶体管的栅极G与所述栅极线22连接，源极S与所述数据线21连接，当所述阵列基板应用于液晶显示面板时，所述薄膜晶体管的漏极D与像素电极连接，在所述栅极线22的控制下，将所述数据线21输入的数据显示信号提供给与所述薄膜晶体管对应的显示像素23。
需要说明的是，所述薄膜晶体管可以是顶栅型薄膜晶体管，也可以是底栅型薄膜晶体管，本发明对此并不做限定，具体视实际情况而定。其中，顶栅和底栅是指薄膜晶体管的栅极G相对于有源层(或称为沟道区)的位置而定的，即：相对所述第一基板10，当栅极G靠近所述第一基板10，所述有源层远离所述第一基板10时，所述薄膜晶体管为底栅性薄膜晶体管，当栅极G远离所述第一基板10，所述有源层靠近所述第一基板10时，所述薄膜晶体管为顶栅型薄膜晶体管。
下面将以底栅型薄膜晶体管为例对薄膜晶体管的结构进行说明，参考图4，图4为本发明的一个实施例提供的一种底栅型薄膜晶体管的结构示意图；在图4中，所述有源层CR位于所述薄膜晶体管的栅极G远离所述第一基板10一侧，且位于所述薄膜晶体管的源极S和漏极D之间，所述有源层CR的制作材料为半导体材料，所述半导体材料为非晶硅、低温多晶硅、金属氧化物或低温多晶氧化物；所述有源层CR与所述栅极G之间设置有栅绝缘层GI，且所述有源层CR设置于所述栅极G的正上方，即所述有源层CR在所述第一基板10上的投影覆盖所述栅极G在所述第一基板10上的投影，其中，所述栅绝缘层GI可以为氮化硅层或氧化硅层，所述薄膜晶体管的栅极G与所述第一基板10之间具有缓冲层BF。
此外，图3中示出的阵列基板还包括数据驱动电路24和栅极驱动电路25。所述数据驱动电路24与所述数据线21连接，所述数据驱动电路24用于在显示阶段通过所述数据线21向显示像素23输入数据显示信号，以控制所述柔性显示面板进行显示；所述栅极驱动电路25与栅极线22相连，用于在显示阶段通过栅极线22向薄膜晶体管提供扫描信号，以控制薄膜晶体管的开启或关闭。
还需要说明的是，所述多条栅极线22和多条数据线21可以通过磁控溅射的方式形成导电薄膜，然后经过刻蚀工艺形成图形，也可以通过分子束外延等方式形成导电薄膜，其制作材料可以是ITO或IZO，还可以是金属材料，例如钼、铝、钼铝合金、钼钨合金等金属。本发明对所述多条栅极线22和多条数据线21的制作材料和制备工艺并不做限定，具体视实际情况而定。
在上述实施例的基础上，在本发明的一个实施例中，如图13所示，图13为本实施例提供的一种阵列基板的截面结构示意图，在本实施例中，所述凹槽、所述通孔在垂直于所述第一基板10且沿所述栅极线延伸方向上的截面为梯形，且所述梯形的短边位于其长边和所述第一基板10之间，所述梯形的长边为所述梯形的一组平行边中长度较长的一条边，所述梯形的短边为所述梯形的一组平行边中长度较短的一条边。
所述通孔与所述钝化层50在垂直于所述第一基板10上的厚度差由预设公式确定；
所述预设公式为：其中，D2为所述通孔与所述钝化层50在垂直于所述第一基板10上的厚度差；L1≤3.5μm，为所述通孔的长边长度；L2为所述通孔的短边长度，其取值范围为0μm-L1，不包括端点值；θ为所述通孔短边一侧内角的补角。
需要说明的是，在附图13中，所述凹槽在所述通孔两侧保留的底面长度W3大于所述钝化层50在平行于所述第一基板10方向上的厚度W2，这样在附图13中，所述钝化层50在所述通孔两侧会分别保留有一个台阶，这样接下来形成的像素电极层60会经过这所述台阶以及两个较短的坡道与所述像素驱动膜层20连接，减少了所述像素电极层60在通过所述凹槽和所述通孔与所述像素驱动膜层20连接时的断线风险。
还需要说明的是，所述钝化层50在平行于所述第一基板10方向上的厚度W2是指所述钝化层50中平行于所述凹槽31的一条斜边的部分钝化层50在平行于所述第一基板10方向上的长度(即图13中W2所标注部分的长度)。
但在本发明的其他实施例中，所述凹槽在所述通孔两侧保留的底面长度还可以等于所述钝化层50在平行于所述第一基板10方向上的厚度，但在这些实施例中，所述像素电极层60会沿着所述钝化层50和所述平坦层30的侧壁形成的一条坡道直接与所述像素驱动膜层20连接，由于所述平坦层30的厚度较大，因此所述钝化层50和所述平坦层30的侧壁形成的坡道会比较长，在形成所述像素电极层60时，会增加所述像素电极层60的断线风险。本发明对所述凹槽底面在所述通孔两侧剩余部分与所述钝化层50的厚度关系并不做限定，具体视实际情况而定。
相应的，本发明实施例还提供了一种显示面板，包括相对设置的阵列基板和对向基板，其中，所述阵列基板为上述任一实施例所述的阵列基板。
相应的，本发明实施例还提供了一种显示装置，包括至少一个如上述实施例所述的显示面板。
综上所述，本发明实施例提供了一种显示面板、显示装置、阵列基板及其制作方法，其中，所述阵列基板的平坦层30在进行通孔的刻蚀之前先进行减薄处理，形成深入部分所述平坦层30的凹槽，以降低在对所述平坦层30和钝化层50同时刻蚀时所述平坦层30所需刻蚀的厚度，这样就降低了在形成所述通孔时所述平坦层30所需刻蚀的时间，避免了刻蚀过程中由于涂覆较薄的光刻胶而导致的所述钝化层50被完全去除的情况，也避免了由于较长的刻蚀时间使得所述平坦层30出现垂直刻蚀的问题；同时，也正是由于降低了在对所述平坦层30和钝化层50同时刻蚀时所述平坦层30所需刻蚀的厚度，从而降低了需要在所述钝化层50表面涂覆的光刻胶厚度，避免了在对所述平坦层30和钝化层50同时刻蚀形成所述通孔时涂覆的光刻胶达到机台涂覆能力上限，造成的光刻胶涂覆均一性差，以及光刻胶浪费的问题。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (11)
1.一种阵列基板的制作方法，其特征在于，包括：
提供第一基板，所述第一基板表面具有像素驱动膜层以及位于所述像素驱动膜层背离所述第一基板表面的平坦层；
对所述平坦层进行减薄处理，形成凹槽，所述凹槽深入部分所述平坦层；
在所述平坦层背离所述第一基板一侧依次形成导电层和钝化层；
在所述钝化层与所述凹槽对应区域进行刻蚀，形成通孔，所述通孔贯穿所述钝化层和剩余所述平坦层，所述通孔在所述第一基板上的投影位于所述凹槽在所述第一基板上的投影内；
在所述钝化层背离所述第一基板一侧表面形成像素电极层，所述像素电极层通过所述凹槽和通孔与所述像素驱动膜层连接。
2.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述像素驱动膜层的形成过程包括：
在所述第一基板表面形成沿第一方向排列的多条栅极线、沿第二方向排列的多条数据线以及位于所述栅极线与所述数据线限定区域中的薄膜晶体管，所述第一方向与所述第二方向交叉，其中，所述像素电极层通过所述凹槽和通孔与所述薄膜晶体管的漏极连接。
3.根据权利要求2所述的阵列基板的制作方法，其特征在于，所述对所述平坦层进行减薄处理，形成凹槽包括：
利用半色调掩膜板对所述平坦层进行曝光，然后再对曝光后的平坦层进行显影，去除位于所述半色调掩膜板覆盖区域的部分平坦层；
对所述平坦层进行退火处理，形成凹槽，所述凹槽在所述第一基板上的投影与所述薄膜晶体管的漏极在所述第一基板上的投影至少部分重叠。
4.根据权利要求2所述的阵列基板的制作方法，其特征在于，所述在所述钝化层与所述凹槽对应区域进行刻蚀，形成通孔包括：
在所述钝化层背离所述第一基板一侧表面涂覆光刻胶；
利用掩膜板对所述光刻胶进行曝光，再对曝光后的光刻胶进行显影，显影后形成光刻胶完全保留区域和光刻胶完全去除区域；其中，所述光刻胶完全去除区域对应于所述薄膜晶体管的漏极区域；
以曝光显影后的光刻胶为掩膜对所述钝化层进行刻蚀，去除位于所述光刻胶完全去除区域的钝化层及平坦层，形成通孔；
将剩下的光刻胶剥离。
5.一种阵列基板，其特征在于，包括：
第一基板，所述第一基板表面具有像素驱动膜层以及位于所述像素驱动膜层背离所述第一基板表面的平坦层；
位于所述平坦层背离所述第一基板一侧的导电层和钝化层；
位于所述钝化层背离所述第一基板一侧表面的像素电极层，所述像素电极层通过凹槽和通孔与所述像素驱动膜层连接，所述凹槽深入部分所述平坦层，所述通孔贯穿所述钝化层和剩余所述平坦层，所述通孔在所述第一基板上的投影位于所述凹槽在所述第一基板上的投影内。
6.根据权利要求5所述的阵列基板，其特征在于，所述像素驱动膜层包括：位于所述第一基板表面沿第一方向排列的多条栅极线、沿第二方向排列的多条数据线以及位于所述栅极线与所述数据线限定区域中的薄膜晶体管，所述第一方向与所述第二方向交叉，其中，所述像素电极层通过所述凹槽和通孔与所述薄膜晶体管的漏极连接。
7.根据权利要求6所述的阵列基板，其特征在于，所述凹槽、所述通孔在垂直于所述第一基板且沿所述栅极线延伸方向上的截面为梯形，且所述梯形的短边位于其长边和所述第一基板之间，所述梯形的长边为所述梯形的一组平行边中长度较长的一条边，所述梯形的短边为所述梯形的一组平行边中长度较短的一条边。
8.根据权利要求7所述的阵列基板，其特征在于，所述通孔与所述钝化层在垂直于所述第一基板方向上的厚度差由预设公式确定；
所述预设公式为：其中，D2为所述通孔与所述钝化层在垂直于所述第一基板方向上的厚度差；L1≤3.5μm，为所述通孔的长边长度；L2为所述通孔的短边长度，其取值范围为0μm-L1，不包括端点值；θ为所述通孔短边一侧内角的补角。
9.根据权利要求5所述的阵列基板，其特征在于，所述凹槽在所述通孔两侧保留的底面长度大于所述钝化层在平行于所述第一基板方向上的厚度。
10.一种显示面板，其特征在于，包括相对设置的阵列基板和对向基板，其中，所述阵列基板为权利要求5-9任一项所述的阵列基板。
11.一种显示装置，其特征在于，包括至少一个如权利要求10所述的显示面板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610854688.9A CN106158883B (zh) | 2016-09-27 | 2016-09-27 | 显示面板、显示装置、阵列基板及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610854688.9A CN106158883B (zh) | 2016-09-27 | 2016-09-27 | 显示面板、显示装置、阵列基板及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106158883A CN106158883A (zh) | 2016-11-23 |
| CN106158883B true CN106158883B (zh) | 2019-03-29 |
Family
ID=57340879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610854688.9A Active CN106158883B (zh) | 2016-09-27 | 2016-09-27 | 显示面板、显示装置、阵列基板及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106158883B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106847744B (zh) | 2017-02-20 | 2020-10-02 | 合肥京东方光电科技有限公司 | 阵列基板的制备方法、阵列基板及显示装置 |
| CN109003944B (zh) * | 2018-07-27 | 2021-05-14 | 京东方科技集团股份有限公司 | 一种基板的制作方法及基板、显示装置 |
| CN113497090B (zh) * | 2020-03-20 | 2023-09-22 | 合肥鑫晟光电科技有限公司 | 一种显示基板及其制作方法、显示面板 |
| CN113707786B (zh) * | 2020-05-20 | 2022-09-27 | 重庆康佳光电技术研究院有限公司 | 一种转移方法及显示装置 |
| CN113066868A (zh) * | 2021-04-25 | 2021-07-02 | 厦门天马微电子有限公司 | 薄膜晶体管、显示面板和显示装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103107135A (zh) * | 2013-02-19 | 2013-05-15 | 京东方科技集团股份有限公司 | 一种阵列基板的制作方法、阵列基板和显示装置 |
| CN103713792A (zh) * | 2013-12-23 | 2014-04-09 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和触摸显示装置 |
| CN104465510A (zh) * | 2014-12-11 | 2015-03-25 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法和显示面板 |
| CN104576705A (zh) * | 2015-01-27 | 2015-04-29 | 京东方科技集团股份有限公司 | 一种阵列基板及制作方法、显示装置 |
| CN105158994A (zh) * | 2015-09-30 | 2015-12-16 | 武汉华星光电技术有限公司 | 像素单元及阵列基板 |
| CN205750219U (zh) * | 2016-06-21 | 2016-11-30 | 厦门天马微电子有限公司 | 一种液晶显示装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103000641B (zh) * | 2012-12-12 | 2015-10-07 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
-
2016
- 2016-09-27 CN CN201610854688.9A patent/CN106158883B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103107135A (zh) * | 2013-02-19 | 2013-05-15 | 京东方科技集团股份有限公司 | 一种阵列基板的制作方法、阵列基板和显示装置 |
| CN103713792A (zh) * | 2013-12-23 | 2014-04-09 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和触摸显示装置 |
| CN104465510A (zh) * | 2014-12-11 | 2015-03-25 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法和显示面板 |
| CN104576705A (zh) * | 2015-01-27 | 2015-04-29 | 京东方科技集团股份有限公司 | 一种阵列基板及制作方法、显示装置 |
| CN105158994A (zh) * | 2015-09-30 | 2015-12-16 | 武汉华星光电技术有限公司 | 像素单元及阵列基板 |
| CN205750219U (zh) * | 2016-06-21 | 2016-11-30 | 厦门天马微电子有限公司 | 一种液晶显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106158883A (zh) | 2016-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106158883B (zh) | 显示面板、显示装置、阵列基板及其制作方法 | |
| CN104102059B (zh) | Tft阵列基板及其制造方法 | |
| WO2017054384A1 (zh) | 一种阵列基板及其制作方法、显示面板 | |
| US8633066B2 (en) | Thin film transistor with reduced edge slope angle, array substrate and having the thin film transistor and manufacturing method thereof | |
| US9274368B2 (en) | COA substrate, method for fabricating the same and display device | |
| US10509286B2 (en) | Pixel structure and manufacturing method thereof, array substrate and display apparatus | |
| EP2565917A1 (en) | Manufacturing method for array substrate with fringe field switching type thin film transistor liquid crystal display | |
| WO2016065852A1 (zh) | 一种coa基板及其制作方法和显示装置 | |
| JP5528475B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
| US9515096B2 (en) | Thin film transistor array panel | |
| JP2012103697A (ja) | アレイ基板及び液晶ディスプレイ | |
| WO2014194605A1 (zh) | 阵列基板、其制造方法及显示装置 | |
| WO2015149469A1 (zh) | 阵列基板的制备方法、阵列基板、显示装置 | |
| WO2016150286A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| WO2017140058A1 (zh) | 阵列基板及其制作方法、显示面板及显示装置 | |
| JP2008165242A (ja) | 液晶表示装置及びその製造方法 | |
| WO2019127724A1 (zh) | 薄膜晶体管的制作方法及阵列基板的制作方法 | |
| JP6188793B2 (ja) | Ｔｆｔアレイ基板及びその製造方法、表示装置 | |
| CN105810691A (zh) | 像素结构与其制造方法 | |
| JP2011070194A (ja) | Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法 | |
| WO2015180357A1 (zh) | 阵列基板及其制作方法和显示装置 | |
| US10153305B2 (en) | Array substrate, manufacturing method thereof, and display device | |
| US8618538B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| US20120086678A1 (en) | Wire, method of manufacture, and related apparatus | |
| WO2017118004A1 (zh) | 阵列基板及其制作方法以及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |