CN106158779A - 低功耗半导体整流器件 - Google Patents

低功耗半导体整流器件 Download PDF

Info

Publication number
CN106158779A
CN106158779A CN201610625996.4A CN201610625996A CN106158779A CN 106158779 A CN106158779 A CN 106158779A CN 201610625996 A CN201610625996 A CN 201610625996A CN 106158779 A CN106158779 A CN 106158779A
Authority
CN
China
Prior art keywords
heavily doped
lead
district
wire bar
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610625996.4A
Other languages
English (en)
Inventor
陈伟元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Vocational University
Original Assignee
Suzhou Vocational University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Vocational University filed Critical Suzhou Vocational University
Priority to CN201610625996.4A priority Critical patent/CN106158779A/zh
Publication of CN106158779A publication Critical patent/CN106158779A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Thyristors (AREA)

Abstract

本发明公开了一种低功耗半导体整流器件，其二极管芯片包括表面设有重掺杂N型区的重掺杂P型单晶硅片，重掺杂N型区与重掺杂P型单晶硅片接触，重掺杂N型区四周设有沟槽，沟槽位于重掺杂P型单晶硅片和重掺杂N型区四周并延伸至重掺杂P型单晶硅片的中部；沟槽的表面覆盖有绝缘钝化保护层，此绝缘钝化保护层由沟槽底部延伸至重掺杂N型区表面的边缘区域，重掺杂P型区表面覆盖作为另一个电极的第二金属层，第一弧形凹陷区和第二弧形凹陷区分别与第一引线条的引脚区和第二引线条的引脚区相对设置。通过上述方式，本发明将多余的焊锡平均进行分配，保证了均匀焊接，增加了焊接的强度，使多余的焊锡进行了再次利用，焊接面积至少增加了15%。

Description

低功耗半导体整流器件
技术领域
本发明涉及整流器件领域，特别是涉及一种低功耗半导体整流器件。
背景技术
低功耗半导体整流器件是一种具有单向传导电流的电子器件，现有低功耗半导体整流器件主要存以下技术问题：一方面，器件的内部材料连接方式主要是通过焊片在高温下融化将芯片与引线牢固的连接在一起，但铜质引线与焊锡很难做到100%的融合，通常芯片与连接片有效焊接面积为85%，而引线这一端只有60%左右，导致在大电流通过时，电流分布不均匀，降低了产品承受浪涌的能力。
“焊接”是整流器件生产的关键工艺，特别是二极管类整流器件，设计到芯片与导电引线位置是否工整、焊片是否重复摆放、炉温温度设计是否合理等等，焊接产生的不良品占不良品总量达到80%以上，焊接环节是否处理得当直接影响产品的最终品质，本项目即在整流器件产品设计和生产工艺进行一系列的改良。生产出新一代二极管整流器件。
另一方面，除大功率器件外，普通整流器件芯片是正方形，焊片为圆形。在通过高温焊接隧道炉中，焊片即融化为液体，分别连接芯片和导电引线。由于焊片在高温后呈现不规则形状，融化后与芯片的四个边距离均小于0.2mm，一旦芯片与焊片位置有轻微的倾斜或者焊接温度以及焊接速度有轻微的偏差，焊锡降流向芯片的边缘处，从而接触到芯片的另一面，流过的焊锡将会变成一条导线，整流器件直接变为导线，形成短路而无法使用；另一种情况是即使焊锡没有接触到芯片边缘，客户在使用过程中产生高温使焊片融化也会有上述情况，导致客户损失加大。
发明内容
本发明主要解决的技术问题是提供一种低功耗半导体整流器件，焊接面得到了13%以上的扩大，使芯片面积从现有的80mil下降到60-65mil，在不影响过压保护能力的的情况下，芯片成本下降了11%，大功率器件焊机良率达到97%以上。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种低功耗半导体整流器件，包括位于环氧封装体内的第一引线条、第二引线条、连接片和二极管芯片，第一引线条一端设有与二极管芯片连接的支撑区，所述二极管芯片一端通过焊锡膏与该支撑区电连接，第一引线条另一端是第一引脚区，第一引脚区作为整流器的电流传输端；所述连接片两端分别为第一焊接端和第二焊接端；所述第二引线条一端是与所述第一焊接端连接的焊接区，第二引线条另一端为第二引脚区，第二引脚区作为整流器的电流传输端；所述连接片第二焊接端与二极管芯片另一端通过焊锡膏电连接；所述二极管芯片包括表面设有重掺杂N型区的重掺杂P型单晶硅片，此重掺杂N型区与重掺杂P型单晶硅片接触，重掺杂N型区四周设有沟槽，沟槽位于重掺杂P型单晶硅片和重掺杂N型区四周并延伸至重掺杂P型单晶硅片的中部；所述沟槽的表面覆盖有绝缘钝化保护层，绝缘钝化保护层由沟槽底部延伸至重掺杂N型区表面的边缘区域，重掺杂P型区表面覆盖有作为电极的第二金属层；
靠近所述绝缘钝化保护层内侧的重掺杂N型区区域开有一U形凹槽，此重掺杂N型区下表面且位于U形凹槽正下方设有一向下的凸起部，裸露出的所述重掺杂N型区和U形凹槽的表面覆盖有作为电极的第一金属层；所述环氧封装体底部设有一条形凸起绝缘部，此条形凸起绝缘部位于第一引脚区与第二引脚区之间，位于条形凸起绝缘部的两侧表面分别设有第一弧形凹陷区和第二弧形凹陷区，第一弧形凹陷区和第二弧形凹陷区分别与第一引脚区和第二引脚区相对设置。
优选的，所述第一引线条的支撑区与第一引脚区之间区域设有一第一折弯处，第一引线条的支撑区低于第一引脚区；所述第二引线条的焊接区与第二引脚区之间区域设有一第二折弯处，第二引线条的焊接区低于第二引脚区；所述连接片的第一焊接端和第二焊接端之间设有第三折弯处，第一焊接端低于第二焊接端。
优选的，所述第二引线条的焊接区两侧设有挡块。
优选的，所述第二引线条的焊接区的面积大于所述第一焊接端的面积。
本发明的有益效果是：1.本发明低功耗半导体整流器件，其靠近所述绝缘钝化保护层内侧的重掺杂N型区区域开有一U形凹槽，此重掺杂N型区下表面且位于U形凹槽正下方设有一向下的凸起部，裸露出的所述重掺杂N型区和U形凹槽的表面覆盖作为电极的第一金属层；圆形焊片在大于260℃的焊接隧道中开始融化并呈不规则状，开始在导电引线的压迫下流向芯片的边缘，在焊接时间和温度不能绝对控制的情况下，焊锡流过芯片的外保护层形成“锡桥”，设有导流槽的芯片此时开始吸收融化的焊片，由于导流槽是环形设计，任何方向的多余焊锡都将进入焊接的导流槽，且导流槽内具有良好的流动性，能将多余的焊锡平均进行分配，保证了均匀焊接，增加了焊接的强度，使多余的焊锡进行了再次利用，焊接面积至少增加了15%，焊接良率也将提升6个百分点；其次，对于大功率整流器件设计了与焊片面积更为相近的六角形芯片，保证了最大有效焊接面积，使芯片的过压保护能力得以充分发挥，U型导流槽的宽度与深度根据芯片面积的大小单独设计，通过实验认证，由于焊接面得到了13%以上的扩大，使芯片面积从现有的80mil下降到60-65mil，在不影响过压保护能力的的情况下，芯片成本下降了11%，大功率器件焊机良率达到97%以上。
2. 本发明低功耗半导体整流器件，其所述环氧封装体底部设有一条形凸起绝缘部，此条形凸起绝缘部位于第一引线条的引脚区与第二引线条的引脚区，位于条形凸起绝缘部的两侧表面分别设有第一弧形凹陷区和第二弧形凹陷区，此第一弧形凹陷区和第二弧形凹陷区分别与第一引线条的引脚区和第二引线条的引脚区相对设置，实现在紧凑型产品中，有效的增加了引脚爬电距离，增加了产品本体散热面积，提高了器件的可靠性和安全性。
附图说明
图1是本发明低功耗半导体整流器件一较佳实施例的结构示意图；
图2是所示低功耗半导体整流器件中二极管芯片的结构示意图。
附图中各部件的标记如下：1、第一引线条；2、第二引线条；3、连接片；31、第一焊接端；32、第二焊接端；4、二极管芯片；41、重掺杂P型单晶硅片；42、重掺杂N型区；43、凸起部；44、沟槽；45、绝缘钝化保护层；46、第一金属层；47、第二金属层；48、U形凹槽；5、支撑区；61、第一引脚区；62、第二引脚区；7、焊接区；9、第一折弯处；10、第二折弯处；11、第三折弯处；12、环氧封装体；13、条形凸起绝缘部；14、第一弧形凹陷区；15、第二弧形凹陷区。
具体实施方式
下面结合附图对本发明的较佳实施例进行详细阐述，以使本发明的优点和特征能更易于被本领域技术人员理解，从而对本发明的保护范围做出更为清楚明确的界定。
请参阅图1和图2，本发明实施例包括：
实施例1：一种低功耗半导体整流器件，包括位于环氧封装体12内的第一引线条1、第二引线条2、连接片3和二极管芯片4，该第一引线条1一端是与二极管芯片4连接的支撑区5，所述二极管芯片4一端通过焊锡膏与该支撑区5电连接，第一引线条1另一端是第一引脚区61，该第一引线条1的第一引脚区61作为所述整流器的电流传输端；所述第二引线条2一端是与所述连接片3的第一焊接端31连接的焊接区7，该第二引线条2另一端为第二引脚区62，该第二引线条2的第二引脚区62作为所述整流器的电流传输端；所述连接片3第二焊接端32与二极管芯片4另一端通过焊锡膏电连接；
所述二极管芯片4包括表面设有重掺杂N型区42的重掺杂P型单晶硅片41，此重掺杂N型区42与重掺杂P型单晶硅片41接触，重掺杂N型区42四周设有沟槽44，此沟槽44位于重掺杂P型单晶硅片41和重掺杂N型区42四周并延伸至重掺杂P型单晶硅片41的中部；所述沟槽44的表面覆盖有绝缘钝化保护层45，此绝缘钝化保护层45由沟槽44底部延伸至重掺杂N型区42表面的边缘区域，重掺杂P型区41表面覆盖作为另一个电极的第二金属层47；
靠近所述绝缘钝化保护层45内侧的重掺杂N型区42区域开有一U形凹槽48，此重掺杂N型区42下表面且位于U形凹槽48正下方设有一向下的凸起部43，裸露出的所述重掺杂N型区42和U形凹槽48的表面覆盖作为电极的第一金属层46；
所述环氧封装体12底部设有一条形凸起绝缘部13，此条形凸起绝缘部13位于第一引线条1的第一引脚区61与第二引线条2的第二引脚区62，位于条形凸起绝缘部13的两侧表面分别设有第一弧形凹陷区14和第二弧形凹陷区15，此第一弧形凹陷区14和第二弧形凹陷区15分别与第一引线条1的第一引脚区61和第二引线条2的第二引脚区62相对设置。
上述第一引线条1的支撑区5与第一引脚区61之间区域设有一第一折弯处9，从而使得第一引线条1的支撑区5低于第一引脚区61；上述第二引线条2的焊接区7的面积大于所述第一焊接端31的面积。
实施例2：一种低功耗半导体整流器件，包括环氧封装体12和设于环氧封装体12内的第一引线条1、第二引线条2、连接片3和二极管芯片4，该第一引线条1一端是与二极管芯片4连接的支撑区5，所述二极管芯片4一端通过焊锡膏与该支撑区5电连接，第一引线条1另一端是第一引脚区61，该第一引线条1的第一引脚区61作为所述整流器的电流传输端；所述第二引线条2一端是与所述连接片3的第一焊接端31连接的焊接区7，该第二引线条2另一端为第二引脚区62，该第二引线条2的第二引脚区62作为所述整流器的电流传输端；所述连接片3第二焊接端32与二极管芯片4另一端通过焊锡膏电连接；
所述二极管芯片4包括表面设有重掺杂N型区42的重掺杂P型单晶硅片41，此重掺杂N型区42与重掺杂P型单晶硅片41接触，重掺杂N型区42四周设有沟槽44，此沟槽44位于重掺杂P型单晶硅片41和重掺杂N型区42四周并延伸至重掺杂P型单晶硅片41的中部；所述沟槽44的表面覆盖有绝缘钝化保护层45，此绝缘钝化保护层45由沟槽44底部延伸至重掺杂N型区42表面的边缘区域，重掺杂P型区41表面覆盖作为另一个电极的第二金属层47；
靠近所述绝缘钝化保护层45内侧的重掺杂N型区42区域开有一U形凹槽48，此重掺杂N型区42下表面且位于U形凹槽48正下方设有一向下的凸起部43，裸露出的所述重掺杂N型区42和U形凹槽48的表面覆盖作为电极的第一金属层46；
所述环氧封装体12底部设有一条形凸起绝缘部13，此条形凸起绝缘部13位于第一引线条1的第一引脚区61与第二引线条2的第二引脚区62，位于条形凸起绝缘部13的两侧表面分别设有第一弧形凹陷区14和第二弧形凹陷区15，此第一弧形凹陷区14和第二弧形凹陷区15分别与第一引线条1的第一引脚区61和第二引线条2的第二引脚区62相对设置。
上述第一引线条1的支撑区5与第一引脚区61之间区域设有一第一折弯处9，从而使得第一引线条1的支撑区5低于第一引脚区61；所述第二引线条2的焊接区7与第二引脚区62之间区域设有一第二折弯处10，从而使得第二引线条2的焊接区7低于第二引脚区62；所述连接片3的第一焊接端31和第二焊接端32之间设有第三折弯处11，从而使得第一焊接端低于第二焊接端。上述第二引线条2的焊接区7两侧设有挡块8。
采用上述低功耗半导体整流器件时，其圆形焊片在大于260℃的焊接隧道中开始融化并呈不规则状，开始在导电引线的压迫下流向芯片的边缘，在焊接时间和温度不能绝对控制的情况下，焊锡流过芯片的外保护层形成“锡桥”，设有导流槽的芯片此时开始吸收融化的焊片，由于导流槽是环形设计，任何方向的多余焊锡都将进入焊接的导流槽，且导流槽内具有良好的流动性，能将多余的焊锡平均进行分配，保证了均匀焊接，增加了焊接的强度，使多余的焊锡进行了再次利用，焊接面积至少增加了15%，焊接良率也将提升6个百分点。对于大功率整流器件设计了与焊片面积更为相近的六角形芯片，保证了最大有效焊接面积，使芯片的过压保护能力得以充分发挥，U型导流槽的宽度与深度根据芯片面积的大小单独设计，通过实验认证，由于焊接面得到了13%以上的扩大，使芯片面积从现有的80mil下降到60-65mil，在不影响过压保护能力的的情况下，芯片成本下降了11%，大功率器件焊机良率达到97%以上。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (4)

1.一种低功耗半导体整流器件，包括位于环氧封装体（12）内的第一引线条（1）、第二引线条（2）、连接片（3）和二极管芯片（4），第一引线条（1）一端设有与二极管芯片（4）连接的支撑区（5），所述二极管芯片（4）一端通过焊锡膏与该支撑区（5）电连接，第一引线条（1）另一端是第一引脚区（61），第一引脚区（61）作为整流器的电流传输端；所述连接片（3）两端分别为第一焊接端（31）和第二焊接端（32）；所述第二引线条（2）一端是与所述第一焊接端（31）连接的焊接区（7），第二引线条（2）另一端为第二引脚区（62），第二引脚区（62）作为整流器的电流传输端；所述连接片（3）第二焊接端（32）与二极管芯片（4）另一端通过焊锡膏电连接；所述二极管芯片（4）包括表面设有重掺杂N型区（42）的重掺杂P型单晶硅片（41），此重掺杂N型区（42）与重掺杂P型单晶硅片（41）接触，重掺杂N型区（42）四周设有沟槽（44），沟槽（44）位于重掺杂P型单晶硅片（41）和重掺杂N型区（42）四周并延伸至重掺杂P型单晶硅片（41）的中部；所述沟槽（44）的表面覆盖有绝缘钝化保护层（45），绝缘钝化保护层（45）由沟槽（44）底部延伸至重掺杂N型区（42）表面的边缘区域，重掺杂P型区（41）表面覆盖有作为电极的第二金属层（47）；其特征在于：靠近所述绝缘钝化保护层（45）内侧的重掺杂N型区（42）区域开有一U形凹槽（48），此重掺杂N型区（42）下表面且位于U形凹槽（48）正下方设有一向下的凸起部（43），裸露出的所述重掺杂N型区（42）和U形凹槽（48）的表面覆盖有作为电极的第一金属层（46）；所述环氧封装体（12）底部设有一条形凸起绝缘部（13），此条形凸起绝缘部（13）位于第一引脚区（61）与第二引脚区（62）之间，位于条形凸起绝缘部（13）的两侧表面分别设有第一弧形凹陷区（14）和第二弧形凹陷区（15），第一弧形凹陷区（14）和第二弧形凹陷区（15）分别与第一引脚区（61）和第二引脚区（62）相对设置。
2.根据权利要求1所述的低功耗半导体整流器件，其特征在于：所述第一引线条（1）的支撑区（5）与第一引脚区（61）之间区域设有一第一折弯处（9），第一引线条（1）的支撑区（5）低于第一引脚区（61）；所述第二引线条（2）的焊接区（7）与第二引脚区（62）之间区域设有一第二折弯处（10），第二引线条（2）的焊接区（7）低于第二引脚区（62）；所述连接片（3）的第一焊接端（31）和第二焊接端（32）之间设有第三折弯处（11），第一焊接端低于第二焊接端。
3.根据权利要求1所述的低功耗半导体整流器件，其特征在于：所述第二引线条（2）的焊接区（7）两侧设有挡块。
4.根据权利要求1所述的低功耗半导体整流器件，其特征在于：所述第二引线条（2）的焊接区（7）的面积大于所述第一焊接端（31）的面积。
CN201610625996.4A 2016-08-03 2016-08-03 低功耗半导体整流器件 Pending CN106158779A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610625996.4A CN106158779A (zh) 2016-08-03 2016-08-03 低功耗半导体整流器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610625996.4A CN106158779A (zh) 2016-08-03 2016-08-03 低功耗半导体整流器件

Publications (1)

Publication Number Publication Date
CN106158779A true CN106158779A (zh) 2016-11-23

Family

ID=57328473

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610625996.4A Pending CN106158779A (zh) 2016-08-03 2016-08-03 低功耗半导体整流器件

Country Status (1)

Country Link
CN (1) CN106158779A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003197923A (ja) * 2001-12-27 2003-07-11 Sanken Electric Co Ltd 半導体装置
CN103117355A (zh) * 2013-02-01 2013-05-22 苏州固锝电子股份有限公司 贴片式二极管器件结构
US20140042471A1 (en) * 2012-01-31 2014-02-13 Rohm Co., Ltd. Light-emitting apparatus and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003197923A (ja) * 2001-12-27 2003-07-11 Sanken Electric Co Ltd 半導体装置
US20140042471A1 (en) * 2012-01-31 2014-02-13 Rohm Co., Ltd. Light-emitting apparatus and manufacturing method thereof
CN103117355A (zh) * 2013-02-01 2013-05-22 苏州固锝电子股份有限公司 贴片式二极管器件结构

Similar Documents

Publication Publication Date Title
US20140318613A1 (en) Solar cell
US10879411B2 (en) Solar cell module
CN104282788A (zh) 无主栅、高效率背接触太阳能电池模块、组件及制备工艺
KR20130112873A (ko) 개선된 션트 저항을 갖는 후면 접촉 광전지
CN106449731A (zh) 一种半导体整流二极管
CN107293597A (zh) 表面贴装整流器件
CN106158766A (zh) 微型贴装整流半导体器件
CN203521454U (zh) 一种倒装led芯片的欧姆接触电极结构及倒装led芯片
US20150107645A1 (en) Solar cell
CN204204882U (zh) 无主栅高效率背接触太阳能电池组件
CN103532006A (zh) 一种半导体激光器
CN208422903U (zh) 一种沟槽型绝缘栅双极型晶体管封装结构
CN102842549B (zh) 四方扁平无引脚的功率mosfet封装体
CN106158779A (zh) 低功耗半导体整流器件
CN106158767A (zh) 微型表面贴装式二极管器件
CN205609509U (zh) 高良率贴装整流器件
CN106158802A (zh) 超薄型表面贴装整流器
CN205428989U (zh) 一种倒装led芯片
CN210956687U (zh) 一种长寿命的贴片二极管结构
CN205430164U (zh) 光伏接线盒和二极管
CN106158980A (zh) 微型表面贴装半导体整流器件
CN209658165U (zh) 贴片式tvs半导体器件
CN107293596A (zh) 防短路整流器件
CN203367266U (zh) 用于缓冲芯片表面焊料用量的封装结构
CN203367267U (zh) 自适应焊料用量的整流器结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20161123