CN106158729B - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN106158729B
CN106158729B CN201510163917.8A CN201510163917A CN106158729B CN 106158729 B CN106158729 B CN 106158729B CN 201510163917 A CN201510163917 A CN 201510163917A CN 106158729 B CN106158729 B CN 106158729B
Authority
CN
China
Prior art keywords
layer
flow
barrier layer
semiconductor structure
forming method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510163917.8A
Other languages
English (en)
Other versions
CN106158729A (zh
Inventor
邓浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510163917.8A priority Critical patent/CN106158729B/zh
Publication of CN106158729A publication Critical patent/CN106158729A/zh
Application granted granted Critical
Publication of CN106158729B publication Critical patent/CN106158729B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体结构的形成方法，包括：提供衬底；在衬底表面形成阻挡层，所述阻挡层具有与衬底相接处的第一表面以及与第一表面相对的第二表面，所述阻挡层第一表面的材料与第二表面的材料不同；在所述阻挡层的第二表面形成初始层，所述阻挡层第二表面的材料与所述初始层的材料相同；在所述初始层表面形成介质层。所形成的半导体结构的性能改善。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。
背景技术
在半导体制造领域中，随着超大规模集成电路(ULSI)的发展，半导体器件的特征尺寸(CD)不断缩小，形成金属互连结构的工艺也受到了挑战，金属互连结构的延迟时间已经与器件门延迟时间相近。如何克服因连接长度的增长而带来的RC(R指电阻，C指电容)延迟增加是一个亟待解决的问题。此外，由于互金属互连结构间的寄生电容影响日益严重，造成了器件性能大幅度下降，已经成为半导体工业进一步发展的关键制约因素。
为了减少寄生电容、减小RC延迟，多种金属互连结构被提出，例如铜互连结构替代传统的铝互连结构，相应的，也提出了用于形成铜互连结构的铜电镀工艺(ECP，electro-coppering plating)。由于铜的电阻率低，能够降低金属互连结构的互连电阻，进而减小的金属互连结构的延迟效应。而且，铜具有优越的抗电迁移能力，有利于提高金属互连结构的可靠性。
另一方面，降低金属互连结构之间的电容同样可以减小延迟，而寄生电容与相邻金属互连结构之间的绝缘介质的介电常数k呈正比，因此，以低k(low k，简称LK)材料或超低k(ultra low k，简称ULK)材料替代传统的氧化硅材料，在金属互连结构之间作为绝缘介质材料能够，减小金属互连结构之间的寄生电容，以此能够减小延迟效应。
然而，现有技术形成的超低k材料的质量较差，依旧会影响所形成的半导体器件的性能。
发明内容
本发明解决的问题是提供一种半导体结构的形成方法，所形成的半导体结构的性能改善。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底；在衬底表面形成阻挡层，所述阻挡层具有与衬底相接处的第一表面以及与第一表面相对的第二表面，所述阻挡层第一表面的材料与第二表面的材料不同；在所述阻挡层的第二表面形成初始层，所述阻挡层第二表面的材料与所述初始层的材料相同；在所述初始层表面形成介质层。
可选的，所述介质层的材料为超低k介质材料，所述超低k介质材料的介电系数小于2.5。
可选的，所述介质层的材料为多孔SiCOH材料。
可选的，形成所述介质层的工艺包括化学气相沉积工艺。
可选的，形成所述介质层的工艺参数包括：工艺前驱体包括二乙氧基甲基硅烷、氧气、发泡剂和载气，所述发泡剂为alpha-松油烯，所述载气为氦气，温度为200℃～350℃，气压为5托～10托，二乙氧基甲基硅烷的流量为1000毫克/分钟～3000毫克/分钟，氧气的流量为200sccm～600sccm，发泡剂的流量为2000毫克/分钟～4000毫克/分钟，载气的流量为3000sccm～6000sccm。
可选的，在形成所述介质层后，进行紫外线处理工艺，所述紫外处理工艺的参数包括：紫外光强度为20mW/cm2～300mW/cm2，温度300℃～400℃，腔室压力2托～10托，He流量10000sccm～20000sccm，Ar流量10000sccm～20000sccm，处理时间为100秒～500秒。
可选的，所述初始层的材料为SiCO；形成所述初始层的工艺为化学气相沉积工艺。
可选的，形成所述初始层的工艺参数包括：工艺气体包括二乙氧基甲基硅烷、氧气和氦气，温度为200℃～350℃，气压为5托～10托，二乙氧基甲基硅烷的流量为200毫克/分钟～500毫克/分钟，氧气的流量为400sccm～700sccm，氦气的流量为3000sccm～6000sccm。
可选的，所述阻挡层第一表面的材料为SiCN；所述阻挡层第二表面的材料为SiCO。
可选的，自所述阻挡层的第一表面至第二表面，所述阻挡层内的氮原子浓度降低、氧原子浓度提高。
可选的，所述阻挡层包括第一材料层、位于第一材料层表面的第二材料层、以及位于第三材料层表面的第三材料层。
可选的，所述阻挡层的形成步骤包括：采用第一沉积工艺形成第一材料层；在所述第一沉积工艺之后，采用第二沉积工艺形成第二材料层；在所述第二沉积工艺之后，采用第三沉积工艺形成第三材料层。
可选的，所述第一材料层的材料为SiCN。
可选的，所述第一沉积工艺的参数包括：工艺气体包括三甲基硅烷或四甲基硅烷、氨气和氮气，三甲基硅烷或四甲基硅烷的流量为200sccm～2000sccm，氨气的流量为200sccm～1000sccm，氮气的流量为200sccm～1000sccm气压为1托～20托，低频射频功率为0瓦～1000瓦，沉积腔室高频射频功率为500瓦～1500瓦，温度250℃～350℃。
可选的，所述第二材料层的材料为SiCON。
可选的，所述第二沉积工艺的参数包括：工艺气体包括三甲基硅烷或四甲基硅烷、氨气、氮气和氧气，三甲基硅烷或四甲基硅烷的流量为200sccm～2000sccm，氨气的流量为200sccm～1000sccm，氮气的流量为200sccm～1000sccm，氧气的流量为200sccm～800sccm，气压为1托～20托，低频射频功率为0瓦～1000瓦，高频射频功率为500瓦～1500瓦，温度250℃～350℃。
可选的，在所述工艺气体中，氧气的流量由零提高至预设值，氮气的流量降低至零。
可选的，所述第三材料层的材料为SiCO。
可选的，所述第三沉积工艺的参数包括：工艺气体包括三甲基硅烷或四甲基硅烷、和氧气，三甲基硅烷或四甲基硅烷的流量为200sccm～2000sccm，氧气的流量为200sccm～800sccm，气压为1托～20托，低频射频功率为0瓦～1000瓦，高频射频功率为500瓦～1500瓦，温度250℃～350℃。
可选的，所述衬底包括的电互连结构，且所述衬底的表面暴露出所述电互连结构，所述电互连结构的材料包括铜；所述阻挡层位于所述电互连结构表面。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的形成方法中，在衬底表面形成阻挡层，在所述阻挡层表面形成初始层。所述初始层是后续形成介质层的种子层，所述初始层与后续形成与初始层表面的介质层为低k介质层。所述阻挡层用于保护衬底表面，尤其使衬底内的电互连结构的表面；而且，所述阻挡层用于提高初始层和介质层与衬底之间的粘附力；此外，所述阻挡层还能够用于作为刻蚀介质层和初始层的刻蚀停止层。所述阻挡层的第一表面与衬底接触，所述阻挡层的第二表面与初始层相接触，且所述阻挡层的第一表面材料与初始层不同，而第二表面材料与初始层相同，因此，所述阻挡层第二表面的材料与初始层的材料之间不存在晶格差异，从而能够削弱初始层和阻挡层之间的应力，由此避免在后续工艺中造成初始层与阻挡层之间发生分层或剥离现象，提高了阻挡层和初始层之间的粘附力。因此，所形成的半导体结构的稳定性和可靠性提高，性能改善。
进一步，所述阻挡层第一表面的材料为SiCN；所述阻挡层第二表面的材料为SiCO；而且，自所述阻挡层的第一表面至第二表面，所述阻挡层内的氮原子浓度降低、氧原子浓度提高；由于所述阻挡层的第二表面与相接触的初始层材料相同，而所述阻挡层第二表面的材料逐步向阻挡层第一表面的材料过渡，即所述阻挡层自第二表面至第一表面，材料逐步趋同于初始层的材料，在削弱阻挡层与初始层之间的应力同时，能够避免所述阻挡层内部的材料晶格逐渐变化，防止阻挡层内部产生应力，从而能够防止阻挡层内部发生分层。
进一步，所述介质层的材料为超低k介质材料，所述超低k介质材料的介电系数小于2.5；所述初始层的材料为SiCO，所述初始层作为形成介质层的种子层。由于介质层的介电常数低，能够减小半导体结构内的寄生电容，从而减小RC延迟效应，提高半导体结构的性能。
附图说明
图1是一种半导体结构实施例的剖面结构示意图；
图2至图7是本发明实施例的半导体结构的形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，所形成的超低k材料的质量较差，依旧会影响所形成的半导体器件的性能。
具体请参考图1，图1是一种半导体结构实施例的剖面结构示意图，包括：器件层100；位于器件层100内的铜互连结构101，所述铜互连结构101的顶部表面与器件层100表面齐平；位于所述器件层100和铜互连结构101表面的阻挡层102；位于阻挡层102表面超低k介质层。
其中，所述超低k介质层的材料为多孔SiCOH材料，所述阻挡层102的材料为氮掺杂的碳化硅(NDC)。所述超低k介质层包括初始层103、以及位于初始层103表面的多孔层104。所述阻挡层102用于保护所述铜互连结构101，并且用于提高初始层103与铜互连结构101之间的粘附力；此外，所述阻挡层102的材料与初始层103的材料不同，所述阻挡层102的材料与超低k介质层之间具有较高的刻蚀选择比，所述阻挡层102还能够在后续刻蚀超低k介质层时，作为刻蚀停止层。
然而，在半导体制程的后段制程(Back End Of Line，简称BEOL)中，所述阻挡层102与超低k介质层之间容易产生缺陷。例如，在对所述超低k介质层进行刻蚀或化学机械抛光(Chemical Mechanical Polishing，简称CMP)工艺时，容易造成阻挡层102与超低k介质层与之间发生分层或剥离现象，造成半导体器件的可靠性和成品率下降。
经过研究发现，造成阻挡层102与超低k介质层与之间发生分层或剥离现象的原因在于：由于所述阻挡层102与超低k介质层的材料不同，尤其是阻挡层102与初始层103之间的材料不同，则所述阻挡层102和初始层103的材料之间存在晶格差异，因此所述阻挡层102和超低k介质层之间存在应力；当对所述超低k介质层进行刻蚀或化学机械抛光时，外部施加的热量或机械力会导致阻挡层102与初始层103之间的应力被释放，从而造成所述阻挡层102与超低k介质层之间发生分层或剥离。
为了解决上述问题，本发明提供一种半导体结构的形成方法。其中，在衬底表面形成阻挡层，在所述阻挡层表面形成初始层。所述初始层是后续形成介质层的种子层，所述初始层与后续形成与初始层表面的介质层为低k介质层。所述阻挡层的第一表面与衬底接触，所述阻挡层的第二表面与初始层相接触，且所述阻挡层的第一表面材料与初始层不同，而第二表面材料与初始层相同，因此，所述阻挡层第二表面的材料与初始层的材料之间不存在晶格差异，从而能够削弱初始层和阻挡层之间的应力，由此避免在后续工艺中造成初始层与阻挡层之间发生分层或剥离现象，提高了阻挡层和初始层之间的粘附力。因此，所形成的半导体结构的稳定性和可靠性提高，性能改善。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图7是本发明实施例的半导体结构的形成过程的剖面结构示意图。
请参考图2，提供衬底200。
在本实施例中，所述衬底200包括的电互连结构201，且所述衬底200的表面暴露出所述电互连结构201，所述电互连结构201的材料包括铜；后续形成的阻挡层位于所述电互连结构201表面。在本实施例中，所述电互连结构的表面与衬底200表面齐平。在其它实施例中，所述电互连结构201的表面能够高于或第一所述衬底200表面。
本实施例中，所述衬底200包括：半导体基底、位于半导体基底表面的绝缘层、位于绝缘层内的电互连结构201，所述电互连结构201的顶部表面与绝缘层表面齐平。后续形成的阻挡层位于所述电互连结构201表面，用于保护所述电互连结构201，防止外界的杂质和水汽侵入所述电互连结构201。
所述半导体基底包括硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅衬底、绝缘体上锗衬底、玻璃衬底或III-V族化合物衬底(例如氮化镓衬底或砷化镓衬底等)。
所述衬底200还包括形成于所述半导体基底表面的器件结构，所述器件结构包括：晶体管的栅极结构、熔丝结构、电阻、电容、电感中的一种或多种。所述绝缘层位于所述半导体基底表面，并且覆盖所述器件结构，所述绝缘层的材料为氧化硅、氮化硅、氮氧化硅、低K介质材料、超低K介质材料中的一种或多种。
在一实施例中，所述电互连结构201还能够位于所述半导体基底表面或器件结构表面的，所述电互连结构201用于使器件结构之间实现电互连；所述电互连结构201的材料包括金属或金属化合物，例如铜、钨、铝、钛、捏、氮化钛和氮化钽中的一种或多种组合。所述电互连结构201包括：形成于半导体基底表面或器件结构表面的导电插塞、以及形成于导电插塞顶部的导电层，所述导电层用于使导电插塞之间实现电连接。
在另一实施例中，所述衬底为半导体基底，所述半导体基底内形成有导电结构，所述导电结构的表面与半导体基底的表面齐平。所述导电结构能够为导电层，所述导电层能够形成于半导体基底内离子掺杂区的表面，后续形成的导电结构位于所述导电层表面，用于对所述离子掺杂区施加偏压。此外，所述导电结构还能够为导电插塞，所述导电插塞能够为硅通孔结构(TSV，Through Silicon Via)。
在本实施例中，后续需要在衬底200表面形成介质层，所述介质层的材料为超低k介质材料，所述超低k介质材料内部为多孔状态，使得外界的污染和水汽容易穿过所述介质层并对所述电互连结构造成侵蚀，因此，需要在形成介质层之前，在所述电互连结构201表面形成阻挡层，所述阻挡层的密度高于所述介质层的密度，以阻挡外界的污染或水汽直接接触所述电互连结构。
然而，由于所述阻挡层的密度及材料与所述介质层不同，因此所述阻挡层材料的晶格常数与介质层的晶格常数不同，使得所述阻挡层和介质层之间具有因晶格失配而产生的应力；当后续形成介质层之后，对所述介质层表面进行后段处理，例如对介质层进行刻蚀或对介质层表面进行化学机械抛光工艺时，工艺温度或外部施加予介质层的机械力容易造成阻挡层与介质层之间的应力被释放，从而容易引起阻挡层和介质层之间发生分层或剥离；而所述阻挡层和介质层之间发生分层或剥离后，所述阻挡层和介质层的界面处产生的缺陷不仅容易引起电绝缘性能的变化，还容易积聚电荷，此外，还容易引入外部污染，对阻挡层和介质层造成损害；因此，容易导致所形成的导电结构的性能变差。
为了解决上述问题，本实施例中，在衬底200表面形成阻挡层，所述阻挡层具有与衬底200相接处的第一表面以及与第一表面相对的第二表面，而且，所述阻挡层第二表面的材料与后续形成的初始层的材料相同，所述阻挡层第一表面的材料与所述初始层的材料不同，且所述阻挡层第一表面的材料密度大于第二表面的材料密度。
其中，所述初始层作为形成介质层的种子层，因此所述初始层直接形成于阻挡层表面；由于所述阻挡层第二表面的材料与初始层的材料相同，因此所述阻挡层与初始层之间的晶格结构的差异较小，所述阻挡层与初始层之间的应力较小甚至不存在，从而，即使后续对介质层和初始层进行刻蚀或抛光处理，也难以因应力释放而引起阻挡层与初始层之间发生分层，由此提高所形成的半导体结构的可靠性和成品率。
在本实施例中，所述阻挡层第一表面的材料为SiCN；所述阻挡层第二表面的材料为SiCO。由于后续形成的初始层材料为SiCO，而阻挡层的第二表面与初始层相接触，由于所述初始层的材料与阻挡层材料相同，所述阻挡层与初始层之间晶格结构的差异较小，能够防止所述阻挡层与初始层之间发生分层或剥离。而所述阻挡层的第一表面与电互连结构201相接触，所述阻挡层第一表面的材料密度大于第二表面的材料密度，则与电互连结构201相接触的部分阻挡层能够用于保护所述电互连结构201免受外部污染侵蚀。
而且，在本实施例中，自所述阻挡层的第一表面至第二表面，所述阻挡层内的氮原子浓度降低、氧原子浓度提高，即所述阻挡层自第一表面至第二表面，材料由SiCN渐变为SiCO；由于阻挡层内部的材料逐渐变化，则能够防止所述阻挡层内部因材料突变而引起晶格结构的突变，则阻挡层内部也不易在后续工艺中发生分层或剥离现象。
在本实施例中，所述阻挡层包括第一材料层、位于第一材料层表面的第二材料层、以及位于第二材料层表面的第三材料层；其中，所述第一材料层的材料为SiCN，所述第三材料层的材料为SiCO，而第二材料层的材料为SiCON，且所述第二材料层内部自第一材料层至第三材料层氮原子浓度逐渐降低、氧原子浓度逐渐提高。
以下将对本实施例的阻挡层形成步骤进行说明。
请参考图3，采用第一沉积工艺在衬底200表面形成第一材料层202。
在本实施例中，所述第一材料层202的材料为SiCN(氮掺杂碳化硅，简称NDC)；所述第一材料层202与衬底200和电互连结构201相接触，所述第一材料层202与衬底200和电互连结构201相接触的表面即阻挡层的第一表面；所述第一材料层202的密度大于后续形成的第三材料层、初始层或介质层的密度，所述第一材料层202能够有效地防止外部杂质或水汽穿过后续形成的介质层、初始层并直接与电互连结构201接触，由此防止所述电互连结构201受到侵蚀。
其次，由于所述第一材料层202的材料与后续形成的介质层或初始层的材料不同，所述第一材料层202相对于所述介质层或初始层具有较高的刻蚀选择比，所述第一材料层202能够作为后续刻蚀所述介质层和初始层的刻蚀停止层。
在本实施例中，所述第一材料层202的厚度为100埃～200埃；所述第一材料层202的材料为SiCN，形成所述第一材料层202的第一沉积工艺为化学气相沉积工艺；所述第一沉积工艺的参数包括：工艺气体包括三甲基硅烷或四甲基硅烷、氨气和氮气，三甲基硅烷或四甲基硅烷的流量为200sccm～2000sccm，氨气的流量为200sccm～1000sccm，氮气的流量为200sccm～1000sccm气压为1托～20托，低频射频功率为0瓦～1000瓦，沉积腔室高频射频功率为500瓦～1500瓦，温度250℃～350℃。
通过控制工艺气体的流量比例，能够对第一材料层202的材料内氮原子的浓度进行调整。
请参考图4，在所述第一沉积工艺之后，采用第二沉积工艺在第一材料层202表面形成第二材料层203。
在本实施例中，所述第二材料层203位于第一材料层202与后续形成的第三材料层之间，作为第一材料层202与第三材料层之间的过渡。在本实施例中，所述第一材料层的材料为SiCN，而后续形成的第三材料层与后续形成的初始层材料相同，为SiCO，则所述第二材料层203的材料为SiCON。
在本实施例中，所述第二材料层203自与第一材料层202接触的表面到与第三材料层接触的表面，第二材料层203材料内的氮原子的浓度逐渐减小至零，氧原子浓度自零逐步提高至预设值。
本实施例中，所述第二材料层203的厚度为100埃～200埃；所述第二材料层203的材料为SiCON，形成所述第二材料层203的第二沉积工艺为化学气相沉积工艺，所述第二沉积工艺的参数包括：工艺气体包括三甲基硅烷或四甲基硅烷、氨气、氮气和氧气，三甲基硅烷或四甲基硅烷的流量为200sccm～2000sccm，氨气的流量为200sccm～1000sccm，氮气的流量为200sccm～1000sccm，氧气的流量为200sccm～800sccm，气压为1托～20托，低频射频功率为0瓦～1000瓦，高频射频功率为500瓦～1500瓦，温度250℃～350℃。
在所述工艺气体中，氧气的流量由零提高至预设值，用于调节第二材料层203内的氧原子含量；所述氧气的流量变化范围为0sccm～800sccm；氮气的流量降低至零，用于调节第二材料层203内的氮原子含量；所述氮气的流量变化范围为0sccm～1000sccm；所述氨气的流量变化范围为0sccm～1000sccm。
请参考图5，在所述第二沉积工艺之后，采用第三沉积工艺在第二材料层203形成第三材料层204。
在本实施例中，所述第三材料层204与后续形成的初始层直接接触，而且所述第三材料层204的材料与所述初始层的材料相同，能够削弱所述初始层与第三材料层204之间应晶格结构差异而产生的应力，从而能够防止在后续工艺中，因第三材料层204与初始层之间因应力被释放而发生分层或剥离现象，使得第三材料层204与初始层之间的粘附力提高，从而提高了所形成的半导体结构的可靠性。
在本实施例中，所述第一材料层202、第二材料层203和第三材料层204构成位于衬底200和电互连结构201表面的阻挡层，且所述第三材料层204的表面为所述阻挡层的第二表面，后续在所述第三材料层表面形成初始层，以所述初始层作为种子层，形成超低k介质材料的介质层。
在本实施例中，所述第三材料层204的厚度为100埃～200埃；所述第三材料层204的材料为SiCO，形成所述第三材料层204的第三沉积工艺为化学气相沉积工艺；所述第三沉积工艺的参数包括：工艺气体包括三甲基硅烷或四甲基硅烷、和氧气，三甲基硅烷或四甲基硅烷的流量为200sccm～2000sccm，氧气的流量为200sccm～800sccm，气压为1托～20托，低频射频功率为0瓦～1000瓦，高频射频功率为500瓦～1500瓦，温度250℃～350℃。
其中，通过控制工艺气体的流量比例，能够对第三材料层204的材料内氧原子的浓度进行调整。
请参考图6，在所述阻挡层的第二表面形成初始层205，所述阻挡层第二表面的材料与所述初始层205的材料相同，所述阻挡层第一表面的材料与所述初始层205的材料不同。
所述初始层205作为后续形成介质层的种子层。在本实施例中，所述初始层205的材料为SiCO，后续形成的介质层材料为基于SiCO材料形成的多孔SiCOH材料；所述初始层和后续形成的介质层为超低k介质材料层，用于电隔离所述电互连结构。
在本实施例中，所述阻挡层第二表面的材料与所述初始层205的材料相同，即所述第三材料层204的材料与初始层205的材料相同，以此减小阻挡层与初始层205之间的应力，避免在后续工艺中，在阻挡层与初始层205之间发生分层或剥离现象。
在本实施例中，形成所述初始层205的工艺为化学气相沉积工艺；形成所述初始层205的工艺参数包括：工艺气体包括二乙氧基甲基硅烷、氧气和氦气，温度为200℃～350℃，气压为5托～10托，二乙氧基甲基硅烷的流量为200毫克/分钟～500毫克/分钟，氧气的流量为400sccm～700sccm，氦气的流量为3000sccm～6000sccm。
在其它实施例中，形成所述初始层205的工艺还能够为原子层沉积工艺或物理气相沉积工艺。
其中，在形成所述初始层205的工艺中，温度较低，能够使所形成的初始层205密度较低，则所述初始层205能够为后续形成超低k介质材料的介质层提供种子层，以此能够形成多孔介质材料。
请参考图7，在所述初始层205表面形成介质层206。
所述介质层206的材料为多孔介质材料，且所述介质层206为超低k介质材料，所述超低k介质材料的介电系数小于2.5。在本实施例中，所述介质层206的材料为基于所述初始层205形成的多孔SiCOH材料。在本实施例中，所述初始层205与所述介质层206构成超低k介质材料层。
形成所述介质层206的工艺包括化学气相沉积工艺；形成所述介质层206的工艺参数包括：工艺前驱体包括二乙氧基甲基硅烷、氧气、发泡剂和载气，所述发泡剂为alpha-松油烯，所述载气为氦气，温度为200℃～350℃，气压为5托～10托，二乙氧基甲基硅烷的流量为1000毫克/分钟～3000毫克/分钟，氧气的流量为200sccm～600sccm，发泡剂的流量为2000毫克/分钟～4000毫克/分钟，载气的流量为3000sccm～6000sccm。
其中，所述发泡剂为alpha-松油烯，简称ATRP；所述发泡剂用于使所形成的材料内部呈多孔状，以此降低所形成的介质层206的介电常数，形成超低k介质材料。
综上，本实施例中，在衬底表面形成阻挡层，在所述阻挡层表面形成初始层。所述初始层是后续形成介质层的种子层，所述初始层与后续形成与初始层表面的介质层为超低k介质层。所述阻挡层用于保护衬底表面，尤其使衬底内的电互连结构的表面；而且，所述阻挡层用于提高初始层和介质层与衬底之间的粘附力；此外，所述阻挡层还能够用于作为刻蚀介质层和初始层的刻蚀停止层。所述阻挡层的第一表面与衬底接触，所述阻挡层的第二表面与初始层相接触，且所述阻挡层的第一表面材料与初始层不同，而第二表面材料与初始层相同，因此，所述阻挡层第二表面的材料与初始层的材料之间不存在晶格差异，从而能够削弱初始层和阻挡层之间的应力，由此避免在后续工艺中造成初始层与阻挡层之间发生分层或剥离现象，提高了阻挡层和初始层之间的粘附力。因此，所形成的半导体结构的稳定性和可靠性提高，性能改善。
此外，所述阻挡层第一表面的材料为SiCN；所述阻挡层第二表面的材料为SiCO；而且，自所述阻挡层的第一表面至第二表面，所述阻挡层内的氮原子浓度降低、氧原子浓度提高；由于所述阻挡层的第二表面与相接触的初始层材料相同，而所述阻挡层第二表面的材料逐步向阻挡层第一表面的材料过渡，即所述阻挡层自第二表面至第一表面，材料逐步趋同于初始层的材料，在削弱阻挡层与初始层之间的应力同时，能够避免所述阻挡层内部的材料晶格逐渐变化，防止阻挡层内部产生应力，从而能够防止阻挡层内部发生分层。
而且，所述介质层的材料为超低k介质材料，所述超低k介质材料的介电系数小于2.5；所述初始层的材料为SiCO，所述初始层作为形成介质层的种子层。由于介质层的介电常数低，能够减小半导体结构内的寄生电容，从而减小RC延迟效应，提高半导体结构的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (17)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底；
在衬底表面形成阻挡层，所述阻挡层具有与衬底相接处的第一表面以及与第一表面相对的第二表面，所述阻挡层第一表面的材料为SiCN，所述阻挡层第二表面的材料为SiCO，自所述阻挡层的第一表面至第二表面，所述阻挡层内的氮原子浓度降低、氧原子浓度提高；
在所述阻挡层的第二表面形成初始层，所述阻挡层第二表面的材料与所述初始层的材料相同；
在所述初始层表面形成介质层，所述介质层的材料为超低k介质材料，所述超低k介质材料的介电系数小于2.5。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述介质层的材料为多孔SiCOH材料。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述介质层的工艺包括化学气相沉积工艺。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，形成所述介质层的工艺参数包括：工艺前驱体包括二乙氧基甲基硅烷、氧气、发泡剂和载气，所述发泡剂为alpha-松油烯，所述载气为氦气，温度为200℃～350℃，气压为5托～10托，二乙氧基甲基硅烷的流量为1000毫克/分钟～3000毫克/分钟，氧气的流量为200sccm～600sccm，发泡剂的流量为2000毫克/分钟～4000毫克/分钟，载气的流量为3000sccm～6000sccm。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，在形成所述介质层后，进行紫外线处理工艺，所述紫外处理工艺的参数包括：紫外光强度为20mW/cm2～300mW/cm2，温度300℃～400℃，腔室压力2托～10托，He流量10000sccm～20000sccm，Ar流量10000sccm～20000sccm，处理时间为100秒～500秒。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述初始层的材料为SiCO；形成所述初始层的工艺为化学气相沉积工艺。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，形成所述初始层的工艺参数包括：工艺气体包括二乙氧基甲基硅烷、氧气和氦气，温度为200℃～350℃，气压为5托～10托，二乙氧基甲基硅烷的流量为200毫克/分钟～500毫克/分钟，氧气的流量为400sccm～700sccm，氦气的流量为3000sccm～6000sccm。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述阻挡层包括第一材料层、位于第一材料层表面的第二材料层、以及位于第三材料层表面的第三材料层。
9.如权利要求8述的半导体结构的形成方法，其特征在于，所述阻挡层的形成步骤包括：采用第一沉积工艺形成第一材料层；在所述第一沉积工艺之后，采用第二沉积工艺形成第二材料层；在所述第二沉积工艺之后，采用第三沉积工艺形成第三材料层。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述第一材料层的材料为SiCN。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述第一沉积工艺的参数包括：工艺气体包括三甲基硅烷或四甲基硅烷、氨气和氮气，三甲基硅烷或四甲基硅烷的流量为200sccm～2000sccm，氨气的流量为200sccm～1000sccm，氮气的流量为200sccm～1000sccm气压为1托～20托，低频射频功率为0瓦～1000瓦，沉积腔室高频射频功率为500瓦～1500瓦，温度250℃～350℃。
12.如权利要求9所述的半导体结构的形成方法，其特征在于，所述第二材料层的材料为SiCON。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，所述第二沉积工艺的参数包括：工艺气体包括三甲基硅烷或四甲基硅烷、氨气、氮气和氧气，三甲基硅烷或四甲基硅烷的流量为200sccm～2000sccm，氨气的流量为200sccm～1000sccm，氮气的流量为200sccm～1000sccm，氧气的流量为200sccm～800sccm，气压为1托～20托，低频射频功率为0瓦～1000瓦，高频射频功率为500瓦～1500瓦，温度250℃～350℃。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，在所述工艺气体中，氧气的流量由零提高至预设值，氮气的流量降低至零。
15.如权利要求9所述的半导体结构的形成方法，其特征在于，所述第三材料层的材料为SiCO。
16.如权利要求15所述的半导体结构的形成方法，其特征在于，所述第三沉积工艺的参数包括：工艺气体包括三甲基硅烷或四甲基硅烷、和氧气，三甲基硅烷或四甲基硅烷的流量为200sccm～2000sccm，氧气的流量为200sccm～800sccm，气压为1托～20托，低频射频功率为0瓦～1000瓦，高频射频功率为500瓦～1500瓦，温度250℃～350℃。
17.如权利要求1所述的半导体结构的形成方法，其特征在于，所述衬底包括的电互连结构，且所述衬底的表面暴露出所述电互连结构，所述电互连结构的材料包括铜；所述阻挡层位于所述电互连结构表面。
CN201510163917.8A 2015-04-08 2015-04-08 半导体结构的形成方法 Active CN106158729B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510163917.8A CN106158729B (zh) 2015-04-08 2015-04-08 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510163917.8A CN106158729B (zh) 2015-04-08 2015-04-08 半导体结构的形成方法

Publications (2)

Publication Number Publication Date
CN106158729A CN106158729A (zh) 2016-11-23
CN106158729B true CN106158729B (zh) 2019-12-03

Family

ID=57335589

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510163917.8A Active CN106158729B (zh) 2015-04-08 2015-04-08 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN106158729B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108573913B (zh) * 2017-03-10 2021-04-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN108933100B (zh) * 2017-05-24 2021-04-30 中芯国际集成电路制造(上海)有限公司 互连结构及互连结构的制造方法
WO2021097812A1 (en) * 2019-11-22 2021-05-27 Yangtze Memory Technologies Co., Ltd. Memory device and hybrid spacer thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218314B1 (en) * 1999-04-01 2001-04-17 Taiwan Semiconductor Manufacturing Company Silicon dioxide-oxynitride continuity film as a passivation film
CN1691323A (zh) * 2004-04-19 2005-11-02 国际商业机器公司 提高上层cvd低k电介质及其覆盖层间粘附力的结构
CN1930669A (zh) * 2004-03-15 2007-03-14 应用材料公司 改善低k电介质粘附性的等离子体处理方法
CN101064251A (zh) * 2006-04-24 2007-10-31 台湾积体电路制造股份有限公司 半导体结构的形成方法及半导体结构
CN103928391A (zh) * 2013-01-10 2014-07-16 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105575886A (zh) * 2014-10-14 2016-05-11 中芯国际集成电路制造(上海)有限公司 互连介质层的制作方法、互连介质层和互连层的制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050087517A1 (en) * 2003-10-09 2005-04-28 Andrew Ott Adhesion between carbon doped oxide and etch stop layers

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218314B1 (en) * 1999-04-01 2001-04-17 Taiwan Semiconductor Manufacturing Company Silicon dioxide-oxynitride continuity film as a passivation film
CN1930669A (zh) * 2004-03-15 2007-03-14 应用材料公司 改善低k电介质粘附性的等离子体处理方法
CN1691323A (zh) * 2004-04-19 2005-11-02 国际商业机器公司 提高上层cvd低k电介质及其覆盖层间粘附力的结构
CN101064251A (zh) * 2006-04-24 2007-10-31 台湾积体电路制造股份有限公司 半导体结构的形成方法及半导体结构
CN103928391A (zh) * 2013-01-10 2014-07-16 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105575886A (zh) * 2014-10-14 2016-05-11 中芯国际集成电路制造(上海)有限公司 互连介质层的制作方法、互连介质层和互连层的制作方法

Also Published As

Publication number Publication date
CN106158729A (zh) 2016-11-23

Similar Documents

Publication Publication Date Title
US9711455B2 (en) Method of forming an air gap semiconductor structure with selective cap bilayer
TWI630654B (zh) 使用遠端電漿源以凹陷超低ｋ介電質
US6967405B1 (en) Film for copper diffusion barrier
US8993435B2 (en) Low-k Cu barriers in damascene interconnect structures
KR20080100153A (ko) 낮은 Ｋ 금속간 유전체 및 에칭 스톱과의 통합을 위한 무전해 Ｃｏ 합금막 상에서의 산화를 감소시키고 접착력을 강화시키는 방법
US20180076143A1 (en) Metal alloy capping layers for metallic interconnect structures
US20190189508A1 (en) Metallic interconnect structures with wrap around capping layers
JP7309697B2 (ja) 基板のフィーチャをコバルトで充填する方法および装置
CN106158729B (zh) 半导体结构的形成方法
TWI295485B (en) Method of improving low-k film property and damascene process using the same
US11043413B2 (en) Barrier layer formation for conductive feature
US10950500B2 (en) Methods and apparatus for filling a feature disposed in a substrate
CN103165576B (zh) 半导体器件及其制造方法
JP2001144094A (ja) 半導体素子の金属配線形成方法
CN109003939B (zh) 一种半导体器件的制作方法
CN107919319B (zh) 内连线结构的制造方法
US20150179915A1 (en) Fluorine Passivation During Deposition of Dielectrics for Superconducting Electronics
TWI750778B (zh) 積體電路結構及其形成方法
CN105870051B (zh) 半导体结构的制作方法
US7732324B2 (en) Semiconductor device having improved adhesion and reduced blistering between etch stop layer and dielectric layer
JP5134326B2 (ja) 半導体装置の製造方法
CN108695237B (zh) 一种半导体器件及其制作方法
CN107527862B (zh) 一种半导体器件及其制作方法
JP2012094900A (ja) Ｂｃｎ系の絶縁膜及びその製造方法並びに半導体装置
WO2015151733A1 (ja) 成膜方法、半導体装置製造方法及び半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant