CN106158659A - 超结型功率管的缓冲层的制备方法和超结型功率管 - Google Patents
超结型功率管的缓冲层的制备方法和超结型功率管 Download PDFInfo
- Publication number
- CN106158659A CN106158659A CN201510199763.8A CN201510199763A CN106158659A CN 106158659 A CN106158659 A CN 106158659A CN 201510199763 A CN201510199763 A CN 201510199763A CN 106158659 A CN106158659 A CN 106158659A
- Authority
- CN
- China
- Prior art keywords
- layer
- power tube
- dashpot
- type
- preparation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 45
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 74
- 229920005591 polysilicon Polymers 0.000 claims abstract description 74
- 238000000407 epitaxy Methods 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 230000000694 effects Effects 0.000 claims abstract description 12
- 230000006698 induction Effects 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 74
- 230000008569 process Effects 0.000 claims description 31
- 238000005516 engineering process Methods 0.000 claims description 15
- 238000002347 injection Methods 0.000 claims description 13
- 239000007924 injection Substances 0.000 claims description 13
- 238000000137 annealing Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 230000004913 activation Effects 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 3
- 238000010923 batch production Methods 0.000 abstract description 8
- 238000004519 manufacturing process Methods 0.000 description 15
- 230000033228 biological regulation Effects 0.000 description 10
- 230000009467 reduction Effects 0.000 description 4
- 230000003139 buffering effect Effects 0.000 description 3
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 2
- 240000002853 Nelumbo nucifera Species 0.000 description 2
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000000686 essence Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种超结型功率管的缓冲层的制备方法和超结型功率管，其中，超结型功率管的缓冲层的制备方法，包括：在形成N型外延层的N型衬底上形成缓冲槽，所述缓冲槽的深度小于所述N型外延层的厚度，与所述缓冲槽接触的所述N型外延层即构成所述超结型功率管的导电沟道；在所述缓冲槽内形成介质层；在形成所述介质层的所述缓冲槽内形成P型多晶硅层，以完成所述超结型功率管的缓冲层的制备，其中，所述介质层的表层在所述P型多晶硅层和所述N型外延层的感应作用下产生空穴载流子以保证所述导电沟道内电荷平衡。通过本发明的技术方案，实现了超结型功率管的低成本的批量生产，同时保证了超结型功率管的耐高压特性和器件可靠性。
Description
技术领域
本发明涉及半导体制造技术领域，具体而言，涉及一种超结型功率管的缓冲层的制备方法和一种超结型功率管。
背景技术
在相关技术中，超结型场效应晶体管(简称超结型功率管，主要包括N型衬底1、N型外延层2和多晶硅层3或离子注入区4)以其击穿电压高、功耗低等优点被广泛应用于开关电路中，其中，缓冲层(P型或N型)与超结型场效应晶体管的耐压特性息息相关，通常采用深槽外延工艺、倾斜注入工艺和多步外延工艺等方法来制备缓冲层，上述方法存在以下缺点：
(1)如图1所示，深槽外延工艺的工艺条件严苛，对进行深槽刻蚀过程有较高的要求，例如深槽的尺寸具有高度的均一性，深槽内壁粗糙度极低，另外，直接在深槽内淀积多晶硅耐压层会产生极高的制造成本，不适于进行批量生产；
(2)如图2所示，倾斜注入工艺的后续扩散会造成杂质的高斯分布，因此造成注入不均匀，进而导致电荷不平衡以及器件可靠性差等问题；
(3)如图3所示，多步外延工艺需要进行多次光刻和注入处理，因此对光刻设备的对准精度要求高，成品率低，不适合进行批量生产。
因此，如何设计一种超结型功率管的缓冲层的制备方法以保证超结型功率管的生产成本低和器件可靠性高成为亟待解决的技术问题。
发明内容
本发明正是基于上述技术问题至少之一，提出一种新的超结型功率管的缓冲层的制备方法和一种超结型功率管。
有鉴于此，本发明提出了一种超结型功率管的缓冲层的制备方法，包括：在形成N型外延层的N型衬底上形成缓冲槽，所述缓冲槽的深度小于所述N型外延层的厚度，与所述缓冲槽接触的所述N型外延层即构成所述超结型功率管的导电沟道；在所述缓冲槽内形成介质层；在形成所述介质层的所述缓冲槽内形成P型多晶硅层，以完成所述超结型功率管的缓冲层的制备，其中，所述介质层的表层在所述P型多晶硅层和所述N型外延层的感应作用下产生空穴载流子以保证所述导电沟道内电荷平衡。
在该技术方案中，通过在缓冲层内形成介质层，增强了超结型功率管的耐高压特性，同时，由于介质层在感应作用下产生空穴载流子保证了电荷平衡，也即保证了超结型功率管的低功耗特性，从而避免了相关技术的高成本的缺点和器件可靠性差等问题。
在上述技术方案中，优选地，在形成所述介质层的所述缓冲槽内形成P型多晶硅层，包括以下具体步骤：采用化学气相淀积工艺在形成所述介质层的所述缓冲槽内形成一层多晶硅层；对所述一层多晶硅层进行P型注入处理，并进行退火处理以形成一层P型多晶硅基层；根据所述缓冲槽的槽深进行至少一次P型多晶硅基层的制备，以形成所述P型多晶硅层。
在该技术方案中，通过P型多晶硅层的淀积、注入和退火过程完成一层多晶硅基层的制备，以实现对介质层的空穴载流子的感应作用，具体地，为克服相关技术中的制作成本高和电荷不平衡的问题，可以多次重复进行P型多晶硅基层的制备，以形成满足设计需求的P型多晶硅层，并且通过调节注入工艺的能量和剂量控制调节超结型功率管的耐压参数。
在上述技术方案中，优选地，在形成所述介质层的所述缓冲槽内形成P型多晶硅层，包括以下具体步骤：采用化学气相淀积工艺在形成所述介质层的所述缓冲槽内形成一层多晶硅层；对所述一层多晶硅层进行P型注入处理；根据所述缓冲槽的槽深进行至少一次P型多晶硅基层的制备，以形成所述P型多晶硅层。
在该技术方案中，通过P型多晶硅层的淀积和注入过程完成一层多晶硅基层的制备，以实现对介质层的空穴载流子的感应作用，具体地，为克服相关技术中的制作成本高和电荷不平衡的问题，可以多次重复进行P型多晶硅基层的制备，以形成满足设计需求的P型多晶硅层，并且通过调节注入工艺的能量和剂量控制调节超结型功率管的耐压参数。
在上述技术方案中，优选地，在形成所述介质层的所述缓冲槽内形成P型多晶硅层，包括以下具体步骤：判断所述P型多晶硅层的厚度是否大于或等于指定厚度；在判定所述P型多晶硅层的厚度大于或等于指定厚度时，去除所述掩膜层；对所述P型多晶硅层进行退火处理，以实现所述空穴载流子的激活。
在该技术方案中，通过一次退火处理对P型多晶硅层进行退火处理，降低了制作P型多晶硅层的复杂度，进一步地降低了加工超结型功率管的成本。
另外，通过判定多晶硅层的厚度大于或等于指定厚度，去除掩膜层，保证了缓冲层的平整度和结构可靠性，降低了超结型功率管的制造成本，有利于其实现批量生产。
在上述技术方案中，优选地，在所述缓冲槽内形成介质层，包括以下具体步骤：采用化学气相淀积工艺在所述缓冲槽的侧壁和底壁形成所述介质层，其中，所述介质层为氧化层。
在该技术方案中，通过化学气相淀积工艺形成的介质层，可以有效降低制备成本，提高了介质层的厚度的均一性和可控性，工艺成熟，器件可靠性高。
在上述技术方案中，优选地，在所述缓冲槽内形成介质层，包括以下具体步骤：采用热氧化工艺在所述缓冲槽的侧壁和底壁形成所述介质层，其中，所述介质层为氧化层。
在该技术方案中，通过热氧化工艺形成的介质层，其致密度极高，且具备良好的绝缘性，能进一步地提高超结型功率管的耐压特性和可靠性。
在上述技术方案中，优选地，在形成N型外延层的N型衬底上形成缓冲槽前，包括以下具体步骤：通过外延生长工艺在所述N型衬底上形成所述N型外延层；在所述N型外延层上形成图形化的掩膜层；通过图形化的所述掩膜层对所述N型外延层进行刻蚀处理，以形成所述缓冲槽。
在该技术方案中，通过图形化的掩膜层对N型外延层刻蚀处理以形成缓冲槽，简化了缓冲层的制作步骤和制造成本，具体地，可以通过调节掩膜层的材料和尺寸来控制缓冲槽的形貌和尺寸。
在上述技术方案中，优选地，去除所述掩膜层，包括以下具体步骤：采用化学机械平坦化工艺对所述掩膜层进行平坦化处理，以去除所述掩膜层。
在该技术方案中，采用化学机械平坦化工艺去除掩膜层，更加有效地保证了缓冲层的平整度和结构可靠性，进一步地降低了超结型功率管的制造成本，有利于其实现批量生产。
在上述技术方案中，优选地，去除所述掩膜层，包括以下具体步骤：采用刻蚀工艺对所述形成所述掩膜层进行处理，以去除所述掩膜层。
在该技术方案中，采用刻蚀工艺去除掩膜层，更加有效地保证了缓冲层的平整度和结构可靠性，更进一步地降低了超结型功率管的制造成本，有利于其实现批量生产。
根据本发明的另一方面，还提出了一种超结型功率管，采用如上述任一项技术方案所述的超结型功率管的缓冲层的制备方法制备而成。
通过以上技术方案，通过在缓冲层内形成介质层，增强了超结型功率管的耐高压特性，同时，由于介质层在感应作用下产生空穴载流子保证了电荷平衡，也即保证了超结型功率管的低功耗特性，从而避免了相关技术的高成本的缺点和器件可靠性差等问题。
附图说明
图1至图3示出了相关技术中的超结型功率管的制作方法；
图4示出了根据本发明的实施例的超结型功率管的缓冲层的制备方法的示意流程图；
图5至图10示出了根据本发明的实施例的超结型功率管的缓冲层的剖面示意图。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
图4示出了根据本发明的实施例的超结型功率管的缓冲层的制备方法的示意流程图。
如图4所示，根据本发明的实施例的超结型功率管的缓冲层的制备方法，包括：步骤401，在形成N型外延层的N型衬底上形成缓冲槽，所述缓冲槽的深度小于所述N型外延层的厚度，与所述缓冲槽接触的所述N型外延层即构成所述超结型功率管的导电沟道；步骤402，在所述缓冲槽内形成介质层；步骤403，在形成所述介质层的所述缓冲槽内形成P型多晶硅层，以完成所述超结型功率管的缓冲层的制备，其中，所述介质层的表层在所述P型多晶硅层和所述N型外延层的感应作用下产生空穴载流子以保证所述导电沟道内电荷平衡。
在该技术方案中，通过在缓冲层内形成介质层，增强了超结型功率管的耐高压特性，同时，由于介质层在感应作用下产生空穴载流子保证了电荷平衡，也即保证了超结型功率管的低功耗特性，从而避免了相关技术的高成本的缺点和器件可靠性差等问题。
在上述技术方案中，优选地，在形成所述介质层的所述缓冲槽内形成P型多晶硅层，包括以下具体步骤：采用化学气相淀积工艺在形成所述介质层的所述缓冲槽内形成一层多晶硅层；对所述一层多晶硅层进行P型注入处理，并进行退火处理以形成一层P型多晶硅基层；根据所述缓冲槽的槽深进行至少一次P型多晶硅基层的制备，以形成所述P型多晶硅层。
在该技术方案中，通过P型多晶硅层的淀积、注入和退火过程完成一层多晶硅基层的制备，以实现对介质层的空穴载流子的感应作用，具体地，为克服相关技术中的制作成本高和电荷不平衡的问题，可以多次重复进行P型多晶硅基层的制备，以形成满足设计需求的P型多晶硅层，并且通过调节注入工艺的能量和剂量控制调节超结型功率管的耐压参数。
在上述技术方案中，优选地，在形成所述介质层的所述缓冲槽内形成P型多晶硅层，包括以下具体步骤：采用化学气相淀积工艺在形成所述介质层的所述缓冲槽内形成一层多晶硅层；对所述一层多晶硅层进行P型注入处理；根据所述缓冲槽的槽深进行至少一次P型多晶硅基层的制备，以形成所述P型多晶硅层。
在该技术方案中，通过P型多晶硅层的淀积和注入过程完成一层多晶硅基层的制备，以实现对介质层的空穴载流子的感应作用，具体地，为克服相关技术中的制作成本高和电荷不平衡的问题，可以多次重复进行P型多晶硅基层的制备，以形成满足设计需求的P型多晶硅层，并且通过调节注入工艺的能量和剂量控制调节超结型功率管的耐压参数。
在上述技术方案中，优选地，在形成所述介质层的所述缓冲槽内形成P型多晶硅层，包括以下具体步骤：判断所述P型多晶硅层的厚度是否大于或等于指定厚度；在判定所述P型多晶硅层的厚度大于或等于指定厚度时，去除所述掩膜层；对所述P型多晶硅层进行退火处理，以实现所述空穴载流子的激活。
在该技术方案中，通过一次退火处理对P型多晶硅层进行退火处理，降低了制作P型多晶硅层的复杂度，进一步地降低了加工超结型功率管的成本。
另外，通过判定多晶硅层的厚度大于或等于指定厚度，去除掩膜层，保证了缓冲层的平整度和结构可靠性，降低了超结型功率管的制造成本，有利于其实现批量生产。
在上述技术方案中，优选地，在所述缓冲槽内形成介质层，包括以下具体步骤：采用化学气相淀积工艺在所述缓冲槽的侧壁和底壁形成所述介质层，其中，所述介质层为氧化层。
在该技术方案中，通过化学气相淀积工艺形成的介质层，可以有效降低制备成本，提高了介质层的厚度的均一性和可控性，工艺成熟，器件可靠性高。
在上述技术方案中，优选地，在所述缓冲槽内形成介质层，包括以下具体步骤：采用热氧化工艺在所述缓冲槽的侧壁和底壁形成所述介质层，其中，所述介质层为氧化层。
在该技术方案中，通过热氧化工艺形成的介质层，其致密度极高，且具备良好的绝缘性，能进一步地提高超结型功率管的耐压特性和可靠性。
在上述技术方案中，优选地，在形成N型外延层的N型衬底上形成缓冲槽前，包括以下具体步骤：通过外延生长工艺在所述N型衬底上形成所述N型外延层；在所述N型外延层上形成图形化的掩膜层；通过图形化的所述掩膜层对所述N型外延层进行刻蚀处理，以形成所述缓冲槽。
在该技术方案中，通过图形化的掩膜层对N型外延层刻蚀处理以形成缓冲槽，简化了缓冲层的制作步骤和制造成本，具体地，可以通过调节掩膜层的材料和尺寸来控制缓冲槽的形貌和尺寸。
在上述技术方案中，优选地，去除所述掩膜层，包括以下具体步骤：采用化学机械平坦化工艺对所述掩膜层进行平坦化处理，以去除所述掩膜层。
在该技术方案中，采用化学机械平坦化工艺去除掩膜层，更加有效地保证了缓冲层的平整度和结构可靠性，进一步地降低了超结型功率管的制造成本，有利于其实现批量生产。
在上述技术方案中，优选地，去除所述掩膜层，包括以下具体步骤：采用刻蚀工艺对所述形成所述掩膜层进行处理，以去除所述掩膜层。
在该技术方案中，采用刻蚀工艺去除掩膜层，更加有效地保证了缓冲层的平整度和结构可靠性，更进一步地降低了超结型功率管的制造成本，有利于其实现批量生产。
下面结合图5至图10，对根据本发明的实施例的超结型功率管的缓冲层制备过程的一种具体实施方式进行具体说明：
如图5所示，在N型衬底1上依次形成N型外延层2和掩膜层5；
如图6所示，对所述掩膜层5进行图形化处理；
如图7所示，对N型外延层2进行刻蚀处理以形成缓冲槽；
如图8所示，在缓冲槽的侧壁形成介质层6(如氧化层等)；
如图9所示，在形成介质层6的缓冲槽内形成P型多晶硅层7，通过P型多晶硅层7对介质层6进行感应以产生空穴；
如图10所示，去除掩膜层6，并对形成缓冲层的N型衬底进行退火处理以激活离子。
以上结合附图详细说明了本发明的技术方案，考虑到如何设计一种超结型功率管的缓冲层的制备方法以保证超结型功率管的生产成本低和器件可靠性高的技术问题。因此，本发明提出了一种新的超结型功率管的缓冲层的制备方法和一种超结型功率管，通过在缓冲层内形成介质层，增强了超结型功率管的耐高压特性，同时，由于介质层在感应作用下产生载流子保证了电荷平衡，也即保证了超结型功率管的低功耗特性，从而避免了相关技术的高成本的缺点和器件可靠性差等问题。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种超结型功率管的缓冲层的制备方法，其特征在于，包括：
在形成N型外延层的N型衬底上形成缓冲槽，所述缓冲槽的深度小于所述N型外延层的厚度，与所述缓冲槽接触的所述N型外延层即构成所述超结型功率管的导电沟道；
在所述缓冲槽内形成介质层；
在形成所述介质层的所述缓冲槽内形成P型多晶硅层，以完成所述超结型功率管的缓冲层的制备，
其中，所述介质层的表层在所述P型多晶硅层和所述N型外延层的感应作用下产生空穴载流子以保证所述导电沟道内电荷平衡。
2.根据权利要求1所述的超结型功率管的缓冲层的制备方法，其特征在于，在形成所述介质层的所述缓冲槽内形成P型多晶硅层，包括以下具体步骤：
采用化学气相淀积工艺在形成所述介质层的所述缓冲槽内形成一层多晶硅层；
对所述一层多晶硅层进行P型注入处理，并进行退火处理以形成一层P型多晶硅基层；
根据所述缓冲槽的槽深进行至少一次P型多晶硅基层的制备，以形成所述P型多晶硅层。
3.根据权利要求1所述的超结型功率管的缓冲层的制备方法，其特征在于，在形成所述介质层的所述缓冲槽内形成P型多晶硅层，包括以下具体步骤：
采用化学气相淀积工艺在形成所述介质层的所述缓冲槽内形成一层多晶硅层；
对所述一层多晶硅层进行P型注入处理；
根据所述缓冲槽的槽深进行至少一次P型多晶硅基层的制备，以形成所述P型多晶硅层。
4.根据权利要求3所述的超结型功率管的缓冲层的制备方法，其特征在于，在形成所述介质层的所述缓冲槽内形成P型多晶硅层，包括以下具体步骤：
判断所述P型多晶硅层的厚度是否大于或等于指定厚度；
在判定所述P型多晶硅层的厚度大于或等于指定厚度时，去除所述掩膜层；
对所述P型多晶硅层进行退火处理，以实现所述空穴载流子的激活。
5.根据权利要求1至4中任一项所述的超结型功率管的缓冲层的制备方法，其特征在于，在所述缓冲槽内形成介质层，包括以下具体步骤：
采用化学气相淀积工艺在所述缓冲槽的侧壁和底壁形成所述介质层，其中，所述介质层为氧化层。
6.根据权利要求1至4中任一项所述的超结型功率管的缓冲层的制备方法，其特征在于，在所述缓冲槽内形成介质层，包括以下具体步骤：
采用热氧化工艺在所述缓冲槽的侧壁和底壁形成所述介质层，其中，所述介质层为氧化层。
7.根据权利要求1至4中任一项所述的超结型功率管的缓冲层的制备方法，其特征在于，在形成N型外延层的N型衬底上形成缓冲槽前，包括以下具体步骤：
通过外延生长工艺在所述N型衬底上形成所述N型外延层；
在所述N型外延层上形成图形化的掩膜层；
通过图形化的所述掩膜层对所述N型外延层进行刻蚀处理，以形成所述缓冲槽。
8.根据权利要求7所述的超结型功率管的缓冲层的制备方法，其特征在于，去除所述掩膜层，包括以下具体步骤：
采用化学机械平坦化工艺对所述掩膜层进行平坦化处理，以去除所述掩膜层。
9.根据权利要求7所述的超结型功率管的缓冲层的制备方法，其特征在于，去除所述掩膜层，包括以下具体步骤：
采用刻蚀工艺对所述形成所述掩膜层进行处理，以去除所述掩膜层。
10.一种超结型功率管，其特征在于，采用如权利要求1至9中任一项所述的超结型功率管的缓冲层的制备方法制备而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510199763.8A CN106158659A (zh) | 2015-04-23 | 2015-04-23 | 超结型功率管的缓冲层的制备方法和超结型功率管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510199763.8A CN106158659A (zh) | 2015-04-23 | 2015-04-23 | 超结型功率管的缓冲层的制备方法和超结型功率管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106158659A true CN106158659A (zh) | 2016-11-23 |
Family
ID=57347050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510199763.8A Pending CN106158659A (zh) | 2015-04-23 | 2015-04-23 | 超结型功率管的缓冲层的制备方法和超结型功率管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106158659A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111223915A (zh) * | 2020-01-16 | 2020-06-02 | 无锡新洁能股份有限公司 | 多次外延超结器件结构及其制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101060132A (zh) * | 2006-04-19 | 2007-10-24 | 丰田自动车株式会社 | 半导体器件及其制造方法 |
| CN101189710A (zh) * | 2005-04-22 | 2008-05-28 | 艾斯莫斯技术公司 | 具有氧化物衬里沟槽的超结器件和制造具有氧化物衬里沟槽的超结器件的方法 |
| CN102097326A (zh) * | 2009-12-02 | 2011-06-15 | 万国半导体股份有限公司 | 制备电荷平衡的多-纳米壳漂移区的方法 |
| CN103199119A (zh) * | 2012-01-06 | 2013-07-10 | 朱江 | 一种具有超结结构的沟槽肖特基半导体装置及其制备方法 |
| CN203456470U (zh) * | 2013-09-06 | 2014-02-26 | 无锡新洁能股份有限公司 | 一种超结mosfet器件 |
-
2015
- 2015-04-23 CN CN201510199763.8A patent/CN106158659A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101189710A (zh) * | 2005-04-22 | 2008-05-28 | 艾斯莫斯技术公司 | 具有氧化物衬里沟槽的超结器件和制造具有氧化物衬里沟槽的超结器件的方法 |
| CN101060132A (zh) * | 2006-04-19 | 2007-10-24 | 丰田自动车株式会社 | 半导体器件及其制造方法 |
| CN102097326A (zh) * | 2009-12-02 | 2011-06-15 | 万国半导体股份有限公司 | 制备电荷平衡的多-纳米壳漂移区的方法 |
| CN103199119A (zh) * | 2012-01-06 | 2013-07-10 | 朱江 | 一种具有超结结构的沟槽肖特基半导体装置及其制备方法 |
| CN203456470U (zh) * | 2013-09-06 | 2014-02-26 | 无锡新洁能股份有限公司 | 一种超结mosfet器件 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111223915A (zh) * | 2020-01-16 | 2020-06-02 | 无锡新洁能股份有限公司 | 多次外延超结器件结构及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104517852B (zh) | 横向漏极金属氧化物半导体元件及其制造方法 | |
| US9607859B2 (en) | Process for manufacturing a semiconductor power device comprising charge-balance column structures and respective device | |
| CN104733455A (zh) | 用以将ldmos漏极延伸部与槽沟对准的方案 | |
| CN104576399B (zh) | 一种薄膜晶体管及其制造方法 | |
| US20150179459A1 (en) | Multi-plasma nitridation process for a gate dielectric | |
| CN101958283A (zh) | 获得交替排列的p型和n型半导体薄层结构的方法及结构 | |
| EP3026695B1 (en) | Method for manufacturing injection-enhanced insulated-gate bipolar transistor | |
| CN105428241B (zh) | 具有屏蔽栅的沟槽栅功率器件的制造方法 | |
| CN103367157A (zh) | 一种超结mosfet的制备方法 | |
| CN107845580A (zh) | 一种vdmos器件及其制作方法 | |
| CN106158659A (zh) | 超结型功率管的缓冲层的制备方法和超结型功率管 | |
| US9324803B2 (en) | Superjunction power device and manufacturing method | |
| CN105448722B (zh) | 一种超结半导体场效应管的制作方法及半导体装置 | |
| US9312382B2 (en) | High voltage transistor device with reduced characteristic on resistance | |
| CN115662902A (zh) | 沟槽型场效应晶体管的制作方法 | |
| CN103441149B (zh) | 沟槽功率器件及其制作方法 | |
| CN103681507B (zh) | 一种半导体器件及其制备方法 | |
| CN106298868B (zh) | 一种超结mosfet结构及其制备方法 | |
| TWI460823B (zh) | 製造溝槽式金屬氧化物半導體場效電晶體的方法 | |
| CN205282480U (zh) | 一种具有双缓冲层的fs型igbt器件 | |
| CN104979214B (zh) | 一种超结结构的制备方法 | |
| CN110729196A (zh) | 一种降低沟槽型金属氧化物半导体导通电阻的方法 | |
| CN106098686B (zh) | 一种超势垒整流器及其制备方法 | |
| CN105023831B (zh) | Cmos工艺中多晶硅电阻的制造方法 | |
| CN104103524B (zh) | 一种超级结器件制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20161123 |
|
| RJ01 | Rejection of invention patent application after publication |