CN106158038A - 从非易失性存储器读取数据的方法 - Google Patents

从非易失性存储器读取数据的方法 Download PDF

Info

Publication number
CN106158038A
CN106158038A CN201510262061.XA CN201510262061A CN106158038A CN 106158038 A CN106158038 A CN 106158038A CN 201510262061 A CN201510262061 A CN 201510262061A CN 106158038 A CN106158038 A CN 106158038A
Authority
CN
China
Prior art keywords
reading
retry
retries
read
order
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510262061.XA
Other languages
English (en)
Other versions
CN106158038B (zh
Inventor
谢杨易
樊崇斌
唐志鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Priority to CN201510262061.XA priority Critical patent/CN106158038B/zh
Priority to US14/887,316 priority patent/US9785382B2/en
Publication of CN106158038A publication Critical patent/CN106158038A/zh
Application granted granted Critical
Publication of CN106158038B publication Critical patent/CN106158038B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12—Replacement control
    • G06F12/121—Replacement control using replacement algorithms
    • G06F12/126—Replacement control using replacement algorithms with special data handling, e.g. priority of data or instructions, handling errors or pinning
    • G06F12/127—Replacement control using replacement algorithms with special data handling, e.g. priority of data or instructions, handling errors or pinning using additional replacement algorithms

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)

Abstract

本公开涉及从非易失性存储器读取数据的方法。能够运行各种不同的读取重试序列的存储器***，包括具有引导ROM的存储器控制器，该引导ROM上存储有用来执行读取重试序列的代码。非易失性存储器设备(储如NAND闪存)包括读取重试寄存器并从该存储器控制器接收包括读取重试指令的命令指令并作为响应提供读取数据。在NAND闪存外部的第二非易失性存储器具有描述读取重试序列项的读取重试表，该读取重试序列项包括命令、读取重试寄存器地址和用于更新所述读取重试寄存器的读取重试教据。

Description

从非易失性存储器读取数据的方法
技术领域
本发明一般涉及非易失性存储器***，以及更具体地说，涉及从非易失性存储器设备读取数据的方法和装置。
背景技术
非易失性存储器设备包括闪存设备(诸如NAND闪存)、电可擦除可编程只读存储器(EEPROM)设备以及电阻性存储器设备。在某些非易失性存储器(诸如闪存)中，随着编程/擦除周期数的增加，可靠性降低。错误校正编码(ECC)电路可被用来校正从闪存设备读取的数据中的错误。当使用ECC电路校正错误很困难或是不可能时，可以执行数据读取重试操作(或序列)。
在一个已知的***中，如果从存储器控制器发送到非易失性存储器设备的读取命令导致读取的数据具有不能被ECC校正的错误，那么发送读取重试命令来指示存储器读取相同的页但使用不同的操作参数，诸如被应用到页的字线的、并从驻留在存储器控制器中的查找表中检索的参考电压的大小。不同的NAND闪存的制造商倾向于为他们各自的产品采用不同的读取重试序列，并且新的序列被不断地引进。引导ROM通常被用来支持读取重试序列但是引导ROM不能被更新，因此引导ROM不能支持新引进的读取重试序列。
因此提供一种执行不同读取重试序列的能力是有益的。能够执行不同的读取重试序列而不需要改变引导ROM代码也是有益的。
附图说明
本发明连同其目的和优点，可结合附图参考下面对优选实施例的描述被更好地理解，所述附图中：
图1是根据本发明的实施例的存储器***的简化原理框图；以及
图2是根据本发明的实施例的例示了执行读取重试序列的方法的流程图。
具体实施方式
下面结合附图给出的详细描述意在作为本发明当前的优选实施例的描述，并不意图代表可实现本发明的仅有的形式。可以理解的是，相同的或是等同的功能可由意图包含在本发明的精神和范围内的不同的实施例实现。在附图中，相似的附图标记自始至终被用来指示相似的元素。此外，术语“包括”、“包含”或其任意的其他变化意图覆盖非排外的包括，使得包括一系列元素或步骤的模块、电路、设备组件、结构以及方法步骤并不仅仅包括那些元素而是可以包括没有专门列出的其他的元素或步骤或对这些模块、电路、设备组件、结构或步骤是固有的元素或步骤。由“包括...一个”开始的元素或步骤在没有更多限制的情况下不排除额外的相同的包括这些元素或步骤的元素或步骤的存在。
在一个实施例中，本发明提供一种存储器***，包括存储器控制器以及可操作地耦合到该存储器控制器的第一非易失性存储器(NVM)，该存储器控制器包括引导只读存储器(ROM)，其上存储有用来执行读取重试序列的代码。该第一NVM包括读取重试寄存器。该第一NVM从存储器控制器接收包括读取重试指令的命令指令，并作为响应向其提供读取数据。提供了在第一NVM外部并可操作地耦合到该存储器控制器的第二NVM。第二NVM包括读取重试表，其具有描述读取重试序列项的表头，该读取重试序列项包括命令、地址和数据中的至少一个。
在另一个实施例中，本发明提供一种用于操作存储器***中的NVM的方法，该存储器***包括可操作地耦合到该NVM的存储器控制器，该存储器控制器包括其上存储有用来在NVM中执行读取重试序列的代码的引导ROM。该NVM包括用于从引导ROM接收更新命令的读取重试寄存器。该方法包括由引导ROM从存储在外部NVM中的读取重试表访问读取重试序列，其中该读取重试表包括描述读取重试序列项的报头，该读取重试序列项包括命令、地址和数据中的至少一个。
有益地，通过使用在第一NVM(例如，NAND闪存)外部的第二NVM来描述NAND闪存的重置重试序列，并通过在引导ROM中提供读取重试功能模块(function)，大量不同的读取重试序列可被支持，因此当一个新的序列被引进时不需要对引导ROM代码进行更新。
现在参考图1，示出根据本发明的实施例的存储器***100的简化原理框图。该存储器***100包括存储器控制器101，NAND闪存102以及非易失性存储器(NVM)103。该NAND闪存102和NVM 103均可操作地耦合到存储器控制器101。在一个实施例中，存储器控制器101、NAND闪存102以及NVM103实现在一个集成电路中。
该存储器控制器101包括(在其他模块之中)引导ROM 104。该引导ROM104设置有用于支持读取重试序列的读取重试模块105。该存储器控制器101还包括错误校正电路106。NAND闪存102包含NAND页107，并设置有可在读取重试序列中被更新的读取重试寄存器108。在一些实施例中，有多于一个读取重试寄存器。该读取重试寄存器108包含用于在重读NAND存储单元时改变比较电压的读取重试电压电平信息。NVM 103包括用于支持读取重试序列的读取重试表109。
该存储器控制器101生成命令并在线110上将该命令应用到NAND闪存102。该命令可包括编程命令、读取命令或擦除命令。通常该命令控制NAND闪存102的编程、读取或擦除操作。该存储器控制器101还生成地址并在线111上将该地址应用到NAND闪存102。地址通常包括多个比特并对应于(例如，要被读取或擦除的)数据在NAND页107中的位置。
NAND闪存102以页为单位执行编程和读取操作。每个物理页通常包括多个连接到各自字线的存储单元。已经从NAND页107读取的读取数据在线112上从NAND闪存102发送到存储器控制器101。
错误校正电路106检测并校正从NAND闪存102接收的读取数据中的错误。
不同的读取重试序列存储(烧制)到NVM 103中，解析和执行读取重试序列的代码位于引导ROM 104中的引导ROM代码中。引导ROM 104中的读取重试模块105在线113上从NVM 103中的读取重试表109中接收读取重试寄存器更新命令以及其他的相关信息，并作为响应被布置成在线114上应用更新命令到NAND闪存102中的读取重试寄存器108。读取重试模块105被布置成支持不同的读取重试序列，因此要适当地解析从读取重试表109接收的重试数据。
读取重试表109包括表头和表体。该读取重试表109描述NAND读取重试序列。一个典型的摘要的读取重试序列包括前置条件命令、第一读取重试命令、第二读取重试命令以及退出命令。一些序列可以有前置条件命令，其他一些可以没有。一些序列可以有更新寄存器命令而其他一些可以没有。
在读取重试表109的表头中包括的是涉及更新读取重试寄存器108的“更新寄存器命令”、作为重试寄存器地址的阵列的“重试寄存器地址阵列”以及涉及重试寄存器地址的阵列的大小(长度)的“重试寄存器地址阵列大小”。将要注意的是，在不同的重试序列之间命令不变，在不同的重试电压电平之间寄存器地址不变。表头还包括标识读取重试表109的“标签”。表头还包括“退出偏移(Offset)”。其是当重试成功时退出读取重试序列的偏移(Offset)。
读取重试表109的表体包括至少一对报头/项的集合。在这个示例中，报头和项的每一个包括一个字节。报头描述读取重试序列项并标识该项是否是一个命令、地址或数据以及它们哪个分别由指令cmd_exist、addr_exist、data_exist确定。
报头的格式如下。3比特的“cmd_type”指令指示重试命令的种类。这样的命令可包括，例如，更新读取重试寄存器108、读取一页以及“结束”。如果1比特的“addr_in_tbl”指令是逻辑“1”，这一指令命令读取重试模块105使用存储在读取重试表中的重试寄存器地址阵列来获得读取重试寄存器108的地址。如果是逻辑“0”，这一指令命令读取重试模块105使用包含在跟随在该报头后的项中的地址信息。如果1比特的“update_cmd_tbl”指令是逻辑“1”，这一指令命令读取重试模块105使用读取重试表头中的更新寄存器命令；而如果是逻辑“0”，使用包含在跟随在该报头后的项中的命令信息。当data_exist指令是逻辑“1”时，标识序列中更新数据的存在，而如果是逻辑“0”那么没有这样的更新数据存在。addr_exist指令如果是逻辑“1”指示寄存器地址存在于序列中，如果是逻辑“0”那么没有这样的寄存器地址存在。cmd_exist指令如果是逻辑“1”指示序列中更新寄存器命令的存在，如果是逻辑“0”那么没有这样的命令存在。
下面将参考图2的流程图。在步骤201，读取操作(其包括读取重试序列)开始。
在步骤202，读取重试模块105检查读取重试表109中的标签。也在步骤202，读取重试模块105还从读取重试表109获取寄存器地址、更新命令以及退出偏移(Offset)。
在步骤203，指令从存储器控制器101发送到NAND闪存102来读取页，并返回数据到存储器控制器101。
在步骤204，存储器控制器101使用错误校正电路106检查来确定读取操作是失败还是成功。
如果没有失败那么该方法进行到步骤205“继续引导”。这一步骤包括完成后续的引导任务，例如，诸如图像验证。
如果另一方面，该读取操作失败了，那么调用读取重试序列，并且在步骤206，来自读取重试表体中的报头/项对的报头被读取重试模块105读取。
在步骤207，读取重试模块105确定(从报头)是否有命令存在。
如果命令存在，那么该方法进行到步骤208，在其中读取重试模块105进行检查来确定命令的种类。
如果命令是读取页(步骤209)，那么该进程回返到步骤203，在其中读取一页的命令从存储器控制器101发送到NAND闪存102。
如果命令是“结束”(步骤210)，那么该方法回返到步骤205“继续引导”。
如果命令是“其他”(步骤211)，那么该进程失败(步骤212)并随后终止。这样的命令可以是不被引导ROM 104中的读取重试模块105支持的命令，例如，由于用户错误而形成的命令。
如果命令是“更新重试寄存器”(步骤213)，那么在步骤214读取重试模块105发送更新命令到NAND闪存102，使得读取重试寄存器108的值可被更新。
返回参见步骤207，读取重试模块105确定命令不存在，该进程继续到步骤215(也从步骤214继续下去)，在其中读取重试模块105确定读取重试寄存器地址是否存在。
如果确定读取重试寄存器地址存在，那么在步骤216，读取重试模块105确定读取重试寄存器地址是否在读取重试表109中。
如果该地址在表中被找到，那么在步骤217，该读取重试寄存器地址被读取重试模块105从表中检索出。
如果该地址不在表中，那么在步骤218，读取重试寄存器地址从表体中的跟随在报头后的项中包含的数据中被检索出。
在这两种情况下，在步骤219，被检索出的读取重试寄存器地址被读取重试模块105发送到NAND闪存102，并且该方法进行到步骤220。
返回参见步骤215，如果地址不存在，该方法也进行到步骤220，在其中读取重试模块105确定在表体项中是否有读取重试数据存在。
如果没有读取重试数据存在那么该方法回返到步骤206。
另一方面，如果读取重试数据存在，那么在步骤221，读取重试数据被读取重试功能模块(function)105从读取重试表109中检索出，并写到NAND闪存102中。一旦接收到读取重试数据，连同更新命令以及读取重试寄存器地址(如果存在)，用该读取重试数据更新读取重试寄存器108，该读取重试数据被用来改变下次读取存储单元时的比校电压电平。
在写操作完成之后，在需要更新NAND闪存中的另一个读取重试寄存器(未示出)的情况下，该进程可回返到步骤206来重复该循环。
此处讨论的连接可以是任意种类的适合于从或向各自的节点、单元或设备传输信号的连接，例如通过中间设备。相应地，除非另有暗示或规定，该连接可以是例如直接连接或间接连接。可以参照单一连接、多个连接、单向连接或双向连接例示或描述该连接。然而，不同的实施例可改变该连接的实现。例如，可使用分离的单向连接而不是双向连接，反之亦然。而且，多个连接可用串行或以时分复用的方式传输多个信号的单一连接取代。类似地，承载多个信号的单一连接可分离为承载这些信号的子集的多个不同的连接。因此，存在许多用于传输信号的选择。
此处描述的每个信号可设计为正或负逻辑。在负逻辑信号的情况下，信号是低电平有效，此情况下逻辑真状态对应于逻辑电平零。在正逻辑信号的情况下，信号是高电平有效，此情况下逻辑真状态对应于逻辑电平一。注意此处描述的任何信号可设计为负或正逻辑信号。因此，在可选的实施例中，那些被描述为正逻辑的信号可被实现为负逻辑信号，那些被描述为负逻辑的信号可被实现为正逻辑信号。
以例示和说明的目的呈现本发明的优选实施例的描述，但是并不旨在详尽无遗或将本发明限制在公开的形式。本领域技术人员应理解，可对上面描述的实施例做出改变而不背离其广泛的发明概念。因此，可以理解的是，本发明不限于公开的特定实施例，而是覆盖由附带的权利要求所定义的本发明的精神和范围内的修改。

Claims (10)

1.一种存储器***，所述存储器***包括：
包括引导只读存储器ROM的存储器控制器，所述引导只读存储器上存储有用来执行读取重试序列的代码；
可操作地耦合到所述存储器控制器的第一非易失性存储器，所述第一非易失性存储器包括用于从所述存储器控制器接收包括读取重试指令的命令指令并作为响应提供读取数据的读取重试寄存器；以及
第二非易失性存储器，所述第二非易失性存储器在所述第一非易失性存储器外部、可操作地耦合到所述存储器控制器，其中所述第二非易失性存储器包括读取重试表，所述读取重试表具有描述读取重试序列项的报头，所述读取重试序列项包括命令、地址和数据中的至少一项。
2.根据权利要求1所述的存储器***，其中所述引导ROM被布置成访问来自所述读取重试表的读取序列项并发送更新命令到所述读取重试寄存器。
3.根据权利要求1所述的存储器***，其中所述读取重试表包括表头和表体，其中所述表体包括至少一组报头/项对，并且其中所述表头包括以下中的至少一个：标识所述读取重试表的标签、所述读取重试寄存器的地址、命令和退出偏移。
4.根据权利要求3所述的存储器***，其中所述引导ROM被布置成访问所述命令和所述重试寄存器的所述地址中的至少一个，并发送更新命令到所述读取重试寄存器。
5.根据权利要求1所述的存储器***，其中所述命令包括更新命令、读取页命令和结束命令中的至少一个。
6.根据权利要求1所述的存储器***，其中所述数据包括用于更新由所述第一非易失性存储器在读取操作中使用的电压电平的读取重试数据。
7.根据权利要求1所述的存储器***，其中所述第一非易失性存储器是NAND闪存。
8.一种用于操作存储器***中的非易失性存储器的方法，所述存储器***包括可操作地耦合到所述非易失性存储器的存储器控制器，所述存储器控制器包括其上存储有用来在非易失性存储器中执行读取重试序列的代码的引导只读存储器ROM，并且所述非易失性存储器包括用于从所述引导ROM接收更新命令的读取重试寄存器，所述方法包括：
由所述引导ROM从存储在外部非易失性存储器中的读取重试表访问读取重试序列，其中所述读取重试表包括描述读取重试序列项的报头，所述读取重试序列项包括命令、地址和数据中的至少一项。
9.根据权利要求8所述的方法，其中所述读取重试表包括表头和表体，其中所述表体包括至少一组报头/项对，所述方法还包括：
在所述引导ROM中，访问来自所述表头的更新寄存器命令和寄存器地址并发送更新命令到所述读取重试寄存器；以及
如果确定没有更新寄存器命令或寄存器地址存在于所述表头中，访问包含在所述表体中的更新寄存器命令和寄存器地址。
10.根据权利要求8所述的方法，所述方法还包括：
在所述引导ROM中，访问包含在所述表体中的数据，并发送所述数据到所述读取重试寄存器以更新由所述第一非易失性存储器在读取操作中使用的电压电平。
CN201510262061.XA 2015-04-14 2015-04-14 从非易失性存储器读取数据的方法 Active CN106158038B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510262061.XA CN106158038B (zh) 2015-04-14 2015-04-14 从非易失性存储器读取数据的方法
US14/887,316 US9785382B2 (en) 2015-04-14 2015-10-19 Method and apparatus for read retry sequence for boot ROM

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510262061.XA CN106158038B (zh) 2015-04-14 2015-04-14 从非易失性存储器读取数据的方法

Publications (2)

Publication Number Publication Date
CN106158038A true CN106158038A (zh) 2016-11-23
CN106158038B CN106158038B (zh) 2021-03-09

Family

ID=57129311

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510262061.XA Active CN106158038B (zh) 2015-04-14 2015-04-14 从非易失性存储器读取数据的方法

Country Status (2)

Country Link
US (1) US9785382B2 (zh)
CN (1) CN106158038B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106951229A (zh) * 2017-02-21 2017-07-14 珠海全志科技股份有限公司 一种boot‑rom兼容多种nand‑flash重读的方法
CN107423160A (zh) * 2017-07-24 2017-12-01 山东华芯半导体有限公司 一种提高NAND flash读速度的方法及装置
CN109062503A (zh) * 2018-07-10 2018-12-21 深圳忆联信息***有限公司 提升ssd断电后读重试效率的方法、装置及计算机设备
CN109947662A (zh) * 2017-12-20 2019-06-28 爱思开海力士有限公司 存储器***及其操作方法
CN111104044A (zh) * 2018-10-25 2020-05-05 上海宝存信息科技有限公司 数据储存装置及其适应性数据读取方法
CN111192617A (zh) * 2018-11-15 2020-05-22 爱思开海力士有限公司 存储装置及其操作方法
CN112543908A (zh) * 2018-07-19 2021-03-23 美光科技公司 写入缓冲器管理
CN113626091A (zh) * 2021-08-19 2021-11-09 深圳忆联信息***有限公司 固态硬盘的启动优化方法、装置、计算机设备及存储介质

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160143371A (ko) * 2015-06-05 2016-12-14 에스케이하이닉스 주식회사 메모리 시스템 및 그 동작 방법
US10055288B2 (en) * 2016-01-21 2018-08-21 Via Technologies, Inc. Controller device and operation method for non-volatile memory with 3-dimensional architecture
TWI663512B (zh) * 2018-05-17 2019-06-21 慧榮科技股份有限公司 重讀頁面資料方法
US11127471B2 (en) 2019-07-23 2021-09-21 SK Hynix Inc. Read retry threshold voltage selection
CN112947841A (zh) * 2019-11-26 2021-06-11 珠海零边界集成电路有限公司 一种读取嵌入式闪存数据的方法、装置、设备及存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6182187B1 (en) * 1993-04-07 2001-01-30 Compaq Computer Corporation System ROM including a flash EPROM and a ROM for storing primary boot code replacing a block flash EPROM
US6374318B1 (en) * 1998-10-16 2002-04-16 Dell Usa, L.P. Filter-circuit for computer system bus
CN1437113A (zh) * 2002-02-08 2003-08-20 华为技术有限公司 一种引导存储器的构建方法、引导存储器及使用方法
US6823435B1 (en) * 1997-11-20 2004-11-23 Advanced Micro Devices, Inc. Non-volatile memory system having a programmably selectable boot code section size
US7111202B2 (en) * 2002-06-28 2006-09-19 Hewlett-Packard Development Company, L.P. Autonomous boot failure detection and recovery
CN102279763A (zh) * 2011-08-30 2011-12-14 福州瑞芯微电子有限公司 一种bootrom的优化方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2290890B (en) * 1994-06-29 1999-03-24 Mitsubishi Electric Corp Information processing system
US8103936B2 (en) 2007-10-17 2012-01-24 Micron Technology, Inc. System and method for data read of a synchronous serial interface NAND
US8090955B2 (en) 2007-10-17 2012-01-03 Micron Technology, Inc. Boot block features in synchronous serial interface NAND
US8102710B2 (en) 2007-10-17 2012-01-24 Micron Technology, Inc. System and method for setting access and modification for synchronous serial interface NAND
US9015455B2 (en) * 2011-07-07 2015-04-21 Intel Corporation Processsor integral technologies for BIOS flash attack protection and notification
KR20130034522A (ko) 2011-09-28 2013-04-05 삼성전자주식회사 비휘발성 메모리 장치의 데이터 리드 방법, 및 이를 수행하는 장치
KR101835605B1 (ko) 2011-11-24 2018-03-08 삼성전자 주식회사 플래시 메모리 시스템 및 플래시 메모리 시스템의 리드 방법
US8898408B2 (en) * 2011-12-12 2014-11-25 Dell Products L.P. Memory controller-independent memory mirroring
US8667368B2 (en) 2012-05-04 2014-03-04 Winbond Electronics Corporation Method and apparatus for reading NAND flash memory
KR20140045168A (ko) 2012-10-08 2014-04-16 삼성전자주식회사 불휘발성 메모리 장치, 메모리 시스템 및 불휘발성 메모리 장치의 동작방법
US9696785B2 (en) * 2013-12-28 2017-07-04 Intel Corporation Electronic device having a controller to enter a low power mode

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6182187B1 (en) * 1993-04-07 2001-01-30 Compaq Computer Corporation System ROM including a flash EPROM and a ROM for storing primary boot code replacing a block flash EPROM
US6823435B1 (en) * 1997-11-20 2004-11-23 Advanced Micro Devices, Inc. Non-volatile memory system having a programmably selectable boot code section size
US6374318B1 (en) * 1998-10-16 2002-04-16 Dell Usa, L.P. Filter-circuit for computer system bus
CN1437113A (zh) * 2002-02-08 2003-08-20 华为技术有限公司 一种引导存储器的构建方法、引导存储器及使用方法
US7111202B2 (en) * 2002-06-28 2006-09-19 Hewlett-Packard Development Company, L.P. Autonomous boot failure detection and recovery
CN102279763A (zh) * 2011-08-30 2011-12-14 福州瑞芯微电子有限公司 一种bootrom的优化方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106951229A (zh) * 2017-02-21 2017-07-14 珠海全志科技股份有限公司 一种boot‑rom兼容多种nand‑flash重读的方法
CN107423160A (zh) * 2017-07-24 2017-12-01 山东华芯半导体有限公司 一种提高NAND flash读速度的方法及装置
CN107423160B (zh) * 2017-07-24 2020-04-17 山东华芯半导体有限公司 一种提高NAND flash读速度的方法及装置
CN109947662B (zh) * 2017-12-20 2024-04-09 爱思开海力士有限公司 存储器***及其操作方法
CN109947662A (zh) * 2017-12-20 2019-06-28 爱思开海力士有限公司 存储器***及其操作方法
CN109062503A (zh) * 2018-07-10 2018-12-21 深圳忆联信息***有限公司 提升ssd断电后读重试效率的方法、装置及计算机设备
CN109062503B (zh) * 2018-07-10 2021-08-17 深圳忆联信息***有限公司 提升ssd断电后读重试效率的方法、装置及计算机设备
CN112543908A (zh) * 2018-07-19 2021-03-23 美光科技公司 写入缓冲器管理
CN112543908B (zh) * 2018-07-19 2024-05-17 美光科技公司 写入缓冲器管理
CN111104044A (zh) * 2018-10-25 2020-05-05 上海宝存信息科技有限公司 数据储存装置及其适应性数据读取方法
CN111104044B (zh) * 2018-10-25 2024-04-30 上海宝存信息科技有限公司 数据储存装置及其适应性数据读取方法
CN111192617A (zh) * 2018-11-15 2020-05-22 爱思开海力士有限公司 存储装置及其操作方法
CN111192617B (zh) * 2018-11-15 2023-12-29 爱思开海力士有限公司 存储装置及其操作方法
CN113626091A (zh) * 2021-08-19 2021-11-09 深圳忆联信息***有限公司 固态硬盘的启动优化方法、装置、计算机设备及存储介质

Also Published As

Publication number Publication date
CN106158038B (zh) 2021-03-09
US9785382B2 (en) 2017-10-10
US20160306593A1 (en) 2016-10-20

Similar Documents

Publication Publication Date Title
CN106158038A (zh) 从非易失性存储器读取数据的方法
CN101779194B (zh) 用于存储器的错误校正
CN106297865B (zh) 控制半导体存储器件的控制器及其操作方法
US7739559B2 (en) Semiconductor device and program data redundancy method therefor
US10372369B2 (en) Apparatuses and methods for single level cell caching
CN101202109B (zh) 非易失性存储***和相关编程方法
US8218365B2 (en) Flash memory device having dummy cells and method of operating the same
CN107402836B (zh) 半导体存储装置及其存储器***
CN1905069B (zh) 将多级单元快闪存储设备编程的方法和装置
JP4455524B2 (ja) 複数のストリングを使用して状態情報を保存する方法及び不揮発性保存装置
US8051339B2 (en) Data preserving method and data accessing method for non-volatile memory
JP6164712B1 (ja) フラッシュメモリ
US20060013048A1 (en) Memory systems including defective block management and related methods
KR101660985B1 (ko) 반도체 메모리 장치 및 그 동작 방법
CN101246738A (zh) 具有备份电路的存储***及编程方法
CN102403039A (zh) 半导体存储器件及其操作方法
CN101246736B (zh) 存储器***及其数据读取方法
US9405620B2 (en) Data storage device and error correction method thereof
US7543104B2 (en) Non-volatile semiconductor device for use in memory card and memory system
US7684239B2 (en) Flash memory device for over-sampling read and interfacing method thereof
US20130258778A1 (en) Read voltage generation circuit, memory and memory system including the same
US9870826B2 (en) Memory apparatus and data access method thereof by using multiple memories for lifetime extension
CN102693756A (zh) 半导体存储装置
CN108735268A (zh) 非易失性存储器修复电路
EP3057100B1 (en) Memory device and operating method of same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Texas in the United States

Applicant after: NXP America Co Ltd

Address before: Texas in the United States

Applicant before: Fisical Semiconductor Inc.

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant