CN106105403A - 表面涂层 - Google Patents
表面涂层 Download PDFInfo
- Publication number
- CN106105403A CN106105403A CN201480074578.XA CN201480074578A CN106105403A CN 106105403 A CN106105403 A CN 106105403A CN 201480074578 A CN201480074578 A CN 201480074578A CN 106105403 A CN106105403 A CN 106105403A
- Authority
- CN
- China
- Prior art keywords
- pcb
- electrode layer
- monomer
- coating
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
-
- C—CHEMISTRY; METALLURGY
- C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
- C08F—MACROMOLECULAR COMPOUNDS OBTAINED BY REACTIONS ONLY INVOLVING CARBON-TO-CARBON UNSATURATED BONDS
- C08F2/00—Processes of polymerisation
- C08F2/46—Polymerisation initiated by wave energy or particle radiation
- C08F2/52—Polymerisation initiated by wave energy or particle radiation by electric discharge, e.g. voltolisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/285—Permanent coating compositions
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
- B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
- B05D5/00—Processes for applying liquids or other fluent materials to surfaces to obtain special surface effects, finishes or structures
- B05D5/08—Processes for applying liquids or other fluent materials to surfaces to obtain special surface effects, finishes or structures to obtain an anti-friction or anti-adhesive surface
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
- C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
- C09D183/04—Polysiloxanes
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
- C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
- C09D183/16—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers in which all the silicon atoms are connected by linkages other than oxygen atoms
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
- C09D5/00—Coating compositions, e.g. paints, varnishes or lacquers, characterised by their physical nature or the effects produced; Filling pastes
- C09D5/24—Electrically-conducting paints
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
- H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
- H01B1/06—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of other non-metallic substances
- H01B1/12—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of other non-metallic substances organic substances
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
- B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
- B05D1/00—Processes for applying liquids or other fluent materials
- B05D1/62—Plasma-deposition of organic layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/015—Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09872—Insulating conformal coating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/09—Treatments involving charged particles
- H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Organic Chemistry (AREA)
- Life Sciences & Earth Sciences (AREA)
- Materials Engineering (AREA)
- Wood Science & Technology (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Plasma & Fusion (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Health & Medical Sciences (AREA)
- Medicinal Chemistry (AREA)
- Polymers & Plastics (AREA)
- Physical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
- Chemical Vapour Deposition (AREA)
- Other Resins Obtained By Reactions Not Involving Carbon-To-Carbon Unsaturated Bonds (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Plasma Technology (AREA)
Abstract
本发明涉及一种将焊穿聚合物涂层沉积到未涂布的印刷电路板上的方法,其包括在有机硅烷前体单体的聚合室中使用平均低功率和低压等离子体聚合,所述有机硅烷前体单体借助载气引入聚合室中,所述有机硅烷具有式Yl‑X‑Y2(I)或‑[Si(CH3)2‑X‑]n‑(II),其中:X为O或NH;Yl为‑Si(Y3)(Y4)Y5;Y2为Si(Y3')(Y4')Y5';Y3、Y4、Y5、Y3'、Y4'和Y5'各自独立地为H或者最多10个碳原子的烷基;式(II)的单体是环状的,其中n为2‑10,且其中Y3、Y4和Y5的至多一个为氢,Y3'、Y4'和Y5'的至多一个为氢,且碳原子的总数不超过20。
Description
本发明涉及表面涂层及其制备方法。具体地,它涉及由焊穿(焊料透过,solder-through)聚合物层涂布的基底和使用单体制备这样的层的方法;和尤其地,这样的方法在印刷电路板上形成焊穿层的用途。
印刷电路板(PCB)包括绝缘材料和位于该绝缘材料上的导电印制线(conductivetracks)。所述印制线典型地由铜制成且充当在随后例如通过焊接连接于所述板的电子组件之间的导线(wire)。
为了保护印制线不受环境的影响(例如抑制或阻止所述印制线的氧化),涂布PCB并由此涂布印制线是本领域内知晓的。已经采用焊穿聚合物涂层使得可在无需首先必须从PCB移除保护涂层的情况下将电子组件连续地连接到PCB的印制线。
将保护性涂层沉积到PCP上的现有技术方法描述了使用等离子体沉积技术使氟碳化合物气体单体例如四氟甲烷(CF4)、六氟乙烷(C2F6)、六氟丙烯(C3F6)或八氟丙烷(C3F8)聚合。这样的方法描述于WO 2008/1O2113中。
然而,这种特定类型的前体分子需要高功率等离子体技术(例如,对于490l的等离子体室需要500W)以引发聚合反应。此外,这样的前体分子需要高的前体气体流动速率(例如100sccm)和长的沉积时间(典型地,超过5分钟),以获得可接受的聚合物沉积厚度。例如,在以上提到的参数的情况下7分钟的沉积时间将导致28.4nm的涂层厚度。
在使用已知高的单体气体流速和/或高功率等离子体时可出现的问题是所得的聚合物涂层具有不均匀的厚度。例如,高功率等离子体导致单体裂解(***,fragment),其可导致所述聚合物不可预期的沉积和由此的未达到标准的涂层。不均匀的沉积可导致不均匀的厚度。这是不利的,因为不均匀的厚度可产生比预期(最佳,optimal)厚的区域而且如此可难以焊穿,且可产生不充分的或者没有涂层覆盖的区域(其于是留下可腐蚀的区域)。比较均匀的涂层对于高体积焊接操作是非常重要的,例如,因为它得到具有较少缺陷的更加一致的焊接接点。
在利用例如以上描述的那些前体分子时可出现的另一问题是随后形成的聚合物层具有有限的疏水性。用这样的涂层可实现的典型的水接触角可不超过90度。但是在于不利环境(例如其中导电印制线的腐蚀或磨损可导致比正常期望的短的电路寿命的环境)下使用的设备中通常需要PCB。因此,期望提供具有较高疏水性水平(例如,如高于95度(例如100度以上)的较高水接触角所显示的)的涂层。
采用氟碳化合物的方法的另一问题是它们缺少控制前体流入等离子体室的速率的手段。现有技术的方法典型地采取“流动通过”方法,这意味着以恒定的方式将前体引入通过进口、流动通过等离子体区(即样品室)并通过排出口取出。结果,前体的浓度在整个室中是不均匀的,这可加剧厚度的不均匀性。
典型的现有技术的涂层常常是具有受限的耐擦伤性的软涂层。通过使氟碳化合物单体聚合而沉积的涂层倾向于发黄,这在沉积后可变成可见的。本发明提供了硬涂层和/或无色且透明的涂层。这样的硬涂层可具有良好的耐擦伤性。
典型的现有技术的涂层的沉积通常产生有害的或有毒的副产物。在本发明中使用的一种或多种单体前体以及还有由此的涂层是无毒的,且不存在在涂布期间形成的有毒副产物。
在本发明中使用的某些单体在应用于食品工业的阻气涂层的形成中已经被采用。这样的单体也已经用于如在US 6,344,374中描述的保护性绝缘层的形成中并且已经用于形成如在WO2010/134446中描述的导电膜顶部上的层。这种现有技术的涂层通常在复杂的多步过程中沉积,其中需要粘结层对阻气层具有足够的粘附性。
本发明在不需要这样的粘结层的情况下直接在基底上提供涂层。这样的涂层也可具有横跨基底层的更均匀的厚度,且是疏水性的和耐擦伤性的。
使用本文所描述的新方法可提供更有弹性的层、具有一种或多种更好的原位性能的层、无毒的副产物、增加的均匀性、更好的焊接性能、薄度(thinness)、改善的润湿性、改善的防水性、改善的耐擦伤性和没有颜色变化且具有透明性。
本发明的第一方面提供用于将焊穿聚合物涂层沉积到未涂布的印刷电路板(有时称为“裸露印刷电路板”)上,所述方法包括在有机硅烷前体单体的聚合室中使用平均低功率和低压等离子体聚合,该有机硅烷前体单体借助载气被引入所述聚合室中,所述有机硅烷为式(I)或式(II)
Y1-X-Y2(I)或
-[Si(CH3)2-X-]n-(II)
其中X为O或NH,Y1为-Si(Y3)(Y4)Y5且Y2为Si(Y3')(Y4')Y5',其中Y3、Y4、Y5、Y3'、Y4'和Y5'各自独立地为H或者最多10个碳原子的烷基;式(II)的单体为环状的,其中n为2-10;其中Y3、Y4和Y5的至多一个为氢,Y3'、Y4'和Y5'的至多一个为氢;且碳原子的总数不超过20。
所述烷基可为直链或支链的,但是直链基团是优选的。这样的基团适宜地为甲基或乙基,在其中甲基是优选的。适宜地,Y3、Y4、Y5、Y3'、Y4'或Y5'均为烷基。
式I的单体可为包含六个甲基的单体。适宜地,式I的单体为六甲基二硅氧烷。适宜地,式I的单体为六甲基二硅氮烷。
式II的单体可为其中n为3或者n为4或者n为5或者n为6的单体。适宜地,式II的单体为八甲基环四硅氧烷。适宜地,式II的单体为六甲基环三硅氮烷。
优选地,在本发明中采用的单体为六甲基二硅氧烷。
所述等离子体聚合可为连续波聚合。所述等离子体聚合可为脉冲波聚合。
优选地,借助载气将所述有机硅烷前体单体引入等离子体室。
在一些情形下,所述方法包括在涂布之前的清洁和/或蚀刻和/或活化印刷电路板(PCB)的初始预处理。在污染的或尤其是无活性的基底的情形中,作为活化和/或清洁和/或蚀刻步骤形式的预处理对于将聚合物涂层粘结和交联到所述PCB是有利的。
将所述聚合物涂层粘结到未涂布的PCB基底对于涂布表面的耐蚀性是重要的。在未涂布PCB的制造之后,可包含各种量的来源于制造和加工的残余物。这些残余物大部分为有机污染物或氧化物形式的污染。当在没有预处理的情况下涂布污染的组件时,相当大的一部分聚合物涂层与这些残余物结合,这可造成后来的针孔(除非所述载气本身为可提供清洁和/或蚀刻和/或活化功能的气体例如氧气)。作为活化和/或清洁和/或蚀刻形式的预处理除去了污染,而且使所述涂层和将被焊接至PCB的电子组件和/或器件的表面的粘结得到改善。也可使用蚀刻工艺在涂布步骤之前消除铜的表面污染。
技术人员将能够确定是否需要预处理,且这将取决于多种因素,例如待涂布的基底的清洁度(这可进而取决于其中制造所述基底的制造区域的清洁度)。
优选地,使用活性气体(例如H2、O2)和蚀刻试剂(例如CF4)完成该预处理,而且可使用惰性气体(例如Ar、N2或He)。也可使用前述气体的混合物。
在可被提到的发明的具体实施方式中,在载气(其可为在所述预处理步骤中所采用的相同气体(或气体的混合物))的存在下进行聚合物沉积步骤。
优选地,所述预处理使用O2、Ar、或者O2和Ar的混合物完成,其中目前O2是有利的。
优选地,所述预处理进行15秒-15分钟,例如30秒-10分钟,优选地45秒-5分钟,例如5、4、3、2或1分钟。所述预处理的持续时间取决于所使用的前体、待处理部件的污染程度和设备。
可以连续波模式或者脉冲波模式施加所述预处理的功率。当使用预处理时,在接下来的步骤中施加聚合物涂层,该步骤可在同一设备中进行。如果不进行预处理,则涂布步骤是整个方法的第一且唯一步骤。
优选地,在涂布步骤之前进行预处理。
优选地,所述预处理和涂布步骤在同一室中实施,而在各步骤之间不打开室,以避免在预处理步骤和涂布步骤之间来自大气的额外污染物的沉积。
优选地,当490l的大型等离子体室中以连续波模式施加时,所述预处理在5-5000W、更优选地25-4000W下、甚至更优选地在50-3000W、比方说100-2500W、例如200-2000W、如2000、1900、1800、1750、1700、1600、1500、1400、1300、1250、1200、1100、1000、950、900、850、800、750、700、650、600、550、500、450、400、350、300、250或200W下进行。
优选地,当在490l的大型等离子体室中以脉冲波模式施加时,所述预处理在5-5000W、更优选地25-4000W下、甚至更优选地在50-3000W、比如说100-2500W、例如200-2000W、如2000、1900、1800、1750、1700、1600、1500、1400、1300、1250、1200、1100、1000、950、900、850、800、750、700、650、600、550、500、450、400、350、300、250或200W的峰值功率值下进行。
当以脉冲功率模式施加时,脉冲重复频率可为100Hz-10kHz,具有约0.05-50%的占空比,其中最佳参数依赖于所使用的气体或气体混合物。
焊穿聚合物涂层可通过在等离子体室中进行沉积而形成,所述等离子体室包括第一电极组和第二电极组,所述第一电极组和第二电极组布置于所述室的相对面,其中所述第一电极组和第二电极组包括多个射频电极层和/或多个接地电极层。
优选地,所述第一电极组和第二电极组的一个或两个包括内电极层和一对外电极层。包括内电极层和一对外电极层的电极组可称为“三电极”。
优选地,所述内电极层为射频电极层,且所述外电极层为接地电极层。
或者,所述内电极层可为接地电极层,且所述外电极层可为射频电极层。
当内电极层和/或外电极层或这些电极层为射频类型时,各电极层可包括热调节器(heat regulator),例如用于接收调节器流体的基本平的部分或沟槽(channel)部分。
当内电极层和/或外电极层或这些电极层为接地类型时,各电极层不需要包括热调节器。因此,该类型的电极层可只包括适宜用于产生等离子体的板(plate)、网(mesh)或其它构型。
优选地,所述热调节器包括中空管。所述中空管可沿着以规则间隔使其自身弯曲约180°以提供在维度上基本平坦的电极。
优选地,所述中空管包括约2.5-100mm,更优选地约5-50mm,甚至更优选地约5-30mm,比如说最大25、20或15mm,例如10mm的直径。
优选地,所述中空管具有约0.1-10mm、更优选地约0.25-5mm、甚至更优选地约0.25-2.5mm、比如说1.5mm的壁厚度。
优选地,在弯曲前后所述中空管之间的距离为所述管的直径的1-10倍,比如说接近3-8倍,例如所述管的直径的5倍。
优选地,所述中空管包括导电材料,例如金属如铝、不锈钢或铜。可想到其它合适的导电材料。
优选地,向所述中空管供给流体,例如液体如水、油或其它液体或其组合。
优选地,可冷却或加热所述流体使得可以在宽的温度范围(例如5-200℃)调节所述等离子体。
优选地,所述流体在约20-90℃、更优选地约25-75℃、甚至更优选地30-60℃、例如35-55℃的温度下调节所述等离子体。
优选地,对所述等离子体室进行温度控制,例如以避免在所述室内的温度差别和避免在所述工艺气体可冷凝处的冷点。
例如,真空室的门和一些或全部壁可设置有温度控制手段。
优选地,所述温度控制手段保持15-70℃、更优选地40-60℃的温度。
优选地,也对泵、液体单体供给部分(supply)、一种或多种气体供给部分以及在这些物品和等离子体室之间的全部连接部分(connections)进行温度控制以避免在一种工艺气体或多种气体可冷凝处的冷点。
优选地,横跨一个或多个射频电极经由一个或多个连接板施加功率。
可以连续波模式或者以脉冲功率模式施加涂布过程的功率。
优选地,当在490l的大型等离子体室中以连续波模式施加时,所施加的用于涂布过程的功率为约5-5000W,更优选10-2000W,甚至更优选20-1500W,比如说250-1000W,例如50-750W,如750、725、700、675、650、625、600、575、550、525、500、475、450、425、400、375、350、325、300、275、250、225、200、175、150、125、100、95、90、85、80、75、70、65、60、55或50W。
优选地,对于具有490l体积的室,当以脉冲模式施加时,所施加的用于所述涂布过程的功率为约5-5000W,更优选地约10-4000W,甚至更优选约,比如说20-3000W,例如30-2500W,比如说50-2000W,比如说75-1500W,比如说100-1000W,比如说1000、975、950、925、900、875、850、825、800、775、750、725、700、675、650、625、600、575、550、525、500、475、450、425、400、375、350、325、300、275、250、225、200、190、180、175、170、160、150、140、130、125、120、110、或100W。
对于具有较大体积的室,由于因使用较大或较多的电极层而引起的电极组的较大表面积,所施加的功率典型地略微增大。
当以脉冲功率模式施加功率时,脉冲重复频率可为100Hz-10kHz,具有约0.05-50%的占空比,其中最佳参数依赖于所使用的单体。
最佳功率模式和功率设定取决于所使用的体系(其体积、电极组的尺寸和数量)和所使用的化学品。
优选地,一个或多个射频电极在20kHz-2.45GHz、更优选地40kHz-13.56MHz的频率下产生高频率电场,其中13.56MHz是优选的。
优选地,所述等离子体室包括另外的电极组,例如第三、第四、第五和第六电极组等。
所述电极组或各个另外的电极组可包括与第一电极组和第二电极组相同的构造。
优选地,所述等离子体室还包括定位和/或保护手段,例如用于将一个、所述或各电极定位于所述等离子体室内期望位置处的一个或多个连接板和/或室壁。
优选地,所述等离子体室包括用于将与载气混合的单体引入等离子体室的一个或多个入口。所述载气用于撞击(strike)所述等离子体。
优选地,所述等离子体室包括至少两个入口。
优选地,各入口将与载气混合的单体供给(进料,feed)到使混合物在整个室均匀分布的单体和气体分布***中。例如,所述入口可供给到向所述室进料的歧管中。
各入口可为空间隔开的。例如,可将第一入口设置在等离子体室的第一壁中,而可将第二入口设置在与第一入口不同的壁(例如相对的壁)中。
所述设备还包括单体蒸气供应***。以受控的方式使单体气化。将受控量的该蒸气优选地通过控温供应线供给到所述等离子体室中。
优选地,使所述单体在20℃-120℃、更优选地30℃-90℃的温度下气化,最佳温度取决于所述单体的物理特性。至少部分的所述供应线可根据斜行的(向上或者向下)温度分布(profile)进行温度控制。所述温度分布典型地将从使所述单体气化处的点向所述供应线的尾部稍微向上(上升)。在真空室中,所述单体将膨胀,且为阻止在所述真空室和所述泵下游中的冷凝所需要的温度将典型地低于所述供应线的温度。
所述设备也包括用于引入一种气体或多种不同气体(例如一种载气或多种载气的组合以及进入真空室的气化单体)的供气***。容纳第一气体的第一罐(canister)与控制气体流动的第一质量流控制器(MFC)连接。在一些实施方式中,容纳第二气体的第二罐与第二质量流控制器(MFC)连接。在又一实施方式中,容纳第三气体的第三罐与第三质量流控制器连接,等等。
在经过质量流控制器之后,所述气体或各气体在被引导到真空室中之前与所述单体蒸气混合。在一些实施方式中,在质量流控制器之后加热供气线以避免在混合点处的温度差异,其可导致单体-载气混合物的冷凝。
优选地,样品室可接收或进一步包括用于接收待涂布的基底例如PCB的穿孔容器或盘。
优选地,将待涂布的基底定位于所述容器或盘的上面或内部,使得使用时将聚合物涂层施加于所述基底的各表面。
优选的是,在最外面的电极组和待涂布的基底表面之间保持若干mm、更优选地10-100mm、例如15-90mm、比如说小于80、70、60或50mm、最优选地25-50mm的最小距离。
优选地,所述聚合物层是疏水的且为通过使本文描述的单体聚合而形成的可焊穿的耐擦伤性聚合物层。
在本发明中,可形成具有大于95度的水接触角的疏水性表面。在一些情况下,实现了大于100度的接触角。
也可使用包括如本文所描述的等离子体室的***来沉积焊穿且耐擦伤性的聚合物涂层。
优选地,所述***包括一个或多个与泵***连接的气体出口。
优选地,所述***包括至少两个气体出口。
优选地,所述气体出口或各气体出口以使所述单体在整个室中均匀分布的方式安置。所述气体出口可与歧管连通。
虽然我们既不希望也不期望被任何具体理论所限制,但是我们认为在所述设备的电极组之间所产生的等离子体不能被描述为纯的一次等离子体或纯的二次等离子体。而是,我们认为所述电极组产生了这样的新的混杂(hybrid)形式的等离子体:其足够强以至于在非常低的功率下开始并保持聚合反应,但是其同时是足够温和的而不使反应性单体裂解。
正如会理解的,有用和独特的方面在于,当安置于两个电极组之间时可在待涂布的物体例如PCB的两面上建立等离子体。此外,所产生的等离子体在物体的每个面上均具有类似的、优选相同的强度,且因此将引起相同的或类似的涂层厚度。
优选的沉积方法是低压等离子体聚合。
在本上下文中所用的低压,其意指在最多10000l大的室中的压力是等离子体聚合的工作压力,例如小于500毫托(66.7Pa)、优选地小于250毫托(33.3Pa)、例如小于150毫托(16.7Pa)。
优选地,所述方法包括施加具有10-500nm、更优选地10-200nm、甚至更优选地20-150nm、例如最优选地40-100nm厚度的聚合物涂层。所述层可小于500nm,例如小于450、400、350、300、250、200、175、150、125、100、90、80、75、70、60、50、40nm,例如30nm。
优选地,所述方法包括施加具有小于10%的涂层厚度均匀性变化的聚合物涂层。
所述涂层的厚度和均匀性可取决于许多因素,包括沉积过程的持续时间、所采用的单体的本性、单体的流速、载气(混合物)的本性及其流速、在一个工艺步骤或多个工艺步骤(在存在预处理步骤的情况下)期间所施加的功率(的模式)、等离子体室的形状和尺寸、电极层在电极组内的布置、电极组在室内的布置和/或未涂布的印刷电路板相对于电极组的安置。
无论如何,使用本文的教导,本领域技术人员将能够通过常规方法确定如下沉积过程的参数:对于任何给定的等离子体聚合室,其必须在有机硅烷单体和载气(的组合)的各自设定范围内实现涂层厚度。
为了使用如在本文中公开的(和更具体地,如权利要求1所主张的)方法和单体实现具有小于10%的涂层厚度均匀性变化的涂层,在本文中公开了许多特别优选的方法步骤和/或参数值或参数范围。
关于沉积过程的持续时间,典型的沉积时间在15秒-10分钟、例如30秒-5分钟、或者特别地45-180秒的范围内。例如,当所述有机硅烷单体为六甲基二硅氧烷时,沉积时间可为30-120秒、例如约60-90秒。
以上沉积时间可与任意以下参数组合使用:本文公开的具体的有机硅烷单体、载气、聚合室、电极层和电极组布置、涂布过程所施加的功率(的模式)、单体供给布置和/或单体流速。此外,可在具有或不具有如本文描述的预处理步骤的情况下进行包括这些参数(的组合)的任何方法。
此外,在发明的具体实施方式中,将未涂布的印刷电路板(PCB)安置于聚合室中,使得:
-将所述PCB放置于两个电极组之间,各组被安置于所述室的相对面,且其中各电极组包括多个射频电极层和/或多个接地电极层;且
-从所述PCB的一面至安置于所述PCB的该面上的电极组的距离与所述PCB的相对面至在该相对面上的电极组的距离大致相同(即相差10%以内,例如相差9、8、7、6、5、4、3、2或1%以内)。
用这种方式相对于电极组安置所述未涂布的PCB可帮助确保所述聚合物涂层在所述PCB两面上的均匀性。
在本发明中,可形成具有大于95度的水接触角的疏水性且耐擦伤性表面。
所述方法可包括使用单体蒸气供应***将固定的单体流引进所述等离子体室。所述方法也可包括使用质量流控制器将一种或多种固定的流或气体流(例如一种或多种载气)引进所述等离子体室。优选地,在进入真空室之前使单体蒸气和一种或多种载气均匀地混合。在所述泵和所述等离子体室之间的节流阀可使泵送体积适于在所述等离子体室内部实现所需要的工艺压力。
优选地,所述节流阀闭合超过90%(即将供应管道的有效横截面减小至其最大值的10%)以减小通过所述室的流和容许所述单体和一种或多种载气混合物在整个所述室中变成均匀分布的。
一旦已经使所述单体的蒸气压在所述室中稳定化,就通过接通射频电极层激活所述等离子体。
或者,所述方法可包括在第一流动方向上将所述单体和一种载气或多种载气的混合物引入所述等离子体室中;和在预定时间(例如10-200秒,例如30-180、40-150秒,例如小于150、140、130、120、110、100、90、80、70、60、50、40、30或20秒)之后将所述流切换至第二流动方向。
优选地,可执行所述单体或载气流混合物流动方向的另外切换,例如所述流动可切换回第一流动方向或者一个或多个另外的流动方向。
优选地,所述单体和载气混合物可在第一流动方向上以单次工艺时间的20-80%、或者该时间的30-70%、或者该时间的40-60%、或者该时间的50%进入所述等离子体室。
优选地,所述单体和载气混合物可在第二流动方向上以单次工艺时间的20-80%、或者该时间的30-70%、或者该时间的40-60%、或者该时间的50%进入所述等离子体室。
优选地,所述方法包括借助选自H2、N2、O2、N2O、CH4、He或Ar和/或这些气体的任意混合物将有机硅烷前体单体引入所述等离子体室的步骤。在一优选的方法中,使用单一载气。其最优选地为O2或Ar。
引入所述室的气体混合物(与一种或多种载气混合的气化的前体单体)优选地包括约1%-约50%的一种或多种载气。优选地,引入所述室的载气或载气混合物的组成包括总共约5%-约30%的载气或载气混合物,例如约10%的载气或载气混合物。
优选地,第一和第二流动方向以基本相反的方向流动。例如,在工艺期间,可将单体-载气混合物经由彼此基本相对的壁引入所述等离子体室。
优选地,将所述涂层施加于所述基底的一个或多个表面。
在又一方面中,本发明提供使用聚合物层涂布基底例如PCB的方法,该方法包括使单体经历低功率连续波或脉冲波等离子体聚合技术,其中所述单体为之前本文描述的。
在另一方面,本发明提供在使单体经历低压等离子体聚合技术时利用该单体形成焊穿、耐擦伤的且透明的聚合物涂层,其中所述单体是如之前本文描述的。
在又一方面中,本发明提供通过使用低功率连续波或脉冲波等离子体聚合技术沉积单体而形成的焊穿、耐擦伤的且透明的聚合物涂层,其中所述单体是如之前本文描述的。
优选地,所述焊穿聚合层具有疏水性且也具有耐擦伤性。所述涂层典型地为透明的且对于人眼是不可见的。
优选地,在所述焊穿聚合物涂层的沉积期间没有有毒的副产物形成。
在本发明中,可形成具有大于95度的水接触角的疏水性表面。在一些情形中,达到超过100度的接触角。
本发明的室、***和/或方法的优势包括但不限于以下的一个或多个:容许高反应性类别的单体在低功率条件下聚合;使所述单体在所述室内的扩散最大化以快速提供均匀的涂层;使通过所述室的工艺气体流的有害效果最小化;产生温和的等离子体(其优选地在基底例如PCB的两个面上具有相同的强度);可以低连续功率或脉冲功率模式使用;包括用于在沉积期间使所述单体流交替的机构,使得实现更好的均匀性;提供用于精确地控制温度以避免不期望的温度梯度的手段。
为了使发明可更容易被理解,现在将只以示例的方式且参考附图进行描述,其中:
图1显示入口、真空室和排气装置的构造的示意图;
参考图1,现在对等离子体沉积***进行描述。所述***包括与以下连通的真空室:用于引入单体的输入设备12、和用于经由共同输入线120引入一种或多种气体的输入设备12'、以及经由输出线130的排气设备13。用于将单体引入所述真空室的输入设备12按流动顺序包括筒(滤筒,cartridge)、第一和第二罐、传感器(baratron)和质量流控制器。用于将一种或多种气体(例如一种或多种载气)引入真空室的输入设备12'对于每种气体按流动顺序独立地包括容纳该气体的罐和质量流控制器。在各个质量流控制器之后,不同的供气线以单一气体供应线的形式汇集在一起。此供气线与单体供应线汇于也称为输入线的供应线120中。单体蒸气和一种或多种载气的混合物经由输入线120和第一室入口阀121和第二室入口阀122被引入到真空室11中。所述排气设备13按流动顺序包括第一泵阀131和第二泵阀132、节流阀133、鲁茨旋转泵(roots and rotary pump)134和排气阀。
在所述真空室11内存在以堆叠形式布置的多个等离子体电极组,例如四个。将样品盘***在各等离子体电极组之间。相邻的电极组之间的空间是样品室。使用时,一个或多个PCB位于所述样品盘上面或内部。将所述样品盘相继地安置于所述真空室11内的一对电极组之间。
一旦所述样品盘位于所述真空室11内,就抽空室11,且引入包含气态单体(或单体的预定混合物)和一种或多种载气的气体混合物。然后通过使电极组通电在室11内激活等离子体。所述载体用于撞击所述等离子体以引发所述单体在PCB表面上的聚合。
回到图1,现在将对沉积过程的实例进行描述。最初,在第一泵阀131和第二泵阀132打开且第一室入口阀121和第二室入口阀122关闭的情况下借助泵134将室11降低至基础水平真空(base level vacuum),对于490l的大型室典型地为10-20毫托。借助供给泵将定量的单体从所述筒转移到第一罐。典型地,一次转移足够一天处理的单体。所使用的单体优选为液体形式。然后将足够单次工艺运行所需要的单体从第一罐经由计量泵转移到第二罐。典型地将第二罐和由此单体的温度提高至30-90℃以使所述单体气化。所选择的第二罐的温度依赖于单体的蒸气压,其通过加热的真空计测量。
所述载气或各载气从其本身的罐(例如本身的气瓶)通过其本身的质量流控制器转移到单一气体供应线。将均匀的气体混合物在需要所述单体和载气流的时刻与气化的单体一起从所述供气线转移到所述入口线120中。
在可替代的实施方式中,可使用固态或气态的单体。在其中所述单体为固体的实施方式中,则可例如通过在罐中进行加热使其气化。在其中所述单体为气体的实施方式中,则典型地不存在气化的需要。
一旦到达所述真空室11内的目标压力(典型地40-50毫托,对于490l的大型室),就关闭第一泵阀131且打开第一室入口阀121。结果,当打开单体供应线阀门时,在第二罐中所产生的单体蒸气穿过质量流控制器且进入入口线120,在此处与已经穿过其本身的质量流控制器12'的一种或多种载气混合。将该气体混合物经由打开的室入口阀122引入真空室11中。通过引入更多单体和更多一种或多种载气、或者通过调节典型地为蝶形阀的节流阀133将室11内的压力调节到工作水平,典型地为10-500毫托。
一旦室11内的压力是稳定的,就激活所述电极组以在室11内产生等离子体。因此,载气撞击激活单体的等离子体,且聚合在所述PCB的一个或多个表面上发生。如此,对于490l的大型等离子体室,甚至在低功率和低单体流速(典型地,分别为50-200W和50-100标准立方厘米/分钟(sccm))下聚合也快速发生。通常在低流速、典型地5-30%的单体流速下使用载气。取决于所选择的工艺参数,通常使足够的单体在约60-300秒之后聚合,以产生约40-100nm的期望的涂层厚度。
在所述工艺期间,通过室11的单体流的方向通过控制第一室入口阀121和第二室入口阀122以及第一泵阀131和第二泵阀132进行切换。例如,对于一半时间,所述第一室入口阀121是打开的且所述第一泵阀131是关闭的(其中第二室入口阀122关闭且第二泵阀132打开)。对于余下时间,第二室入口阀122是打开的且第二泵阀132是关闭的(其中第一室入口阀121关闭且第一泵阀131打开)。这意味着,对于一半时间,单体从室11的一侧流向另一侧,而对于余下时间,则相反。例如,对于一半时间,单体从右向左流动,且对于余下时间,单体从左向右流动。单体流动的方向可在单个工艺运行期间变换一次或多次。
入口线120和出口线130彼此独立。入口线120可连接于分布***,该***经布置为在整个室11分布气体。所述分布***可集成于室11的壁上或者内部,使得它可保持在和室11相同的温度下。此外,在优选的实施方式中,出口线130典型地布置成更靠近室11的进出口(而不是所述室的后面)以补偿等离子体的强度在越靠近于电极连接板的区域处趋于越高的事实。
在所述工艺结束时,出于操作者安全的原因,推荐关闭室入口阀121和122且打开室出口阀131和132,以将室11的压力降低至基础水平而除去所存在的任何残留单体。一旦到达所述基础水平,就关闭室出口阀131和132且打开所述室入口阀121和122。将惰性气体例如氮气从独立罐通过打开阀140而引入。所述氮气用作吹扫用的流体,且将其和残留单体一起泵送离开。在吹扫完成之后,关闭阀140,除去真空,且通过打开阀150将空气引入室11中直至达到大气压力。
在一个或多个工艺循环之后,推荐用惰性气体吹扫所述单体供应线。可将惰性气体线连至所述罐或各个罐来实现这点。优选的是,吹扫所述供应线直接到所述泵(而不是经由所述室)。
申请人已经发现包括内部射频电极层和外部的一对接地电极层的电极组布置的使用进一步改善了所沉积的聚合物涂层的均匀性。
申请人已经发现,当将有机硅烷聚合物层沉积到金属上时,所沉积的涂层充当焊剂(flux)。这使后续的焊接操作更容易。
该焊剂具有许多优势,其包括
(i)除去所述涂层以容许组分焊接到导电印制线;
(ii)从铜印制线除去任何污染物;
(iii)当温度升高至再流焊点(solder reflow point)时阻止氧化;和
(iv)充当液体焊料和经清洁的铜印制线之间的界面。
湿气或其它气体存在于PCB的结构内并非罕见。如果将聚合物涂层施加于PCB,则该湿气被捕获且可在焊接期间和随后当装配的PCB经历温度变化时导致多种问题。捕获的湿气可导致漏电流和电迁移增加。此外,捕获的湿气和/或其它气体可妨碍聚合物在所述基底表面捕获湿气和/或其它气体的一些部分沉积。
从裸露的PCB中除去任何捕获的气体或湿气是必不可少的;这也保证聚合物涂层和PCB之间良好的粘附性。可通过烘烤上述结构体而实施所捕获的气体或湿气的去除,然后将其放置于等离子体室中,如在常规的保形涂层技术(conformal coating technique)中的一样。这里所描述的本发明的方法使得该脱气能够在与预处理(清洁和/或激活和/或蚀刻)和等离子体聚合相同的室中至少部分进行。
真空帮助从所述结构体除去湿气,这改善了粘结且在产品寿命期间防止热循环中遇到的问题。在5-200℃的温度范围的情况下,脱气的压力范围可为10毫托-760托,且可实施1-120分钟、但是典型地几分钟。
脱气、激活和/或清洁和/或蚀刻和涂布工艺可全部在同一室中顺序进行。也可使用蚀刻工艺在激活和涂布步骤之前消除铜的表面污染。
本发明的另一特征在于,相比于其它有机涂层改善了耐磨损性,在很多应用例如连接器和其它滑动开关中给予改善的性能。
在基底上的导电印制线可包括任何导电性材料,包括金属、导电聚合物或导电墨。导电聚合物在本质上是亲水性的,导致溶胀,这可通过施加本文描述的涂层而消除。
一般在制造过程期间将抗焊接剂(solder resist)施加于PCB,其用来保护金属导体不被氧化且阻止焊料向上流向金属印制线,这将减少在接合处的焊料的量。抗焊接剂也降低了相邻导体之间的焊接短路的潜在可能。因为只在施加焊剂处除去有机硅烷聚合物涂层,所以在整个余下的板中留下非常有效的针对腐蚀的屏障。该作用也在焊接过程期间阻止了焊料向上流向印制线,且使导体之间的焊接桥的潜在可能最小化。结果,在某些应用中,可消除焊接电阻(solder resist)。
为了进一步说明本发明的特征,参考以下实施例。
实施例1
使用表1的参数进行实验以涂布基底。
表1:根据第一实施例的工艺参数
结果
1.防水性
使用根据ASTM D5964-04的水接触角测量表面的疏水性或润湿性。
表2:防水性试验数据
从表2可见,如通过接触角测量的疏水性在所述发明的情形下大于等于现有技术的前体。也值得指出的是,在开发所述发明的涂层中,本发明的涂层的工艺时间、功率和流速全部比在现有技术的情形中低。
2.透明涂层
已经根据ISO 105-J0l测量经涂布的物体的颜色变化—L*、a*、b*、c*、CMC 2:1。结果以ΔE值表示。对于根据本发明所沉积的涂层,ΔE低于1意味着用裸眼没有注意到颜色变化。
3.无毒涂层
根据ISO 10993进行试验,发现本发明的涂层是无毒的。
4.沉积率
为了表明不同涂层的沉积率,在一定处理时间后用椭圆光度法在涂布的玻璃板上测量涂层厚度。结果显示于以下的表3中。
表3:沉积速率试验数据
为了沉积相当厚度的涂层,C3F6的工艺时间约为发明性涂层的7倍高。
5.单个和多个电极的涂层的均匀性
采用每个电极组单个电极层建立常规的电极设置。在这样的常规构造中,基底的顶面或面向射频(RF)电极层的那面具有在其上形成的比对应面或指向接地电极层的那面厚的涂层。
在本实施例中使用的多个设置由每电极组三个电极层构成:内部RF电极层和一对外部的接地电极层。将样品放置于两个电极组之间,其中各组安置于所述样品的各个面上。
1单电极***是现有技术中常规使用的***
2多电极***如以上描述
表4:均匀性试验数据
如可从以上表4中看见的,所述数据表明本发明的焊穿涂层明显更一致地覆盖基底的两个表面。
6.根据前体的涂层均匀性
为了确定涂层的均匀性,对现有技术的物质(C3F6)和本发明的涂层(六甲基二硅氧烷)的工艺参数进行优化。
现有技术的物质的最小标准偏差为25%。本发明的涂层的标准偏差为9.25%。
将本发明的涂层在比现有技术的功率低的功率(大约小2.5倍至5倍)下施加。也以缩短的处理时间对其进行涂布。
7.来自等离子体涂布的PCB的焊接性
关于焊接性,评价了不同的涂层厚度。对于本发明的涂层(例如六甲基二硅氧烷)(在脉冲或连续功率模式下),PCB接点充分焊接。发现,在该实验中10-170nm的宽范围的涂层厚度显示出良好的焊接性。
8.耐腐蚀性
为了测试耐腐蚀性,使用根据DIN EN ISO 3231的单一气体验证测试。该测试作为评价在铜上的金和镍涂层的快速且有效的方法得以开发。
·将样品放置于已经充满H2SO3的室中,然后将所述室放置于40℃的烘箱中。
·在24小时之后,将所述样品从所述室中移去并拍照。
·将所述样品重新放置于再次充有新加入的H2SO3的室中。将所述室放回所述烘箱且将温度提高至45℃。当一些有限的腐蚀开始出现聚合物涂布的样品上时,将所述室在该温度下再保持另外4天。
·在测试结束时拍摄所述样品的另一些照片。
结果显示,在24小时之后,ENIG-对照的PCB显示出足以使其不稳定的腐蚀,而本发明的涂层(以上的实施例1),经等离子体处理的样品,没有显示腐蚀的迹象。在另外4天之后,ENIG对照样品被严重腐蚀,伴随大面积的氧化铜和镍显现出来。作为对比,本发明的涂层(以上的实施例1)根本没有腐蚀或者只是显示出一些微小的斑点。在该实验中,不同的前体类型、不同的涂层厚度以及不同的功率模式(连续的或脉冲的)显示出同样优异的结果。
Claims (23)
1.一种将焊穿聚合物涂层沉积到未涂布的印刷电路板上的方法,包括在有机硅烷前体单体的聚合室中使用平均低功率和低压等离子体聚合,所述有机硅烷前体单体借助载气引入所述聚合室中,所述有机硅烷为式(I)或式(II)Yl-X-Y2(I)或
-[Si(CH3)2-X-]n-(II)
其中:
X为O或NH;
Yl为-Si(Y3)(Y4)Y5;
Y2为Si(Y3')(Y4')Y5';
Y3、Y4、Y5、Y3'、Y4'和Y5'各自独立地为H或者最多10个碳原子的烷基;
式(II)的单体为环状的,其中n为2-10,
且其中Y3、Y4和Y5的至多一个为氢,Y3'、Y4'和Y5'的至多一个为氢,并且碳原子的总数不超过20。
2.根据权利要求1的方法,其中在式(I)的有机硅烷中存在的各烷基为直链烷基。
3.根据权利要求1或2的方法,其中Y3、Y4、Y5、Y3'、Y4'或Y5'均为烷基。
4.根据权利要求1-3的任一项的方法,其中Y3、Y4、Y5、Y3'、Y4'和/或Y5'可表示的各烷基为甲基或乙基。
5.根据权利要求1-4的任一项的方法,其中式I的有机硅烷单体为六甲基二硅氧烷或六甲基二硅氮烷。
6.根据权利要求1-5的任一项的方法,其中所述方法进一步包括在聚合物涂布之前清洁和/或蚀刻和/或活化所述印刷电路板(PCB)的预处理步骤。
7.根据权利要求6的方法,其中使用H2、O2、N2O、CH4、CF4、He、Ar、N2、He或其混合物实现所述预处理。
8.根据权利要求6或7的方法,其中使用O2、Ar、O2和CF4的混合物、或者O2和Ar的混合物实现所述预处理。
9.根据权利要求6-8的任一项的方法,其中使用以连续波或脉冲波模式施加的射频功率进行所述预处理15秒-15分钟,例如45秒-5分钟。
10.根据权利要求6-9的任一项的方法,其中所述预处理和涂布步骤在同一室中实施,而在所述步骤之间没有打开所述室。
11.根据权利要求1-10的任一项的方法,其中所述焊穿聚合物涂层通过在等离子体室中沉积形成,该等离子体室容纳第一电极组和第二电极组,所述第一电极组和第二电极组布置于所述室的相对面,其中所述第一电极组和第二电极组包括多个射频电极层和/或多个接地电极层。
12.根据权利要求11的方法,其中所述第一电极组和第二电极组的一个或两个包括内电极层和一对外电极层。
13.根据权利要求12的方法,其中所述内电极层为射频电极层或接地电极层,且所述外电极层分别为接地电极层或射频电极层。
14.根据权利要求12或13的方法,其中:
所述内电极层为接地电极层,且所述外电极层为射频电极层;或者
内电极层和/或外电极层为射频类型,且所述射频电极层或各射频电极层包括热调节器。
15.根据权利要求1-14的任一项的方法,其包括施加具有10-500nm、例如40-100nm、优选小于90nm、80nm、75nm、70nm、60nm、50nm厚度的聚合物涂层。
16.根据权利要求1-15的任一项的方法,其中聚合物沉积过程的持续时间为15秒-10分钟,例如30秒-5分钟。
17.根据权利要求1-16的任一项的方法,其中所述未涂布的印刷电路板(PCB)被安置于所述聚合室中,使得:
-所述PCB被安置于两组电极之间,各组电极被安置于所述室的相对面上,且其中各组电极包括多个射频电极层和/或多个接地电极层;且
-所述PCB的一面至安置于所述PCB的该面上的电极组间的距离与所述PCB的相对面至在该相对面上的电极组间的距离相差±10%以内。
18.根据权利要求15-17的任一项的方法,其包括:
施加厚度小于90nm和涂层厚度均匀性变化小于10%的聚合物涂层。
19.根据权利要求1-18的任一项的方法,其中基本上完全在所述印刷电路板的至少一面上、优选地基本上完全在所述印刷电路板的两面上施加所述聚合物涂层。
20.印刷电路板,包括涂层厚度均匀性变化小于10%的焊穿等离子体聚合的涂层,所述涂层是通过使有机硅烷前体单体等离子体聚合而获得的。
21.根据权利要求20的印刷电路板,其中所述有机硅烷前体单体具有式(I)或式(II)
Y1-X-Y2(I)或
-[Si(CH3)2-X-]n-(II)
其中:
X为O或NH;
Y1为-Si(Y3)(Y4)Y5;
Y2为Si(Y3')(Y4')Y5';
Y3、Y4、Y5、Y3'、Y4'和Y5'各自独立地为H或者最多10个碳原子的烷基;
式(II)的单体为环状的,其中n为2-10,
且其中Y3、Y4和Y5的至多一个为氢,Y3'、Y4'和Y5'的至多一个为氢,并且碳原子的总数不超过20。
22.根据权利要求20-21的任一项的印刷电路板,其中所述涂层基本上完全在所述印刷电路板的至少一面上、优选地基本上完全在所述印刷电路板的两面上施加。
23.根据权利要求20-22的任一项的印刷电路板,其通过根据权利要求1-19的任一项的方法获得。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB1321792.2A GB2521137A (en) | 2013-12-10 | 2013-12-10 | Surface Coatings |
GB1321792.2 | 2013-12-10 | ||
PCT/EP2014/077233 WO2015086682A1 (en) | 2013-12-10 | 2014-12-10 | Surface coatings |
Publications (1)
Publication Number | Publication Date |
---|---|
CN106105403A true CN106105403A (zh) | 2016-11-09 |
Family
ID=50000466
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201480074578.XA Pending CN106105403A (zh) | 2013-12-10 | 2014-12-10 | 表面涂层 |
Country Status (11)
Country | Link |
---|---|
US (1) | US20160324011A1 (zh) |
EP (1) | EP3081058A1 (zh) |
JP (1) | JP2017509137A (zh) |
KR (1) | KR20160097326A (zh) |
CN (1) | CN106105403A (zh) |
AU (1) | AU2014363543A1 (zh) |
BE (1) | BE1021398B1 (zh) |
CA (1) | CA2933390A1 (zh) |
GB (1) | GB2521137A (zh) |
IL (1) | IL246178A0 (zh) |
WO (1) | WO2015086682A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108080228A (zh) * | 2017-10-26 | 2018-05-29 | 中国船舶重工集团公司第七二五研究所 | 一种线路板防水防腐涂层及其制备方法 |
CN109686672A (zh) * | 2017-10-18 | 2019-04-26 | 上海稷以科技有限公司 | 在物体表面形成保护层的方法及表面形成有保护层的产品 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106216192A (zh) * | 2016-08-30 | 2016-12-14 | 无锡荣坚五金工具有限公司 | 一种管状大容积等离子体聚合涂层装置 |
JP2018204054A (ja) * | 2017-05-31 | 2018-12-27 | 住友金属鉱山株式会社 | 金属部材の製造方法、プリント基板の製造方法、金属部材及びプリント基板 |
DE102017119233A1 (de) * | 2017-08-23 | 2019-02-28 | Dr. O. K. Wack Chemie Gmbh | Verfahren zum Überprüfen der Geschlossenheit einer auf eine elektronische Baugruppe aufgebrachten Schutzbeschichtung |
EP3680029B1 (en) * | 2019-01-09 | 2023-06-07 | Europlasma nv | A plasma polymerisation method for coating a substrate with a polymer |
CN114535029A (zh) * | 2022-02-24 | 2022-05-27 | 深圳市技高美纳米科技有限公司 | 纳米防水薄膜制备方法和制备*** |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020016408A1 (en) * | 2000-06-29 | 2002-02-07 | Michihiro Sugo | Polyimide silicone resin, its solution composition, and polyimide silicone resin film |
CN102821873A (zh) * | 2010-01-22 | 2012-12-12 | 欧洲等离子公司 | 通过低压等离子体工艺施加保形纳米涂层的方法 |
US20130033825A1 (en) * | 2010-02-23 | 2013-02-07 | Semblant Limited | Plasma-Polymerized Polymer Coating |
WO2013034920A2 (en) * | 2011-09-07 | 2013-03-14 | Europlasma Nv | Surface coatings |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ZA884511B (en) * | 1987-07-15 | 1989-03-29 | Boc Group Inc | Method of plasma enhanced silicon oxide deposition |
US4981713A (en) * | 1990-02-14 | 1991-01-01 | E. I. Du Pont De Nemours And Company | Low temperature plasma technology for corrosion protection of steel |
DE9206834U1 (de) * | 1992-02-21 | 1993-06-17 | Robert Bosch Gmbh, 70469 Stuttgart | Anschlußteil |
US7673970B2 (en) * | 2004-06-30 | 2010-03-09 | Lexmark International, Inc. | Flexible circuit corrosion protection |
GB2510213A (en) * | 2012-08-13 | 2014-07-30 | Europlasma Nv | Forming a protective polymer coating on a component |
-
2013
- 2013-12-10 GB GB1321792.2A patent/GB2521137A/en not_active Withdrawn
-
2014
- 2014-01-07 BE BE2014/0009A patent/BE1021398B1/nl active
- 2014-12-10 CA CA2933390A patent/CA2933390A1/en not_active Abandoned
- 2014-12-10 EP EP14814807.5A patent/EP3081058A1/en not_active Withdrawn
- 2014-12-10 CN CN201480074578.XA patent/CN106105403A/zh active Pending
- 2014-12-10 JP JP2016538690A patent/JP2017509137A/ja not_active Withdrawn
- 2014-12-10 US US15/103,367 patent/US20160324011A1/en not_active Abandoned
- 2014-12-10 AU AU2014363543A patent/AU2014363543A1/en not_active Abandoned
- 2014-12-10 WO PCT/EP2014/077233 patent/WO2015086682A1/en active Application Filing
- 2014-12-10 KR KR1020167018570A patent/KR20160097326A/ko not_active Application Discontinuation
-
2016
- 2016-06-13 IL IL246178A patent/IL246178A0/en unknown
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020016408A1 (en) * | 2000-06-29 | 2002-02-07 | Michihiro Sugo | Polyimide silicone resin, its solution composition, and polyimide silicone resin film |
CN102821873A (zh) * | 2010-01-22 | 2012-12-12 | 欧洲等离子公司 | 通过低压等离子体工艺施加保形纳米涂层的方法 |
US20130033825A1 (en) * | 2010-02-23 | 2013-02-07 | Semblant Limited | Plasma-Polymerized Polymer Coating |
WO2013034920A2 (en) * | 2011-09-07 | 2013-03-14 | Europlasma Nv | Surface coatings |
Non-Patent Citations (1)
Title |
---|
K. SCHMIDT-SZALOWSKI: "thin films deposition from hexamethyldisiloxane and hexamethyldisilazane under dielectric-barrier discharge (DBD) conditions", 《PLASMAS AND POLYMERS》 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109686672A (zh) * | 2017-10-18 | 2019-04-26 | 上海稷以科技有限公司 | 在物体表面形成保护层的方法及表面形成有保护层的产品 |
CN108080228A (zh) * | 2017-10-26 | 2018-05-29 | 中国船舶重工集团公司第七二五研究所 | 一种线路板防水防腐涂层及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2015086682A1 (en) | 2015-06-18 |
GB2521137A (en) | 2015-06-17 |
KR20160097326A (ko) | 2016-08-17 |
CA2933390A1 (en) | 2015-06-18 |
GB201321792D0 (en) | 2014-01-22 |
US20160324011A1 (en) | 2016-11-03 |
EP3081058A1 (en) | 2016-10-19 |
AU2014363543A1 (en) | 2016-07-07 |
JP2017509137A (ja) | 2017-03-30 |
BE1021398B1 (nl) | 2015-11-16 |
IL246178A0 (en) | 2016-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106105403A (zh) | 表面涂层 | |
US10923330B2 (en) | Surface polymer coatings | |
KR102500217B1 (ko) | 플라즈마 식각 프로세스들에서, 코팅된 부분들을 사용한 프로세스 윈도우 확장 | |
US10629429B2 (en) | Selective deposition of silicon oxide | |
CN106591801B (zh) | 利用peald在凹槽中沉积介电膜的方法 | |
TW561196B (en) | Cleaning method for CVD system | |
CN101133183B (zh) | 用于涂布内表面的各区段的方法和*** | |
KR100824088B1 (ko) | 성막 처리 방법 | |
CN101092691B (zh) | 消除pecvd膜的第一晶片效应 | |
CN105714272B (zh) | 用于提高膜均匀性的装置和方法 | |
CN108735577B (zh) | 选择性沉积用于互连的wcn阻挡/粘附层 | |
WO2006137541A1 (ja) | 半導体処理装置用の構成部材及びその製造方法 | |
KR20120121356A (ko) | 원자층 증착에 의해 필름을 형성시키는 방법 및 원자층 증착에 의한 필름 성장을 기하학적으로 조절하는 방법 | |
TW201526105A (zh) | 用於低溫原子層沉積膜之腔室底塗層準備方法 | |
CN102224571A (zh) | 基板处理方法以及基板处理装置 | |
JP2019514211A (ja) | 金属ウィスカの軽減のためのaldによる被覆 | |
CN100523293C (zh) | 成膜方法及成膜装置 | |
CN102224570A (zh) | 基板处理装置 | |
GB2494946A (en) | Surface coatings formed by plasma polymerisation | |
CN100564587C (zh) | 形成Ti膜的成膜方法 | |
US20230323531A1 (en) | Coating interior surfaces of complex bodies by atomic layer deposition | |
KR100601024B1 (ko) | TiN 확산방지막 형성방법 | |
CN116544092A (zh) | 基板处理装置和基板处理方法 | |
WO2023173013A1 (en) | Multilayer coating for corrosion resistance | |
JP2021048405A (ja) | 基板の保護 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20161109 |