CN106099280B - 一种基于硅通孔耦合电容分配的lc带通滤波器 - Google Patents

Abstract

本发明公开了一种基于硅通孔耦合电容分配的LC带通滤波器，其在三维方向上形成一个分布式的电容器与电感器交叉排布的电路网络，从输入端到输出端通路上串联的元件分别为LCL结构，其中，在每个电感器的两端分别连接着一个耦合电容器；在该LCL电路中，通带外的低频和高频输入信号将被导通到地，类似于开路，只有通带频率内的信号才能直接传输到输出端，从而实现了信号频率的选择；整个结构仅由4段顶层金属互连线和12个金属柱构成，具有面积紧凑、集成度高、生产成本低等优点；电感器和分配式耦合电容器的电感值和电容值都是由硅通孔之间的间距决定，因此本发明的LC带通滤波器具有设计灵活的优点。

Description

一种基于硅通孔耦合电容分配的LC带通滤波器

技术领域

本发明涉及一种LC带通滤波器，具体涉及一种基于硅通孔耦合电容分配的LC带通滤波器，属于面向射频/微波集成电路应用的无源器件领域。

背景技术

随着微波、毫米波技术的迅猛发展,微波滤波器己经成为无源微波器件的主角之一,在微波***中用于分开或者组合不同频率传输信号的重要器件。随着单片微波集成电路技术和多芯片组件技术的发展,各类应用于武器***中的电子组件不断向小型化、高性能、低功耗、低成本方向发展。然而,在微波滤波器的小型化方面还存在有很多问题,尤其是LC滤波器的小型化己经成为微波电路小型化的一个瓶颈。

硅通孔(TSV)是一种穿透硅衬底的三维结构，可以有效提高电路的集成度和电路***的质量和性能，工艺技术也日渐成熟，为硅基集成滤波器的设计和制造提供了新的方法。

发明内容

本发明的目的在于提供一种基于硅通孔耦合电容分配的、具有结构紧凑、方便与传统CMOS集成电路单片集成、面积小等优点的LC带通滤波器。

为了实现上述目标，本发明采用如下的技术方案：

一种基于硅通孔耦合电容分配的LC带通滤波器，包括：顶层和底层，其特征在于，

前述底层为半导体衬底层(201)，采用硅材料制成，其上刻蚀有4列贯通上下表面的硅通孔，其中，第1列和第4列硅通孔各有2行，分别排布在左侧和右侧水平居中位置，行间距等于硅通孔的直径；第2列和第3列硅通孔按2列、4行的阵列结构排布在中心位置，在该阵列中，行、列间距均等于硅通孔的直径；前述硅通孔内填充有与硅通孔等高的金属柱(203)，前述金属柱(203)与硅通孔的内壁之间还填充有绝缘层(202)；

前述顶层为顶层介质层(101)，采用绝缘材料制成，其上设置有若干条顶层金属互连线(102)和12块金属板，前述12块金属板均为边长等于硅通孔直径的正方形金属板，这些正方形金属板覆盖在6对金属柱(203)的顶端，其中，位于第1列第1行的金属板为顶层第一金属极板(103)，前述顶层第一金属极板(103)为本发明LC带通滤波器的输入极板，其通过顶层金属互连线(102)与位于第2列第2行和第3行的金属板连接，前述顶层金属互连线(102)以S形的方式进行布置；位于第4列第2行的金属板为顶层第二金属极板(104)，前述顶层第二金属极板(104)为本发明LC带通滤波器的输出极板，其通过顶层金属互连线(102)与位于第3列第2行和第3行的金属板连接，前述顶层金属互连线(102)以S形的方式进行布置；位于第1列第2行的金属板为一个顶层金属地引出端(105)，其通过顶层金属互连线(102)与位于第2列第4行和第3列第4行的金属板连接，前述顶层金属互连线(102)以平直的方式进行布置；位于第4列第1行的金属板为另一个顶层金属地引出端(106)，其通过顶层金属互连线(102)与位于第2列第1行和第3列第1行的金属板连接，前述顶层金属互连线(102)以平直的方式进行布置；

顶层和底层依次叠加组成整体后，底层第1列金属柱(203)在竖直平面内形成一个耦合电容器，顶层第一金属极板(103)为该耦合电容器的一个极板，同时也是本发明LC带通滤波器的输入极板，对应的顶层金属地引出端(105)为该耦合电容器的另一个极板；底层第4列金属柱(203)在竖直平面内形成另一个耦合电容器，顶层第二金属极板(104)为该耦合电容器的一个极板，同时也是本发明LC带通滤波器的输出极板，对应的顶层金属地引出端(106)为该耦合电容器的另一个极板；第2列和第3列的金属柱(203)共同形成一个分配式的耦合电容阵列，该耦合电容阵列可分配成3个子电容，第一个子电容的上极板为与第2列第2行和第3行金属板连接的顶层金属互连线(102)，下极板接地，第二个子电容的上极板为与第3列第2行和第3行金属板连接的顶层金属互连线(102)，下极板接地，第三个子电容的上极板为与第2列第2行和第3行金属板连接的顶层金属互连线(102)，下极板为与第3列第2行和第3行金属板连接的顶层金属互连线(102)；连接第1列第1行、第2列第2行和第2列第3行金属板的顶层金属互连线(102)在顶层平面内形成一个电感器；连接第4列第2行、第3列第2行和第3列第3行金属板的顶层金属互连线(102)在顶层平面内形成另一个电感器；顶层和底层在三维方向上形成一个分布式的、电容器与电感器交叉排布的电路网络，从输入端到输出端通路上串联的元件分别为LCL结构，其中在每个电感器的两端分别连接着一个耦合电容器，这4个耦合电容器的下极板均接地。

前述的基于硅通孔耦合电容分配的LC带通滤波器，其特征在于，制作前述顶层介质层(101)和绝缘层(202)使用的绝缘材料为二氧化硅层氮化硅层氮氧化硅。

前述的基于硅通孔耦合电容分配的LC带通滤波器，其特征在于，制作前述金属柱(203)使用的材料为铜或铝。

前述的基于硅通孔耦合电容分配的LC带通滤波器，其特征在于，制作前述顶层金属互连线(102)、顶层第一金属极板(103)、顶层第二金属极板(104)和顶层金属地引出端(105)使用的材料为铜或铝。

本发明的有益之处在于：

(一)耦合电容

底层第1列金属柱在竖直平面内形成一个耦合电容器，底层第4列金属柱在竖直平面内形成另一个耦合电容器；

上述2个耦合电容器主体都制作在半导体衬底层(硅材料)中，位于输入/输出极板和金属地极板的正下方，相当于不消耗任何芯片面积，可以大幅降低本发明LC带通滤波器的制作成本。

(二)分配式耦合电容

第2列和第3列的金属柱在竖直平面内共同形成一个分配式的耦合电容阵列，由于第2列第1行和第4行、第3列第1行和第4行的金属板均与顶层金属地引出端连接，且第2列第2行和第3行的金属板均与左侧的顶层金属互连线连接，第3列第2行和第3行的金属板均与右侧的顶层金属互连线连接，所以该耦合电容阵列可分配成3个子电容，第一个子电容的上极板为与第2列第2行和第3行金属板连接的顶层金属互连线，下极板接地，第二个子电容的上极板为与第3列第2行和第3行金属板连接的顶层金属互连线，下极板接地，第三个子电容的上极板为与第2列第2行和第3行金属板连接的顶层金属互连线，下极板为与第3列第2行和第3行金属板连接的顶层金属互连线；

上述第2列和第3列的金属柱(共8个)通过耦合电容分配的方式形成了3个子电容，且这三个子电容形成π字形连接关系；该电容分配方式面积紧凑、结构简单、制作方便，且只需简单改变金属柱之间的间距即可改变3个子电容的容值分配比例，因此还具有很好的设计灵活性。

(三)电感器

连接第1列第1行、第2列第2行和第2列第3行金属板的顶层金属互连线在顶层平面内形成一个电感器；连接第4列第2行、第3列第2行和第3列第3行金属板的顶层金属互连线在顶层平面内形成另一个电感器；

上述两个电感器采用电容极板之间的连接线形成，可以通过简单改变顶层金属互连线的长度和绕线圈数可以得到不同的电感值，结构新颖、面积紧凑、设计灵活方便，尤其适合于高频段滤波器应用。

(四)LC带通滤波器

上述顶层和底层在三维方向上形成一个分布式的、电容器(C)与电感器(L)交叉排布的电路网络，从输入端到输出端通路上串联的元件分别为LCL结构，其中在每个电感器(L)的两端分别连接着一个耦合电容器，这4个耦合电容器的下极板均接地；在该LCL电路中，通带外的低频和高频输入信号将被导通到地，类似于开路，只有通带频率内的信号才能直接传输到输出端，从而实现了信号频率的选择；

整个LC带通滤波器结构仅由4段顶层金属互连线和12个金属柱构成，形成了5个有效耦合电容器和2个电感器，因此具有面积紧凑、集成度高、生产成本低等优点；

构成本发明的LC带通滤波器的电感器和分配式耦合电容器的电感值和电容值都是由硅通孔之间的间距决定，因此本发明的LC带通滤波器具有设计灵活的优点。

附图说明

图1是本发明的LC带通滤波器的顶层的主视图；

图2是本发明的LC带通滤波器的底层的主视图；

图3是顶层和底层叠加后的透视图；

图4是图3中的LC带通滤波器的A-A’剖面图；

图5是本发明的LC带通滤波器的等效电路模型示意图；

图6是本发明的LC带通滤波器的仿真结果图。

图中附图标记的含义：101-顶层介质层、102-顶层金属互连线、103-顶层第一金属极板、104-顶层第二金属极板、105和106-顶层金属地引出端、201-半导体衬底层、202-绝缘层、203-金属柱。

具体实施方式

以下结合附图和具体实施例对本发明作具体的介绍。

本发明的基于硅通孔耦合电容分配的LC带通滤波器包括：顶层和底层。

1、底层

底层为半导体衬底层，采用硅材料制成。

参照图2，半导体衬底层201上刻蚀有4列贯通上下表面的硅通孔，其中，第1列和第4列硅通孔各有2行，分别排布在左侧和右侧水平居中位置，行间距等于硅通孔的直径；第2列和第3列硅通孔按2列、4行的阵列结构排布在中心位置，在该阵列中，行、列间距均等于硅通孔的直径。

此外，硅通孔内填充有与硅通孔等高的金属柱203，金属柱203与硅通孔的内壁之间还填充有绝缘层202。

制作金属柱203使用的材料为铜或铝。

制作绝缘层202使用的绝缘材料为二氧化硅、氮化硅或氮氧化硅。

本发明的LC带通滤波器可以在普通硅衬底上进行制作，而且同一衬底的周边可以放置其它普通有源和无源集成电路模块，方便与传统CMOS集成电路单片集成。

2、顶层

顶层为顶层介质层，采用绝缘材料制成，使用的绝缘材料为二氧化硅、氮化硅或氮氧化硅。

参照图1，顶层介质层101上设置有若干条顶层金属互连线102和12块金属板，制作顶层金属互连线102和金属板使用的材料为铜或铝。

12块金属板均为边长等于硅通孔直径的正方形金属板，这些正方形金属板覆盖在6对金属柱203的顶端，其中：

位于第1列第1行的金属板为顶层第一金属极板103，为本发明LC带通滤波器的输入极板，其通过顶层金属互连线102与位于第2列第2行和第3行的金属板连接；

位于第4列第2行的金属板为顶层第二金属极板104，为本发明LC带通滤波器的输出极板，其通过顶层金属互连线102与位于第3列第2行和第3行的金属板连接；

位于第1列第2行的金属板为一个顶层金属地引出端105，其通过顶层金属互连线102与位于第2列第4行和第3列第4行的金属板连接，该顶层金属互连线102以平直的方式进行布置；

位于第4列第1行的金属板为另一个顶层金属地引出端106，其通过顶层金属互连线102与位于第2列第1行和第3列第1行的金属板连接，该顶层金属互连线102以平直的方式进行布置。

3、顶层和底层依次叠加

顶层和底层依次叠加组成整体后，其最小面积仅为80um×40um，中心频率为20吉赫兹，为单片微波集成电路设计提供了新的结构和设计方法。

参照图3和图4，顶层和底层依次叠加组成整体后：

底层第1列金属柱203在竖直平面内形成一个耦合电容器，顶层第一金属极板103为该耦合电容器的一个极板，同时也是本发明LC带通滤波器的输入极板，对应的顶层金属地引出端105为该耦合电容器的另一个极板；

底层第4列金属柱203在竖直平面内形成另一个耦合电容器，顶层第二金属极板104为该耦合电容器的一个极板，同时也是本发明LC带通滤波器的输出极板，对应的顶层金属地引出端106为该耦合电容器的另一个极板；

第2列和第3列的金属柱203共同形成一个分配式的耦合电容阵列，该耦合电容阵列可分配成3个子电容，第一个子电容的上极板为与第2列第2行和第3行金属板连接的顶层金属互连线102，下极板接地，第二个子电容的上极板为与第3列第2行和第3行金属板连接的顶层金属互连线102，下极板接地，第三个子电容的上极板为与第2列第2行和第3行金属板连接的顶层金属互连线102，下极板为与第3列第2行和第3行金属板连接的顶层金属互连线102；

连接第1列第1行、第2列第2行和第2列第3行金属板的顶层金属互连线102在顶层平面内形成一个电感器；

连接第4列第2行、第3列第2行和第3列第3行金属板的顶层金属互连线102在顶层平面内形成另一个电感器；

顶层和底层在三维方向上形成一个分布式的、电容器与电感器交叉排布的电路网络，从输入端到输出端通路上串联的元件分别为LCL结构，其中在每个电感器的两端分别连接着一个耦合电容器，这4个耦合电容器的下极板均接地。

4、等效电路

图5是本发明的基于硅通孔耦合电容分配的LC带通滤波器的等效电路。

从图5可知：从输入端到输出端通路上串联的元件分别为LCL结构，其中在每个电感器(L)的两端分别连接着一个耦合电容器，这4个耦合电容器的下极板均接地。

在该电路中，通带外的低频和高频输入信号将被导通到地，类似于开路，只有通带频率内的信号才能直接传输到输出端，所以本发明的LC带通滤波器具有很好的频率选择性。

5、基于硅通孔耦合电容分配的LC带通滤波器的性能检测

图6是本发明的LC带通滤波器的仿真结果图。

由图6可知：

(1)该带通滤波器通带中心频率约为2.3GHz，带宽为3.5GHz，***损耗小于0.5dB；

(2)阻带内，0GHz～0.25GHz和4.55～8GHz范围内，抑制大于10dB。

需要说明的是，上述实施例不以任何形式限制本发明，凡采用等同替换或等效变换的方式所获得的技术方案，均落在本发明的保护范围内。

Claims (4)

1.一种基于硅通孔耦合电容分配的LC带通滤波器，包括：顶层和底层，其特征在于，

所述底层为半导体衬底层(201)，采用硅材料制成，其上刻蚀有4列贯通上下表面的硅通孔，其中，第1列和第4列硅通孔各有2行，分别排布在左侧和右侧水平居中位置，行间距等于硅通孔的直径；第2列和第3列硅通孔按2列、4行的阵列结构排布在中心位置，在该阵列中，行、列间距均等于硅通孔的直径；所述硅通孔内填充有与硅通孔等高的金属柱(203)，所述金属柱(203)与硅通孔的内壁之间还填充有绝缘层(202)；

所述顶层为顶层介质层(101)，采用绝缘材料制成，其上设置有若干条顶层金属互连线(102)和12块金属板，所述12块金属板均为边长等于硅通孔直径的正方形金属板，这些正方形金属板覆盖在6对金属柱(203)的顶端，其中，位于第1列第1行的金属板为顶层第一金属引出端(103)，所述顶层第一金属引出端(103)为LC带通滤波器的输入端，其通过第一顶层金属互连线与位于第2列的第2行和第3行的金属板连接，所述第一顶层金属互连线以S形的方式进行布置；位于第4列第2行的金属板为顶层第二金属引出端(104)，所述顶层第二金属引出端(104)为LC带通滤波器的输出端，其通过第二顶层金属互连线与位于第3列的第2行和第3行的金属板连接，所述第二顶层金属互连线以S形的方式进行布置；位于第1列第2行的金属板为一个顶层金属地引出端(105)，其通过第三顶层金属互连线与位于第2列第4行和第3列第4行的金属板连接，所述第三顶层金属互连线以平直的方式进行布置；位于第4列第1行的金属板为另一个顶层金属地引出端(106)，其通过第四顶层金属互连线与位于第2列第1行和第3列第1行的金属板连接，所述第四顶层金属互连线以平直的方式进行布置；

顶层和底层依次叠加组成整体后，底层第1列第1行金属柱(203)以及与之相连的顶层金属互连线、底层第1列第2行金属柱(203)以及与之相连的顶层金属互连线在竖直平面内形成第一耦合电容器，所述第一耦合电容器的上极板为底层第1列第1行金属柱(203)以及与之相连的顶层金属互连线，所述第一耦合电容器的上极板连接顶层第一金属引出端(103)，所述第一耦合电容器的下极板为底层第1列第2行金属柱(203)以及与之相连的顶层金属互连线，所述第一耦合电容器的下极板连接顶层金属地引出端(105)，金属地引出端(105)也是LC带通滤波器的接地端；底层第4列第1行金属柱(203)以及与之相连的顶层金属互连线、底层第4列第2行金属柱(203)以及与之相连的顶层金属互连线在竖直平面内形成第二耦合电容器，所述第二耦合电容器的上极板为底层第4列第1行金属柱(203)以及与之相连的顶层金属互连线，所述第二耦合电容器的上极板连接顶层金属地引出端(105)；所述第二耦合电容器的下极板为底层第4列第2行金属柱(203)以及与之相连的顶层金属互连线，所述第二耦合电容器的下极板连接顶层第二金属引出端(104)；第2列和第3列的金属柱(203)共同形成一个分配式的耦合电容阵列，所述耦合电容阵列可分配成3个子电容，所述第一个子电容的上极板为底层第2列第2行金属柱(203)和底层第2列第3行金属柱(203)以及与之相连的顶层金属互连线(102)，所述第一个子电容的下极板为底层第2列第1行金属柱(203)以及与之相连的顶层金属互连线和底层第2列第4行金属柱(203)以及与之相连的顶层金属互连线(102)，并连接到顶层金属地引出端(106)，所述第二个子电容的上极板为底层第3列第2行金属柱(203)和底层第3列第3行金属柱(203)以及与之相连的顶层金属互连线(102)，所述第二个子电容的下极板为底层第3列第1行金属柱(203)以及与之相连的顶层金属互连线和底层第3列第4行金属柱(203)以及与之相连的顶层金属互连线(102)，并连接到顶层金属地引出端(106)，所述第三个子电容的上极板为底层第2列第2行金属柱(203)和底层第2列第3行金属柱(203)以及与之相连的顶层金属互连线(102)，所述第三个子电容的下极板为底层第3列第2行金属柱(203)和底层第3列第3行金属柱(203)以及与之相连的顶层金属互连线(102)；连接底层第1列第1行、第2列第2行和第2列第3行金属柱(203)的第一顶层金属互连线在顶层平面内形成第一电感器，底层第1列第1行金属柱(203)及与之相连的金属板为所述第一电感器的第一端口，所述第一电感器的第一端口与第一耦合电容器的上极板相连，底层第2列第2行和第2列第3行金属柱(203)及与之相连的金属板为所述第一电感器的第二端口，所述第一电感器的第二端口与第三个子电容器的上极板相连；连接底层第4列第2行、第3列第2行和第3列第3行金属柱(203)的第二顶层金属互连线在顶层平面内形成第二电感器，底层第3列第2行和第3列第3行金属柱(203)及与之相连的金属板为所述第二电感器的第一端口，所述第二电感器的第一端口与第三个子电容器的下极板相连，底层第4列第2行金属柱(203)及与之相连的金属板为所述第二电感器的第二端口，所述第二电感器的第二端口与第二耦合电容器的下极板相连；顶层和底层在三维方向上形成一个分布式的、电容器与电感器交叉排布的电路网络，LC带通滤波器的输入端连接第一耦合电容器的上极板和第一电感器的第一端口，所述第一电感器的第二端口与所述第三个子电容器的上极板相连，所述第二电感器的第一端口与所述第三个子电容器的下极板相连，所述第二电感器的第二端口和所述第二耦合电容器的下极板连接LC带通滤波器的输出端，从输入端到输出端通路上串联的元件分别为LCL结构。

2.根据权利要求1所述的基于硅通孔耦合电容分配的LC带通滤波器，其特征在于，制作所述顶层介质层(101)和绝缘层(202)使用的绝缘材料为二氧化硅、氮化硅或氮氧化硅。

3.根据权利要求1所述的基于硅通孔耦合电容分配的LC带通滤波器，其特征在于，制作所述金属柱(203)使用的材料为铜或铝。

4.根据权利要求3所述的基于硅通孔耦合电容分配的LC带通滤波器，其特征在于，制作所述顶层金属互连线(102)和金属板使用的材料为铜或铝。