CN106062937A - 外延晶片的制造方法和外延晶片 - Google Patents

外延晶片的制造方法和外延晶片 Download PDF

Info

Publication number
CN106062937A
CN106062937A CN201480068022.XA CN201480068022A CN106062937A CN 106062937 A CN106062937 A CN 106062937A CN 201480068022 A CN201480068022 A CN 201480068022A CN 106062937 A CN106062937 A CN 106062937A
Authority
CN
China
Prior art keywords
epitaxial
silicon wafer
wafer
resistivity
cluster ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480068022.XA
Other languages
English (en)
Other versions
CN106062937B (zh
Inventor
岩永卓朗
栗田成
栗田一成
门野武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of CN106062937A publication Critical patent/CN106062937A/zh
Application granted granted Critical
Publication of CN106062937B publication Critical patent/CN106062937B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

提供抑制外延缺陷的形成、同时具有优异的吸杂能力的外延晶片的制造方法。其特征在于具有以下工序：簇离子照射工序，以2.0×1014/cm2以上1.0×1016/cm2以下的剂量对具有0.001Ω·cm以上0.1Ω·cm以下的电阻率的硅晶片10的表面照射至少含有碳的簇离子16，形成簇离子16的构成元素在硅晶片10的表面部固溶而成的改性层18；和外延层形成工序，在硅晶片10的改性层18上形成具有比硅晶片10高的电阻率的外延层20。

Description

外延晶片的制造方法和外延晶片
技术领域
本发明涉及外延晶片的制造方法和外延晶片，特别涉及抑制外延缺陷的形成、具有优异的吸杂能力的外延晶片的制造方法。
背景技术
近年来，硅装置的微细化日益发展，要求在装置形成区域不存在导致漏电流增大、载体寿命缩短的晶体缺陷。为了适应该要求，制作使外延层在硅晶片上生长的外延晶片，使用表面的外延层作为装置形成区域。
作为硅装置制造工艺中的问题点之一，可举出重金属在晶片中的混入。例如钴、铜或镍等重金属混入晶片中时，带来停顿时间不良、保留不良、结泄漏不良以及氧化膜的绝缘破坏等，对装置特性显著的不良影响。因此为了抑制重金属在装置形成区域中扩散，通常是采用吸杂法。
该吸杂法有：使氧在晶片内部析出，利用所形成的氧析出物作为吸杂部位的内吸杂法(IG法；Intrinsic Gettering method)；和在晶片的背面使用喷砂法等施加机械变形，或形成多晶硅膜等来制成吸杂部位的外吸杂法(EG法；Extrinsic Gettering method)。
但是，由于装置形成工艺的低温化以及硅晶片的大口径化，出现无法对硅晶片、继而对外延晶片充分赋予吸杂能力的问题。即，由于形成工艺温度的低温化，难以使氧析出物在晶片内部形成。另外对于具有300mm以上的口径的硅晶片，不仅对其主面、对其背面通常也实施镜面研磨处理，存在无法对晶片的背面赋予机械变形、或无法形成多晶硅膜等的状况。
如上所述，目前存在难以对晶片赋予吸杂能力的状况。
在这样的背景下，作为对外延晶片赋予吸杂能力的方法，专利文献1中提出了以下技术：将碳离子注入到硅晶片表面，制作在硅晶片的表面部形成有吸杂层的硅晶片，该吸杂层包含含有高浓度碳的区域(以下称为“高浓度碳区域”)，然后在该硅晶片的表面上形成外延层，由此制作具有优异的吸杂能力的外延晶片。
但是，在硅晶片上形成外延层时、或者在装置形成区域上形成装置元件时，如果污染金属附着于晶片表面，则污染金属由于上述的装置形成工艺的低温化而无法从装置形成区域脱离，可能无法被捕获至存在于距晶片表面较深位置的吸杂区。
另外，为了向距晶片表面较深位置以高浓度注入碳离子，形成吸杂层，必须提高碳离子的加速电压，其结果，晶片表面的结晶性变差，也有在其上生长的外延层产生缺陷的问题。
作为解决该问题的方法，专利文献2中记载了以下技术：将原子或分子多个集合成块的簇离子注入到硅晶片表面附近的极浅的位置，以包含高浓度元素区域的吸杂层的形式形成改性层，由此解决晶片表面的结晶性混乱的问题，并且制造具有更优异的吸杂能力的外延晶片。
现有技术文献
专利文献
专利文献1：日本特开平5-152304号公报
专利文献2：国际公开第2012/17162号小册子。
发明内容
发明所要解决的课题
专利文献2所述的通过簇离子照射形成的改性层与专利文献1所述的通过离子注入法得到的吸杂层相比具有高吸杂能力。但是如上所述，装置的微细化日益进展，因此对于金属污染对策的要求也日益严格，人们希望吸杂能力进一步提高。
在专利文献2记载的簇离子照射技术中，为了提高外延晶片的吸杂能力，可增加所照射的簇离子的剂量。但是本发明人了解到：为了提高吸杂能力而增加剂量地进行簇离子的照射以制作外延晶片时，在外延层形成的晶体缺陷(即外延缺陷)增加。
这样，在通过簇离子照射技术对外延晶片赋予吸杂能力时，吸杂能力的提高与外延缺陷的降低存在折衷(trade-off)的关系，必须确立一种制造抑制外延缺陷的形成、同时具有优异的吸杂能力的外延晶片的途径。
因此，本发明的目的在于提供制造抑制外延缺陷的形成、同时具有优异的吸杂能力的外延晶片的途径。
解决课题的方案
发明人对于解决上述课题的途径进行了深入的研究。其结果发现：在通过簇离子照射技术提供吸杂能力提高的外延晶片时，降低作为外延晶片的基板的硅晶片的电阻率，这对于抑制外延层中的缺陷的产生有效。
但是，通常使用电阻率低的硅晶片形成比硅晶片高电阻率的外延层所得的外延晶片中，由于装置形成工序中的热处理等，有硅晶片中的掺杂剂、氧扩散到外延层内，外延层的电阻率发生变动的问题。
根据本发明人的实验，认识到，对于低电阻率的硅晶片以规定的剂量范围照射簇离子时，掺杂剂向外延层内的扩散得到抑制，并且也可抑制硅晶片中的氧向外延层内扩散，从而完成了本发明。
即，本发明的要旨构成如下所述。
(1)外延晶片的制造方法，其特征在于，具有以下工序：簇离子照射工序，以2.0×1014/cm2以上1.0×1016/cm2以下的剂量对具有0.001Ω·cm以上0.1Ω·cm以下的电阻率的硅晶片的表面照射至少含有碳的簇离子，形成所述簇离子的构成元素在所述硅晶片的表面部固溶而成的改性层；和外延层形成工序，在所述硅晶片的改性层上形成具有比所述硅晶片高的电阻率的外延层。
(2)所述(1)所述的外延晶片的制造方法，其中，所述簇离子含有包含碳的2种以上的元素作为构成元素。
(3)所述(1)或(2)所述的外延晶片的制造方法，其中，所述硅晶片的电阻率通过硼的添加来调节。
(4)所述(1)-(3)中任一项所述的外延晶片的制造方法，其中，在所述簇离子照射工序之后且在所述外延层形成工序之前，进一步具有在非氧化性气氛中以500℃以上1100℃以下的温度进行热处理的热处理工序。
(5)外延晶片，其特征在于具有：具有0.001Ω·cm以上0.1Ω·cm以下的电阻率的硅晶片，形成于该硅晶片的表面部、由至少包含碳的规定元素在该硅晶片中固溶而成的改性层，和在该改性层上、具有比所述硅晶片高的电阻率的外延层；所述改性层中的所述规定元素在深度方向的浓度分布的半值宽度为100nm以下，所述改性层中的所述浓度分布的峰值浓度为9.0×1018原子/cm3以上1.0×1021原子/cm3以下。
(6)所述(5)所述的外延晶片，其中，所述改性层中的所述浓度分布的峰值位于距所述硅晶片表面的深度为150nm以下的范围内。
(7)所述(5)或(6)所述的外延晶片，其中，所述规定元素含有包含碳的2种以上的元素。
(8)所述(5)-(7)中任一项所述的外延晶片，其中，所述硅晶片的电阻率通过硼的添加来调节。
发明效果
根据本发明，使用具有低电阻率的硅晶片作为外延晶片的基板，因此可获得抑制外延缺陷形成、同时具有优异的吸杂能力的外延晶片。
另外以适当范围内的剂量对上述具有低电阻率的硅晶片进行簇离子的照射，因此可以抑制氧和掺杂剂由硅晶片向外延层的扩散，抑制外延层的电阻率的变动。
附图说明
图1是说明本发明的外延晶片的制造方法的示意截面图。
图2是说明簇离子的剂量与抑制硼向外延层内扩散的效果的关系的图。
图3是说明通过本发明的外延晶片的制造方法，抑制硅晶片中的氧向外延层扩散的情形的图。
图4是说明通过本发明的外延晶片的制造方法，硅晶片中的电阻率变动得到抑制的情形的图。
具体实施方式
(外延晶片的制造方法)
以下参照附图对本发明的实施方案进行说明。图1是说明本发明的外延晶片的制造方法的示意截面图。该图中所示的外延晶片100的制造方法具有以下工序：簇离子照射工序，对硅晶片10的表面10A照射至少含有碳的簇离子16，形成簇离子16的构成元素在硅晶片10的表面部固溶而成的改性层18(图1(A)-(C))；和外延层形成工序，在硅晶片10的改性层18上形成具有比硅晶片10高的电阻率的外延层20(图1(D))。这里，使用具有0.001Ω·cm以上0.1Ω·cm以下的电阻率的硅晶片作为硅晶片10，以及以2.0×1014原子/cm2以上1.0×1016原子/cm2以下的剂量进行簇离子16的照射，这是很重要的。
如上所述，对硅晶片照射簇离子来对外延晶片赋予吸杂能力时，通过增加簇离子的剂量可以提高外延晶片的吸杂能力。并且通过使用具有低电阻率的硅晶片，可以抑制在外延层缺陷的发生。认为这大概是由于，通过高浓度添加掺杂剂，硅晶片本身的导热率降低，簇离子在与硅晶片表面冲突时产生的热难以被除去，通过簇离子的照射产生的硅晶片表面的损伤因簇离子的照射产生的热而容易恢复。
这样，在簇离子照射技术中，通过使用具有0.001Ω·cm以上0.1Ω·cm以下的电阻率的硅晶片，可以制作抑制外延缺陷形成、具有优异的吸杂能力的外延晶片。需说明的是，若电阻率超过0.1Ω·cm，则由于电阻高，因此无法获得充分的抑制外延缺陷形成的效果，若电阻率低于0.001Ω·cm，则硅晶的培养本身变得困难。
另外，通过使簇离子照射的剂量为2.0×1014原子/cm2以上，在装置形成工序的热处理后也可以抑制硅晶片中的掺杂剂和氧向外延层内扩散，抑制外延层的电阻率的变动。认为这大概是由于，掺杂剂的扩散由填隙硅助长，但簇离子照射导致的高浓度的碳与填隙硅结合，从而填隙硅的浓度降低，其结果，掺杂剂的扩散得到抑制。不过如果剂量为超过1.0×1016原子/cm2的值，则硅晶片最表面的结晶性混乱过度增大，外延生长处理时可能使外延层中产生的缺陷个数增加。
这样，通过使用具有0.001Ω·cm以上0.1Ω·cm以下的电阻率的硅晶片作为基板，以2.0×1014原子/cm2以上1.0×1016原子/cm2以下的剂量进行簇离子的照射，可以抑制外延缺陷的形成，同时抑制在装置形成工序的热处理时硅晶片中的掺杂剂和氧向外延层的扩散，可获得具有优异的吸杂能力的外延晶片。以下对本发明的外延晶片的制造方法的各工序进行说明。
首先，准备具有0.001Ω·cm以上0.1Ω·cm以下的电阻率的硅晶片10作为外延晶片100的基板(图1(A))。本发明的电阻率可通过扩散扩展电阻测定法(SR法；SpreadingResistance Analysis)或四探针法等测定方法测定。
作为这样的硅晶片10的原材料的单晶硅锭例如可通过提拉法(CZ法；Czochralskimethod)培养。具体来说，可通过将籽晶浸渍于供给到石英坩埚内的硅熔融液中，一边使石英坩埚和籽晶旋转一边提拉籽晶来培养。
将电阻率调节为上述范围，这可通过调节加入到石英坩埚内的掺杂剂的量进行。作为掺杂剂，无论p型、n型，可使用硼、磷、锑、砷等任意掺杂剂。需说明的是，砷和锑非常容易蒸发，因此难以将硅晶体中的掺杂剂浓度充分提高，有难以制造低电阻率的硅晶体的问题。与此相对，硼、磷的分凝系数(segregation coefficient)更接近于1，可制造低电阻率的硅晶片，因此优选使用硼或磷。特别是使用硼时，具有对于扩散速度较慢的Fe等的吸杂效果提高的优点。
接着，对准备好的具有低电阻率的硅晶片10的表面10A照射簇离子16，该簇离子16是使至少含有碳的簇进行离子化获得的(图1(B))。簇离子16的照射是用比单体离子低的能量将簇离子16的构成元素导入到硅晶片10的表面部，因此与注入单体离子的情形相比，可以使包含碳的、簇离子16的构成元素的最大浓度的位置位于更接近表面10A处。而且，可以使簇离子16的构成元素所分布的、在晶片深度方向的范围狭窄，因此可以提高簇离子16的构成元素的最大浓度。并且，由于是以低能量照射簇离子16，因此可以抑制硅晶片10表面结晶性的降低。
这里，簇离子的碳源可以使用乙烷、甲烷、丙烷、联苄(C14H14)、二氧化碳(CO2)等。另外，为了容易形成小尺寸的簇离子束，优选使用通过芘(C16H10)、联苄(C14H14)等生成的簇CnHm(3≤n≤16，3≤m≤10)。
簇离子16的剂量为2.0×1014原子/cm2以上1.0×1016原子/cm2以下。如上所述，剂量低于2.0×1014原子/cm2时，无法抑制掺杂剂和氧由硅晶片向外延层的扩散。而剂量若超过1.0×1016原子/cm2，则硅晶片最表面的结晶性混乱过于增大，在外延生长处理时可能在外延层产生缺陷。以2.0×1014原子/cm2以上1.0×1016原子/cm2以下的剂量进行簇离子照射，则改性层18中的构成元素在深度方向的浓度分布的峰值浓度为9.0×1018原子/cm3以上1.0×1021原子/cm3以下的范围。
需说明的是，本发明中，“构成元素在深度方向的浓度分布”是指，在构成元素含有2种以上的元素时，不是针对合计，而是针对各自单独的元素的分布。
照射簇离子时，作为吸杂层的改性层18的深度位置取决于簇离子16的加速电压和簇尺寸。为了在硅晶片10的表面部形成改性层18，簇离子16的加速电压超过0keV/原子但为50keV/原子以下。优选40keV/原子以下。另外簇尺寸为2个以上，优选50个以下。这里，“簇尺寸”是指构成1个簇的原子或分子的个数。
作为构成元素，优选含有包含碳的2种以上的元素，即，在碳以外还含有1种以上的元素。这是由于，根据析出元素的种类不同，可有效地吸杂的金属的种类也不同，通过使2种以上的元素固溶，可以更大范围地应对金属污染。具体来说，在碳以外，还可以含有氢、磷、硼等，例如为碳时，可以有效地将镍、铜吸杂，与此相对，为硼时，可以有效地将铜、铁吸杂。
这样，在硅晶片10的表面部形成包含高浓度碳区域的、作为吸杂层的改性层18，可获得具有优异的吸杂能力的硅晶片10。
接着，在硅晶片10的表面10A上形成外延层20(图1(D))。这里，外延层20具体是指硅外延层。而且，外延层20的电阻率设为比硅晶片10的电阻率大的值，例如为超过0.01Ω·cm～100Ω·cm范围内的值。优选设为硅晶片10的电阻率的10倍以上。另外，外延层20的厚度可根据设计任意设定，优选为1μm以上15μm以下。
该外延层20可通过众所周知的常规方法形成。例如以氢作为载气，将二氯硅烷、三氯硅烷等源气体导入室内，以1000-1150℃左右通过化学气相生长(CVD；Chemical VaporDeposition)法在硅晶片10上外延生长。
在以上本发明的外延晶片的制造方法中，可以在簇离子照射工序后、且在外延层形成工序之前，使用与外延装置分开的热处理装置进行恢复热处理。该恢复热处理可在500℃以上1100℃以下进行10秒以上1小时以下。这里，使热处理温度为500℃以上1100℃以下是由于：如果低于500℃，则难以获得结晶性的恢复效果，而若超过1100℃，则发生由于高温下热处理导致的滑移，而且对装置的热负荷增大。另外，使热处理时间为10秒以上1小时以下是由于：如果低于10秒则难以获得恢复效果，而超过1小时则导致生产能力降低，对装置的热负荷增大。
这样的恢复热处理例如可使用RTA、RTO等急速升降温热处理装置、或间歇式热处理装置(立式热处理装置、卧式热处理装置)进行。前者是灯照射加热方式，因此在装置结构上不适合长时间处理，适合15分钟以内的热处理。而后者为了使温度上升至规定温度需要耗时，但是一次可以同时处理多片晶片。而且，由于是采用电阻加热方式，因此可长时间热处理。所使用的热处理装置可考虑簇离子16的照射条件选择适当的装置。
(外延晶片)
接着对本发明的外延晶片100进行说明。图1(D)所示的本发明的外延晶片100具有：具有0.001Ω·cm以上0.1Ω·cm以下的电阻率的硅晶片10，形成于该硅晶片10的表面部、由至少包含碳的规定元素在该硅晶片10中固溶而成的改性层18，和在该改性层18上、具有比硅晶片10高的电阻率的外延层20。这里，改性层18中的规定元素在深度方向的浓度分布的半值宽度为100nm以下，改性层18中的浓度分布的峰值浓度为9.0×1018原子/cm3以上1.0×1021原子/cm3以下。
该外延晶片100使用具有低电阻率的硅晶片10作为基板，因此与使用具有高电阻率(例如10Ω·cm)的硅晶片的情形相比，外延层中形成的外延缺陷数目少。另外，在硅晶片10的表面部、即，外延层20的正下方具有包含高浓度碳区域的改性层18，所述高浓度碳区域含有浓度分布的峰值浓度为9.0×1018原子/cm3以上1.0×1021原子/cm3以下的碳。
需说明的是，本说明书中的“深度方向的浓度分布”是指通过次级离子质谱法(SIMS；Secondary Ion Mass Spectrometry)测定的深度方向的浓度分布。另外，“规定元素在深度方向的浓度分布的半值宽度”是指，考虑测定精度，在外延层的厚度超过1μm的情况下，以使外延层薄膜化为1μm的状态，通过SIMS测定规定元素的浓度分布时的半值宽度。
以上本发明的外延晶片中，从获得更高的吸杂能力的角度考虑，优选改性层18的浓度分布的峰值位于距硅晶片10的表面的深度为150nm以下的范围内。
作为规定元素，优选为包含碳的2种以上的元素，这如上所述。
并且，改性层18的深度方向厚度可在大约30-400nm的范围内。
这样，本发明的外延晶片100是外延缺陷少、在装置形成工序的热处理时可抑制硅晶片中的掺杂剂和氧向外延层扩散、具有优异的吸杂能力的外延晶片。
实施例
(发明例1-发明例3)
以下对本发明的实施例进行说明。
首先，作为外延晶片的基板，准备具有直径300mm、厚度：775μm、电阻率：约0.003Ω·cm的硅晶片。接着，使用簇离子产生装置(日新离子机器社制造，型号：CLARIS)，生成C3H5簇作为簇离子，以相对于1个碳原子的加速电压为23.4keV/原子的条件对硅晶片的表面照射。这里，簇离子的剂量是1.0×1015原子/cm2(发明例1)、5×1015原子/cm2 (发明例2)、2×1014原子/cm2 (发明例3)这3个水准。接着将硅晶片运送至单片式外延生长装置(アプライドマテリアルズ社(Applied Materials, Inc)制造)内，在装置内以1120℃的温度实施30秒的氢烘烤处理。然后将氢作为载气、将三氯硅烷作为源气体，在1150℃下通过CVD法在硅晶片上外延生长硅的外延层(厚度：4.0μm，掺杂剂：硼，电阻率：约0.3Ω·cm)，制成按照本发明的外延晶片。
(比较例1-比较例4)
作为比较例1，使用具有约10Ω·cm的电阻率的硅晶片作为基板，除此之外与发明例1同样(即，剂量为1.0×1015原子/cm2)，制作比较例1的外延晶片。
作为比较例2，使用具有约10Ω·cm的电阻率的硅晶片作为基板，除此之外与发明例2同样(即，剂量为5×1015原子/cm2)，制作比较例2的外延晶片。
作为比较例3，不对硅晶片照射簇离子，除此之外与发明例1同样，制作比较例3的外延晶片。
作为比较例4，将簇离子的剂量变更为1×1014原子/cm2的低剂量，除此之外与发明例1同样，制作比较例4的外延晶片。
<外延缺陷的评价>
分别对上述发明例1-3和比较例1-4的外延晶片评价形成于外延层的外延缺陷的数目。具体来说，使用表面缺陷检查装置(KLA-Tencor公司制造，Surfscan SP-1)观察评价，调查亮点缺陷(LPD)的发生状况。此时，观察模式是采用DCN模式(暗场复合标准模式(DarkField Composite Normal mode))，具体来说，是以检测到尺寸(直径)在DWN模式(暗场宽标准模式(Dark Field Wide Normal mode))下为90nm以上、且在DNN模式(暗场窄标准模式(Dark Field Narrow Normal mode))下为110nm以上的LPD的条件进行。接着，使用扫描式电子显微镜(SEM)观察评价LPD的发生部位，评价LPD是否为层压缺陷。对于分别制作了各10片的发明例1-3和比较例1-4的晶片实施该评价，求出相对于1片晶片的层压缺陷的平均个数。其结果是，相对于1片晶片的层压缺陷的平均个数在发明例1中为3.2个，在发明例2中为2.8个(，在发明例3中为2.5个)，与此相对，在比较例1中为5.0个，在比较例2中为6.0个(，在比较例3中为2.2个，在比较例4中为2.3个)。这样，提高了剂量的发明例1和发明例2的外延晶片与相同剂量的比较例1和比较例2的外延晶片相比，外延缺陷的个数降低，可确认，通过使用具有低电阻率的基板，可抑制外延缺陷的形成。需要说明的是，未照射簇离子的比较例3、以及1×1014原子/cm2的低剂量的比较例4的外延晶片中外延缺陷的个数少。
<吸杂能力的评价>
分别对于上述发明例1-3和比较例1-4的外延晶片进行吸杂能力的评价。具体来说，采用旋涂污染法、用Cu污染液(1.0×1013/cm2)故意将各外延晶片的外延层表面污染，接着在1000℃下实施1小时的扩散热处理。然后通过进行SIMS测定来评价Cu的浓度峰值。
其结果，发明例1-3(和比较例1、2)的外延晶片全部检测出1×1016原子/cm2以上的Cu的峰值浓度，与此相对，未照射簇离子的比较例3和剂量低的比较例4的外延晶片未观察到Cu浓度的峰值。可确认，通过提高照射簇离子时的剂量，吸杂能力提高。
<掺杂剂和氧的扩散抑制效果的剂量相关性>
接着，为了调查掺杂剂和氧向外延层扩散的抑制效果与簇离子的剂量的关系，进行了以下实验。
即，对于上述发明例3、比较例3和比较例4的外延晶片实施模拟了装置形成工序中的热处理的模拟热处理(气体气氛：含3体积%氧的氮气氛，热处理温度：最高到达温度900℃以下的热处理程序，总热处理时间：60小时)。然后通过SIMS对各外延晶片分别调查深度方向的硼浓度分布。作为参照，对未进行模拟热处理的比较例3的外延晶片也进行了同样的评价。测定结果如图2所示。
由图2可知，在未照射簇离子(即剂量为0)的比较例3中，与模拟热处理前相比，在模拟热处理后，硅晶片中的硼较大地扩散到外延层。但是随着增加簇离子的剂量，硼向外延层的扩散得到抑制，在剂量为2.0×1014原子/cm2的发明例3的情形中，硼的浓度分布与未照射簇离子的模拟热处理前的外延晶片几乎相同。即可知，如果剂量为2.0×1014原子/cm2以上，则可以抑制硅晶片中的硼在外延层内扩散。
对于上述发明例3、比较例3的外延晶片，实施模拟了装置形成工序中的热处理的模拟热处理(气体气氛：含3体积%氧的氮气氛，热处理温度：最高到达温度900 ℃以下的热处理程序，总热处理时间：60小时)，通过SIMS对各外延晶片分别调查深度方向的氧浓度分布。对未进行模拟热处理的发明例3和比较例3的外延晶片也进行同样的评价。测定结果如图3所示。
由图3可知，在未照射簇离子(即，剂量为0)的比较例3中，与模拟热处理前相比，模拟热处理后，在外延层中的外延层与硅晶片之间的界面附近的区域中，氧浓度增加。而簇离子的剂量为2×1014原子/cm2的发明例3中，模拟热处理前的氧浓度分布与模拟热处理后的氧浓度分布几乎相同，表明在外延层中的外延层与硅晶片之间的界面附近的区域中，氧浓度相反减少。
图4是说明通过本发明的外延晶片的制造方法，硅晶片中的电阻率变动得到抑制的情形的图。图4(a)表示比较例3的外延晶片中、上述模拟热处理前后的深度方向的电阻率分布，图4(b)表示发明例3的外延晶片中、上述模拟热处理前后的深度方向的电阻率分布。深度方向的电阻率的分布是使用电阻率测定装置(型号：SSM2000，日本SSM株式会社制造)、通过SR法测定的。
由图4(a)和图4(b)可知，比较例3中，在模拟热处理后，在外延层中的外延层与硅晶片之间的界面附近的区域中电阻率减小。与此相对，可知在发明例3中，外延层中的外延层与硅晶片之间的界面附近的区域中电阻率几乎没有变动。
需说明的是，对使用电阻率有0.001Ω·cm的硅晶片和电阻率有0.1Ω·cm的硅晶片，按照发明例1-3的条件制造的外延晶片进行同样的评价，可确认与上述实验结果几乎同样的外延缺陷的降低效果、电阻率变动的抑制效果。
产业实用性
根据本发明，可以制造可抑制外延缺陷的形成、同时抑制装置形成工序的热处理时硅晶片中的掺杂剂和氧向外延层扩散的、具有优异的吸杂能力的外延晶片，因此在半导体晶片制造业中有用。
符号说明
10硅晶片
10A硅晶片的表面
16簇离子
18改性层
20外延层
100外延晶片。

Claims (8)

1. 外延晶片的制造方法，其特征在于，具有以下工序：
簇离子照射工序，以2.0×1014/cm2以上1.0×1016/cm2以下的剂量对具有0.001Ω·cm以上0.1Ω·cm以下的电阻率的硅晶片的表面照射至少含有碳的簇离子，形成所述簇离子的构成元素在所述硅晶片的表面部固溶而成的改性层；和
外延层形成工序，在所述硅晶片的改性层上形成具有比所述硅晶片高的电阻率的外延层。
2.权利要求1所述的外延晶片的制造方法，其中，所述簇离子含有包含碳的2种以上的元素作为构成元素。
3.权利要求1或2所述的外延晶片的制造方法，其中，所述硅晶片的电阻率通过硼的添加来调节。
4.权利要求1-3中任一项所述的外延晶片的制造方法，其中，在所述簇离子照射工序之后且在所述外延层形成工序之前，进一步具有在非氧化性气氛中以500℃以上1100℃以下的温度进行热处理的热处理工序。
5.外延晶片，其特征在于，
该外延晶片具有：
具有0.001Ω·cm以上0.1Ω·cm以下的电阻率的硅晶片，
形成于该硅晶片的表面部的改性层，所述改性层由至少包含碳的规定元素在该硅晶片中固溶而成，和
在该改性层上的外延层，所述外延层具有比所述硅晶片高的电阻率；
所述改性层中的所述规定元素在深度方向的浓度分布的半值宽度为100nm以下，所述改性层中的所述浓度分布的峰值浓度为9.0×1018原子/cm3以上1.0×1021原子/cm3以下。
6.权利要求5所述的外延晶片，其中，所述改性层中的所述浓度分布的峰值位于距所述硅晶片表面的深度为150nm以下的范围内。
7.权利要求5或6所述的外延晶片，其中，所述规定元素含有包含碳的2种以上的元素。
8.权利要求5-7中任一项所述的外延晶片，其中，所述硅晶片的电阻率通过硼的添加来调节。
CN201480068022.XA 2014-01-07 2014-12-10 外延晶片的制造方法和外延晶片 Active CN106062937B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014001074A JP6056772B2 (ja) 2014-01-07 2014-01-07 エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2014-001074 2014-01-07
PCT/JP2014/006163 WO2015104755A1 (ja) 2014-01-07 2014-12-10 エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ

Publications (2)

Publication Number Publication Date
CN106062937A true CN106062937A (zh) 2016-10-26
CN106062937B CN106062937B (zh) 2019-06-18

Family

ID=53523614

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480068022.XA Active CN106062937B (zh) 2014-01-07 2014-12-10 外延晶片的制造方法和外延晶片

Country Status (7)

Country Link
US (3) US10062569B2 (zh)
JP (1) JP6056772B2 (zh)
KR (1) KR101856012B1 (zh)
CN (1) CN106062937B (zh)
DE (1) DE112014006124B4 (zh)
TW (1) TWI534306B (zh)
WO (1) WO2015104755A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109192743A (zh) * 2018-09-04 2019-01-11 德淮半导体有限公司 图像传感器及其形成方法
CN110546745A (zh) * 2017-02-28 2019-12-06 胜高股份有限公司 外延硅晶片的杂质吸附能力的评价方法及外延硅晶片
CN112514036A (zh) * 2018-09-11 2021-03-16 胜高股份有限公司 外延硅晶片的制造方法及外延硅晶片

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6504082B2 (ja) * 2016-02-29 2019-04-24 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法ならびに固体撮像素子の製造方法
JP2017201647A (ja) 2016-05-02 2017-11-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
DE102016125340A1 (de) * 2016-12-22 2018-06-28 Infineon Technologies Ag Verfahren zum Bilden eines Halbleitersubstrats, Verfahren zum Bilden eines Halbleiterbauelements, Halbleitersubstrat und Halbleiterbauelement
JP6787268B2 (ja) * 2017-07-20 2020-11-18 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法、ならびに固体撮像素子の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5734195A (en) * 1993-03-30 1998-03-31 Sony Corporation Semiconductor wafer for epitaxially grown devices having a sub-surface getter region
CN1556255A (zh) * 2003-12-30 2004-12-22 宁波立立电子股份有限公司 用于重掺直拉硅单晶制造的掺杂方法及其掺杂漏斗
US20050181621A1 (en) * 2004-02-14 2005-08-18 Epion Corporation Methods of forming doped and un-doped strained semiconductor and semiconductor films by gas-cluster ion irradiation
US20100307582A1 (en) * 2009-06-05 2010-12-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152304A (ja) 1991-11-29 1993-06-18 Sony Corp 半導体基板の製造方法
JPH0817841A (ja) * 1994-06-24 1996-01-19 Fujitsu Ltd 半導体基板，半導体装置及び半導体装置の製造方法
KR100632463B1 (ko) * 2005-02-07 2006-10-11 삼성전자주식회사 에피택셜 반도체 기판의 제조 방법과 이를 이용한 이미지센서의 제조 방법, 에피택셜 반도체 기판 및 이를 이용한이미지 센서
JP2008294245A (ja) 2007-05-25 2008-12-04 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2009259959A (ja) * 2008-04-15 2009-11-05 Sumco Corp 薄厚シリコンウェーハおよびその製造方法
JP5440693B2 (ja) * 2010-04-08 2014-03-12 信越半導体株式会社 シリコンエピタキシャルウエーハ、シリコンエピタキシャルウエーハの製造方法、及び半導体素子又は集積回路の製造方法
FR2962852A1 (fr) 2010-07-19 2012-01-20 Saint Gobain Electrode transparente pour cellule photovoltaique a haut rendement
JP2012038973A (ja) 2010-08-09 2012-02-23 Siltronic Ag シリコンウエハ及びその製造方法
JP2012094575A (ja) * 2010-10-25 2012-05-17 Panasonic Corp 半導体基板の製造方法
WO2012154551A2 (en) 2011-05-06 2012-11-15 GT Advanced CZ, LLC Growth of a uniformly doped silicon ingot by doping only the initial charge
DE112012002072B4 (de) 2011-05-13 2023-11-16 Sumco Corp. Verfahren zur Herstellung eines epitaktischen Siliciumwafers, epitaktischer Siliciumwafer und Verfahren zur Herstellung einer Festkörperbildaufnahmevorrichtung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5734195A (en) * 1993-03-30 1998-03-31 Sony Corporation Semiconductor wafer for epitaxially grown devices having a sub-surface getter region
CN1556255A (zh) * 2003-12-30 2004-12-22 宁波立立电子股份有限公司 用于重掺直拉硅单晶制造的掺杂方法及其掺杂漏斗
US20050181621A1 (en) * 2004-02-14 2005-08-18 Epion Corporation Methods of forming doped and un-doped strained semiconductor and semiconductor films by gas-cluster ion irradiation
US20100307582A1 (en) * 2009-06-05 2010-12-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110546745A (zh) * 2017-02-28 2019-12-06 胜高股份有限公司 外延硅晶片的杂质吸附能力的评价方法及外延硅晶片
CN110546745B (zh) * 2017-02-28 2023-03-31 胜高股份有限公司 外延硅晶片的杂质吸附能力的评价方法及外延硅晶片
CN109192743A (zh) * 2018-09-04 2019-01-11 德淮半导体有限公司 图像传感器及其形成方法
CN112514036A (zh) * 2018-09-11 2021-03-16 胜高股份有限公司 外延硅晶片的制造方法及外延硅晶片
CN112514036B (zh) * 2018-09-11 2024-02-20 胜高股份有限公司 外延硅晶片的制造方法及外延硅晶片

Also Published As

Publication number Publication date
CN106062937B (zh) 2019-06-18
JP2015130396A (ja) 2015-07-16
TWI534306B (zh) 2016-05-21
JP6056772B2 (ja) 2017-01-11
DE112014006124T5 (de) 2016-09-22
DE112014006124B4 (de) 2023-06-22
US20180286677A1 (en) 2018-10-04
US10453682B2 (en) 2019-10-22
KR20160089461A (ko) 2016-07-27
TW201527609A (zh) 2015-07-16
USRE49657E1 (en) 2023-09-12
US20160351393A1 (en) 2016-12-01
WO2015104755A1 (ja) 2015-07-16
KR101856012B1 (ko) 2018-05-09
US10062569B2 (en) 2018-08-28

Similar Documents

Publication Publication Date Title
CN106062937A (zh) 外延晶片的制造方法和外延晶片
KR102082191B1 (ko) 에피택셜 웨이퍼, 접합 웨이퍼 및 이들의 제조 방법
CN103534791B (zh) 半导体外延晶片的制造方法、半导体外延晶片及固体摄像元件的制造方法
TWI384555B (zh) 改進ＳｉＣ晶質之方法及ＳｉＣ半導體元件
CN103534792B (zh) 制造半导体器件的方法和半导体器件
KR100768378B1 (ko) 실리콘 웨이퍼 및 실리콘 웨이퍼 표면 결함 평가 방법
CN104823269B (zh) 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法
CN105814671A (zh) 半导体外延晶片的制造方法、半导体外延晶片、以及固体摄像元件的制造方法
CN104781918A (zh) 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法
CN104781919A (zh) 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法
KR102029647B1 (ko) 실리콘 단결정 기판의 결함 농도 평가 방법
KR20170128360A (ko) 실리콘 재료의 가공 방법
CN108496239A (zh) 半导体外延晶片的制造方法以及固体摄像元件的制造方法
KR101856039B1 (ko) 반도체 에피택셜 웨이퍼의 제조방법 및 고체 촬상 소자의 제조방법
Larsen et al. E center in silicon has a donor level in the band gap
KR20050067417A (ko) 실리콘 단결정 잉곳의 점결함 분포를 측정하는 방법
DE102015218218B4 (de) Verfahren zur Herstellung eines gebondeten SiC-Wafers
CN109813700B (zh) 一种金刚石本征缺陷扩散表征方法
JP2016060688A (ja) 単結晶ＳｉＣウェーハの製造方法
Kalish et al. Electrically active sulfur-defect complexes in sulfur implanted diamond
CN107180756B (zh) pn接合硅晶片的制造方法
Kirnstoetter et al. H+ implantation profile formation in m: Cz and Fz silicon
Lou et al. Studies of deep levels in Si epitaxy grown by SiCl4–H2 system
Pokotilo et al. Formation of Submicron n^+-Layers in Silicon Implanted with H^+-Ions
Sealy et al. Shallow junctions in silicon via low thermal budget processing

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant